به نام خدا



طراحی سیستمهای دیجیتال

گزارش پروژه

دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

فرشاد بهاروند

اعضای گروه:

عماد زیناوقلی، مازیار شمسیپور، بردیا محمدی جواد هزاره، پویا یوسفی

نيم سال دوم ٠٠_٩٩

فهرست

٢																																						ڣ	ظاي	وخ	رح	شر
٣																																					é	=11				مق
1	•	•	•	•	•	•	•	• •	•	•	•	•	•	•	•	•	 	•	•	•	•	•	•	•		•	•		•	•		•	•	•	ا .	ريد	ىور) 	ف . ا .	نري	ت	
																																		نى								
۴	•		•	•	•	•	•		٠	•	•	•		•		•	 	•					•	٢	نک	مي	تاي	وا	ت	>	سا	ر م	ط	از ن	٥	کر	ما	۽ ع	ه ی	حو	ن	
																																		ΙĒΙ								
۵	•	•	•	•	•	•	•			•	•						 	•	•	•		•	٠	•		•						٠	٥	غاد	ىتى	ای	رد	مو	عع	راج	م	
۶																																		نس								تود
۶																	 						آن	از	ده	فاد	ست	، اد	داد	ارد	، قر	ە (ىت	ىيى	, س	ای	ھ	Ju	في	نتر	اي	
٨																	 																	. ,	غزا	تآه	خد	- w	ک	لا	5	
٨																	 												ر	فزا	تاة	خد	س	ی	وکُ	، بل	ای	ہھ	ئراد	یاگ	د	
٩																	 																		ھا	ول	٦څر	پ م	ية	اص	تو	
٣																	 															تم	····	سي	ی ا	عتب	رخَ	ر د	عتا	لخ	w	
۴																														ر	صل	حاه	ج -	نايح	نت	ے و	ز 2	سا	يه	شب	ید	روذ
۴																	 																Ù	۵T	est	Be	nc	ے h	يف	اص	تو	
۴																																		ن ر								
۴																	 																	lde								
۴																	 						Go	old	en	M	od	el	، با	یے	لها	ی ہ	فاو	ی٥	ج	ىرو	÷,	ئى	سا	قاي	ما	



شرح وظايف



مقدمه

تعريف الگوريتم

الگوریتم مورد استفاده الگوریتم ضرب ماتریسی Cannon میباشد در این الگوریتم با تقسیم کردن ماتریسهای ورودی و خروجی به بلاکهای k*k که در آن k عدد ثابتی میباشد میخواهیم با داشتن تعدادی پردازنده که به صورت موازی کار میکنند عملیات ضرب ماتریسی را بهبود ببخشیم. به طور مثال ماتریسها زیر را در نظر بگیرید:

$$A = \begin{bmatrix} A_{11} & A_{12} & \dots & A_{1\mu} \\ \vdots & \ddots & & \vdots \\ A_{\lambda 1} & A_{\lambda 2} & \dots & A_{\lambda \mu} \end{bmatrix} \quad B = \begin{bmatrix} B_{11} & B_{12} & \dots & B_{1\gamma} \\ \vdots & \ddots & & \vdots \\ B_{\mu 1} & B_{\mu 2} & \dots & B_{\mu \gamma} \end{bmatrix}$$
(1)

که در آن هر $A_{ij}B_{ij}$ یک بلاک k*k میباشد. (توجه میکنیم که سایز ماتریسها اگر بخش پذیر به k نباشد با اضافه کردن صفر آن را بخش پذیر میکنیم) با این اوصاف طبق قاعده می ضرب بلوکی میدانیم که بلاک C_{ij} در ماتریس جواب از رابطه ی زیر محاسبه می شود.

$$C_{ij} = \sum_{x=0}^{\mu} A_{ix} B_{xj} \tag{Y}$$

با داشتن تعداد تعداد مشخصی ضرب کننده ی ماتریسی k*k میتوانیم این به طور موازی با استفاده از آنها حاصل نهایی $A \times B$ را محاسبه کنیم.



قراردادهای ریاضی

توجه میکنیم که در ادامه ی این گزارش و توضیحات لازمه در نظر میگیریم که ماتریسهای ورودی $A_{mr} \times B_{rn} = C_{mn}$ خواهند بود و بنابراین ماتریس خروجی به صورت $B_{rn} \times B_{rn} = C_{mn}$ خواهد بود. همچنین لازم است که توجه داشته باشید که وقتی ماتریسها را به فرم بلوکی می نویسیم مقادیر زیر را تعریف میکنیم:

$$\mu = \left\lceil \frac{r}{k} \right\rceil \tag{14}$$

$$\lambda = \left\lceil \frac{m}{k} \right\rceil$$
 (۳ب)

$$\gamma = \left\lceil \frac{n}{k} \right\rceil$$
 (ج۳)

از این نمادها به کرّات در طول گزارش استفاده خواهد شد. توجه میکنیم که علت اینکه سقف این حاصل تقسیمها را در نظر گرفتیم همان است که اگر اندازه ی ماتریسها بر k بخش پذیر نباشد با اضافه کردن صفر به انتهای آن باعث بخش پذیری می شویم.


نحوهی عملکرد از نظر مساحت و تایمینگ

از آنجایی که هر ضرب کننده ی ماتریسی در حدود k^3 کلاک سایکل زمان میبرد و محاسبه ی هر بلوک C_{ij} با توجه به معادله ۲ به μ بار به ضرب ماتریسی نیاز دارد. همچنین برای محاسبه ی تمام بلوکها باید $\lambda\gamma$ بار محاسبات بالا را انجام دهیم با این حال اگر فرض کنیم که تعداد پردازنده ها p باشد آنگاه می توانیم ببینیم که تعداد کلاک سایکلها تقریبا برابر با عبارت زیر است:

$$\frac{\lambda\gamma\mu k^2}{\text{#number of PU}} = \frac{\lambda\gamma\mu k^2}{p} \tag{\ref{f}}$$

استاندارد 754 IEEE

محاسبات در این پروژه از استاندارد Single-precision floating-point - 754 - Single-precision floating-point پیروی میکند که به طور مختصر به شرح آن می پردازیم. در این استاندارد اعداد اعشار با سه بخش sign ، fraction ، exponent مشخص می شوند که سهم هر یک از آنها مانند مثال زیر است:



و هر عدد طبق فرمول زیر به این نمایش در میآید:

value =
$$(-1)^{sign} \times 2^{(E-127)} \times (1 + \sum_{i=1}^{23} b_{23-i} 2^{-i})$$
 (5)

مراجع مورد استفاده

References

- [1] Abhishek Kumar : Scalability of Parallel Algorithms for Matrix Multiplication
- [2] Patricia Ortega: Parallel Algorithm for Dense Matrix Multipication
- [3] Ju-wook Jang, Seonil Choi and Viktor K. Prasanna: Area and Time Efficient Implementations of Matrix Multiplication on FPGAs
- [4] Cannon's algorithm, Wiki-pedia https://en.wikipedia.org/wiki/Cannon%27s_algorithm



توصیف معماری سیستم

اینترفیسهای سیستم و قرارداد استفاده از آن

به طور کلی سختافزار از یک حافظه و بخش محاسبه ی ضرب ماتریسی تشکیل شده است که پردازنده می تواند ورودی ها را درون حافظه قرار داده و خروجی ها را نیز از آن بخواند. (I/O Map). با این حال قراردادهایی در نحوه ی استفاده از مموری وجود دارد که باید به آن توجه شود. ساختار کلی حافظه به صورت زیر خواهد بود:

Config
Status
A_{11}
A_{12}
÷
$A_{\lambda\mu}$
B_{11}
B_{12}
:
$B_{\mu\gamma}$
C_{11}
C_{12}
:
$C_{\lambda\gamma}$

جدول ۱: شماتیک حافظه

که در آن هر یک از A_{ij}, B_{ij}, C_{ij} ها یک بلوک k * k خواهند بود و باید آنها را به صورت سطری در خانههای پشت سر هم حافظه نوشت. برای مثال اگر ماتریس A به صورت زیر باشد:

$$A = \begin{bmatrix} 1 & 2 & 3 \\ 4 & 5 & 6 \end{bmatrix}$$

و در صورتی که k=2 و به عبارتی بلوکها 2*2 باشند CPU باید آن را به صورت زیر در حافظه قرار دهد:



Config
Status
1
Υ
۴
۵
٣
•
۶
•
:
·

به عبارتی وظیفهی بلوک کردن ماتریس و همچنین صفر قرار دادن خانههای اضافی به عهدهی CPU خواهد بود.

همچنین CPU باید اولین خانهی حافظه را که مربوط به کانفیگ میباشد به صورت زیر از اعداد یر کند:

$$\theta \mid \mu \mid \gamma \mid \lambda$$

که هر کدام Λ بیت خواهند بود و مقادیر این پارامترها در معادله π مشخص شده است و البته باید توجه داشته باشید که مقدار θ نیز از رابطهی زیر محاسبه می شود:

$$\theta = \frac{\lambda \gamma}{\text{#Matrix Processors}} \tag{9}$$

همچنین دومین خانهی حافظه که مربوط به Status میباشد مطابق شکل زیر میباشد.

MP Ready	CPU Acknowledge		MP Acknowledge	CPU Ready
----------	-----------------	--	----------------	-----------

وظیفه ی CPU این است که بعد از قرار دادن ورودی ها و تنظیم کردن CPU مقدار بیت CPU Ready را از طرف ضرب بیت CPU Ready را فعال کند و بعد از این که بیت Acknowledge را از طرف ضرب کننده ی ماتریسی دریافت کرد به کارش ادامه دهد بعد از تمام شدن عملیات ماتریسی بیت کننده ماتریسی خروجی را از مکانی که در مموری مربوط به خروجی ها می باشد استخراج کند.

با این تفاسیر تنها ورودی لازم به سخت آفزار ریست آسنکرون میباشد. و با استفاده از مموری سخت افزار می تواند ورودی ها را از حافظه خوانده و آنها را محاسبه کند.



كلاك سختافزار

تمامی ماژولهای این سختافزار از جمله مموری و تمام ماژولهای واحد حسابکنندهی ضرب ماتریسی به صورت سنکرون عمل میکنند و CDC در این سختافزار اتفاق نمیافتد.

دیاگرامهای بلوکی سختافزار

این سخت افزار شامل ماژولهای زیر میباشد:


- Memory
 - Arbiter •
- Main Control Unit
 - Control Unit •
 - Processor Unit •
- Matrix Multiplier
 - Matrix Adder •
- Index To Address Transformer •

در اینجا به توصیف ورودی خروجی هر یک از آنها و نحوهی اتصال آنها میپردازیم و در بخش بعد نحوهی عملکرد هر یک را توضیح میدهیم:


1 bit			output o_Config	32 bit
4.64	input i_Data_Ready input i Grant		output o_Grant_Request	1 bit
4 64	input i Clock		output o_Memory_Address	
32 bit	input io_Memory_Data		output o_Row_Index	index_width bit
1 bit	i_Indexes_Received		output o_Column_Index	index_width bit
1 bit	i_Result_Read		Output o_Indexes_Ready	1 bit
		Main Control Unit	output o_Write_Enable	
		Main Control Onit		
	reset			

شکل ۱: Main Control Unit





شکل ۲: Control Unit




شکل ۳: Memory

توصيف ماژولها

- Memory: واحد مموری سختافزار که مطابق با استانداردی که ابتدا آورده شده است. این واحد شامل یک باس خروجی داده است که ماژولها میتوانند از آن استفاده کنند. همچنین دارای یک باس ورودی و باس آدرس میباشد که Arbiter تعیین میکند که کدام ماژول حق استفاده از این باس ها و همچنین حق استفاده از این باس ها و همچنین حق استفاده از دارد.
- Arbiter این واحد نقش پخش کردن اجازه ی دسترسی به مموری را بین ماژولها دارد،
 به FSM زیر توجه کنید:

نحوهی عملکرد این ماژول به این صورت است که یک صف بااهمیت از ماژولهایی






شکل ۴: Arbiter Fsm

که آن وصل هستند را نگه می دارم و در صورتی که ورودی Request آن یک باشد به با همیت ترین ما ژول متصل به خود اجازه ی دسترسی به حافظه را می دهد. سپس آن ما ژول می تواند از مموری استفاده کند.

• Control Unit: این ماژول وظیفهی محاسبهی حاصل جمع زیر را دارد:

$$C_{ij} = \sum_{x=0}^{\mu} A_{ix} B_{xj}$$

در واقع این ماژول با پیاده کردن دیاگرام حالت زیر اندیسها را تغییر میدهد و هر بار A_{ix} جدید را از حافظه میخواند و سپس آن را به واحد ضرب کننده ماتریسی میدهد و پس از اینکه جواب نهایی حاضر شد آن را در حافظه مینویسد. توجه میکنیم




شکل ۵: CU Fsm

که در حالت Receive به اندازه ی $2k^2$ باید صبر کنیم تا تمام بیتهای مورد نیازمان



نوشته شود همچنین این حالت به دو حالت درونی Receive A و Receive B تقسیم بندی می شود.

• Main Control Unit: این واحد وظیفه ی پخش کردن بلاکهای C_{ij} بین پردازندهها را دارد به نمودار حالت زیر توجه میکنیم:




شکل ۶: Main CU Fsm

همان طور که از این نمودار حالت مشخص است هرگاه کلمه ی status در حافظه نشان دهنده Cpu_Ready باشد از حالت اولیه خارج می شویم و از Cpu_Ready درخواست می کنیم که حافظه را در اختیار ما بگذارد، سپس با داشتن کانفیگ می توانیم بین Processor های مختلف اندیس ها را پخش کنیم. این کار به اندازه ی θ بار انجام می دهیم تا نهایتا همه ی C_{ij} ها توسط پردازنده ها محاسبه شده و در مموری ذخیره شود. status سپس با درخواست از Arbiter دسترسی به حافظه را بدست می آوریم و کلمه ی دا تغییر می دهیم تا CPU متوجه به پایان رسیدن عملیات شود.

- Matrix Multiplier و Control Unit این واحد متشکل از Processor Unit و Processor Unit این واحد میباشد و وظیفه ی برقراری ارتباط بین آنها را دارد. به طور خلاصه این واحد دستورات کنترل یونیت را به مموری میفرستد و داده ها را درون رجیسترفایل میریزد و یا از آن میخواند و Matrix Multiplier با استفاده از داده های موجود در رجیستر فایل ضرب ماتریسی را انجام میدهد و نهایتا خروجی را درون رجیستر فایل به میریزد. سپس با استفاده از دستورات واحد کنترلی مقادیر موجود در رجیستر فایل به حافظه انتقال پیدا میکند.
- Matrix Multiplier: این واحد وظیفه ی ضرب ماتریسی دو ماتریس k*k را دارد به



نمودار حالت زیر توجه کنید: در حالت اول با دریافت بیت in_Ready که از طرف




شکل ۲: Multiplier Fsm

واحد کنترلی می آید مشخص می شود که باید مراحل ضرب کردن را آغاز کند و این ماژول با استفاده از رجیسترهای میانی زمان پایان عملیات ضرب را متوجه می شود.

• Index To Address Transformer این واحد با داشتن کانفیگ و همچنین ورودی های مشخص کننده ی دیگر باید بتوانند آدرس A_{ix} یا B_{xj} و یا B_{xj} را پیدا کند بیت های ورودی این واحد شامل اندیس سطر و ستون و ۳ بیت دیگر که مشخص میکند باید آدرس کدام یک از A, B, C را پیدا کند.



ساختار درختي سيستم



شکل ۱۰: Design Hierarchy

روند شبیهسازی و نتایج حاصل

توصيف TestBenchها

توصیف روند کلی شبیهسازی

توصيف Golden Model

مقایسهی خروجیهای نهایی با Golden Model