

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

طراحی سیستمهای دیجیتال

پروژهی پایانی درس: ضرب کنندهی ماتریسی با استاندارد 754 IEEE

استاد: دکتر فرشاد بهاروند

عماد زیناوقلی، مازیار شمسیپور، بردیا محمدی، جواد هزاره، پویا یوسفی

۲۳ تیر ۱۴۰۰

فهرست مطالب

٣																																	ندمه	مغ	١
٣																							•			(يتم	وري	لگ	ل ا	ريف	تع	١.	١	
٣																															اردا		۲.	١	
۴															گ	ینگ	يم	ِ تا	و	ت	حد	سا	م	ظر	نغ	از	رد	لک	عم	ی .	عوه;	نح	٣.	١	
۵																															تاند		۴.	١	
۶	•	•	•	•	•	•	•	•	•	•	•	•	•		•	•	•	•	•		•	•	•		٥٥	ماد	ستغ	د اد	ورد	, م	إجع	مر	۵.	١	
٧																											تم	ىيس	س ر	اری	عما	ے ہ	صيف	تو	۲
٧														ن	Ĩ,	، از	اد	تف	اس	د ا	داه	رار	قر	و	تم	يس	س	ی	لھر	يسر	ترف	اين	١.	۲	
٩																									,						57		۲.	۲	
٩																					زار	افز	ت	خ	س	ئى	لوك	، ر	ماي	امه	اگر	دي	٣.	۲	
١.																															صي		۴.	۲	
14																															خت		۵.	۲	
۱۵																								سل	ياص	>	يج	نتاب	و و	زی	اسا	ىبيا	ِند ش	رو	٣
۱۵																							ها	Γ	es	t	Зе	eno	ch	ٺ	صي	تو	١.	٣	
۱۵																					ی	از:	س	بيه	ش	لی	ک	ند	رو	ٺ	صي	تو	۲.	٣	
۱۵																					•	G	o.	lde	en	l	Mo	od	el	ٺ	صي	تو	٣.	٣	
۱۵												(tO.	ld	er	ı I	Mo	od	lel	۱	ے د	یے	ھا	ن ز	ناء	م	جح	ئرو	<u>-</u> ر	ەي	ایس	مق	۴.	٣	

شرح وظايف

۱ مقدمه

١.١ تعريف الگوريتم

الگوریتم مورد استفاده الگوریتم ضرب ماتریسی Cannon میباشد در این الگوریتم با تقسیم کردن ماتریسهای ورودی و خروجی به بلاکهای k*k که در آن k عدد ثابتی میباشد میخواهیم با داشتن تعدادی پردازنده که به صورت موازی کار میکنند عملیات ضرب ماتریسی را بهبود ببخشیم. به طور مثال ماتریسها زیر را در نظر بگیرید:

$$A = \begin{bmatrix} A_{11} & A_{12} & \dots & A_{1\mu} \\ \vdots & \ddots & & \vdots \\ A_{\lambda 1} & A_{\lambda 2} & \dots & A_{\lambda \mu} \end{bmatrix} \quad B = \begin{bmatrix} B_{11} & B_{12} & \dots & B_{1\gamma} \\ \vdots & \ddots & & \vdots \\ B_{\mu 1} & B_{\mu 2} & \dots & B_{\mu \gamma} \end{bmatrix}$$
 (1)

که در آن هر $A_{ij}B_{ij}$ یک بلاک k*k میباشد. (توجه میکنیم که سایز ماتریسها اگر بخش پذیر به k*k نباشد با اضافه کردن صفر آن را بخش پذیر میکنیم) با این اوصاف طبق قاعده ی ضرب بلوکی میدانیم که بلاک C_{ij} در ماتریس جواب از رابطه ی زیر محاسبه می شود.

$$C_{ij} = \sum_{x=0}^{\mu} A_{ix} B_{xj} \tag{7}$$

با داشتن تعداد تعداد مشخصی ضرب کننده ی ماتریسی k*k میتوانیم به طور موازی با استفاده از آنها و پخش کردن C_{ij} ها بین پردازنده های مختلف حاصل نهایی $A \times B$ را محاسبه کنیم. در ادامه ی این گزارش از علائم ریاضی ای استفاده می شود که در اینجا به شرح آنها می پردازیم.

۲.۱ قراردادهای ریاضی

ورودی الگوریتم مورد استفاده ماتریسهای مستطیلی A_{mr} و A_{mr} خواهند بود و بنابراین ماتریس خروجی به صورت A_{ij} خواهد بود. با این حال در هر کجای گزارش که از عبارت $A_{mr} \times B_{rn} = C_{mn}$ به صورت $A_{mr} \times B_{rn} = C_{mn}$ استفاده شد منظور بلاک k * k ستون iام و سطر iام میباشد. برای روشن تر شدن این موضوع به مثال زیر توجه میکنیم، فرض کنید ماتریس A به صورت زیر باشد:

$$A_{mr} = \begin{bmatrix} a_{00} & a_{01} & \dots & a_{0r} \\ \vdots & \vdots & \ddots & \vdots \\ a_{m0} & a_{m1} & \dots & a_{mr} \end{bmatrix}$$

حال اگر این ماتریس را به بلوکهای k*k تقسیم کنیم و در صورت لزوم درایههای نهایی را صفر قرار دهیم ماتریسی به فرم زیر خواهیم داشت:

$$A^* = \begin{bmatrix} A_{00} & A_{01} & \dots & A_{0\mu-1} \\ \vdots & \vdots & \ddots & \vdots & 0 \\ A_{\lambda-10} & A_{\lambda-11} & \dots & A_{\lambda\mu-1} & 0 \\ \hline 0 & & & 0 \end{bmatrix}$$

که لازم است که توجه داشته باشیم که وقتی ماتریسها را به فرم بلوکی مینویسیم مقادیر زیر را تعریف میکنیم:

$$\mu = \left\lceil \frac{r}{k} \right\rceil \tag{14}$$

$$\lambda = \left\lceil \frac{m}{k} \right\rceil$$
 (۳)

$$\gamma = \left\lceil \frac{n}{k} \right\rceil \tag{7}$$

از این نمادها به کرّات در طول گزارش استفاده خواهد شد. توجه میکنیم که علت اینکه سقف این حاصل تقسیمها را در نظر گرفتیم همان است که اگر اندازهی ماتریسها بر k بخش پذیر نباشند با اضافه کردن صفر به انتهای آن باعث بخش پذیری می شویم.

۳.۱ نحوهی عملکرد از نظر مساحت و تایمینگ

از آنجایی که هر ضرب کننده ی ماتریسی در حدود k^3 کلاک سایکل زمان میبرد و محاسبه ی هر بلوک C_{ij} با توجه به معادله ۲ به μ بار به ضرب ماتریسی نیاز دارد. همچنین برای محاسبه ی تمام بلوک ها باید $\lambda\gamma$ بار محاسبات بالا را انجام دهیم با این حال اگر فرض کنیم که تعداد پردازنده ها p باشد آنگاه می توانیم ببینیم که تعداد کلاک سایکل ها تقریبا برابر با عبارت زیر است:


$$\frac{\lambda \gamma \mu k^2}{\text{#number of PU}} = \frac{\lambda \gamma \mu k^2}{p} \tag{\mathfrak{F}}$$

همچنین تعداد رجیسترهایی که هر واحد ضربکننده ی ماتریس مربعی نیاز دارد از $O(k^2)$ میباشد. و بنابراین تعداد تمام رجیسترهایی که مورد نیاز است از $O(pk^2)$ میباشد.

۴.۱ استاندارد ۴.54 TEEE

محاسبات در این پروژه از استاندارد IEEE 754 - Single-precision floating-point پیروی میکند که به طور مختصر به شرح آن میپردازیم.

در این استاندارد اعداد اعشار با سه بخش sign ، fraction ، exponent مشخص می شوند که سهم هر یک از آنها مانند مثال زیر است:



و هر عدد طبق فرمول زیر به این نمایش در میآید:

value =
$$(-1)^{sign} \times 2^{(E-127)} \times (1 + \sum_{i=1}^{23} b_{23-i} 2^{-i})$$
 (5)

۵.۱ مراجع مورد استفاده

References

- [1] Abhishek Kumar : Scalability of Parallel Algorithms for Matrix Multiplication
- [2] Patricia Ortega: Parallel Algorithm for Dense Matrix Multipication
- [3] Ju-wook Jang, Seonil Choi and Viktor K. Prasanna: Area and Time Efficient Implementations of Matrix Multiplication on FPGAs
- [4] Cannon's algorithm, Wiki-pedia https://en.wikipedia.org/wiki/Cannon%27s_algorithm

۲ توصیف معماری سیستم

۱.۲ اینترفیسهای سیستم و قرارداد استفاده از آن

به طور کلی سختافزار از یک حافظه و بخش محاسبه ی ضرب ماتریسی تشکیل شده است که پردازنده می تواند ورودی ها را درون حافظه قرار داده و خروجی ها را نیز از آن بخواند. $(I/O\ Map)$. با این حال قراردادهایی در نحوه ی استفاده از مموری وجود دارد که باید به آن توجه شود. ساختار کلی حافظه به صورت زیر خواهد بود:

Config
Status
A_{11}
A_{12}
<u>:</u>
$A_{\lambda\mu}$
$\frac{A_{\lambda\mu}}{B_{11}}$
B_{12}
÷
$B_{\mu\gamma}$
C_{11} C_{12}
C_{12}
:
$C_{\lambda\gamma}$

جدول ۱: شماتیک حافظه

که در آن هر یک از A_{ij}, B_{ij}, C_{ij} ها یک بلوک k*k خواهند بود و باید آنها را به صورت سطری در خانههای پشت سر هم حافظه نوشت. برای مثال اگر ماتریس A به صورت زیر باشد:

$$A = \begin{bmatrix} 1 & 2 & 3 \\ 4 & 5 & 6 \end{bmatrix}$$

و در صورتی که k=2 و به عبارتی بلوکها 2*2 باشند CPU باید آن را به صورت زیر در حافظه قرار دهد:

Config
Status
1
۲
۴
۵
٣
•
۶
•
:
·

جدول ۲: شماتیک حافظه برای مثال داده شده

به عبارتی وظیفهی بلوک کردن ماتریس و همچنین صفر قرار دادن خانههای اضافی به عهدهی CPU خواهد بود.

همچنین CPU باید اولین خانهی حافظه را که مربوط به کانفیگ میباشد به صورت زیر از اعداد پر کند:

θ	μ	γ	λ				
\sim	\sim		$\overline{}$				
$8\ bits$	$8\ bits$	$8\ bits$	$8\ bits$				

که مقادیر این پارامترها در معادله γ مشخص شده است و البته باید توجه داشته باشید که مقدار θ نیز از رابطه ی زیر محاسبه می شود:

$$\theta = \frac{\lambda \gamma}{\text{#Matrix Processors}} \tag{9}$$

همچنین دومین خانهی حافظه که مربوط به Status میباشد مطابق شکل زیر میباشد.

وظیفهی CPU این است که بعد از قرار دادن ورودیها و تنظیم کردن CPU مقدار بیت CPU مقدار بیت CPU وظیفهی Ready را فعال کند و بعد از این که بیت Acknowledge را از طرف ضرب کننده ی ماتریسی دریافت کرد به کارش ادامه دهد بعد از تمام شدن عملیات ماتریسی بیت MP Ready فعال می شود و CPU

میتواند بلاکهای ماتریس خروجی را از مکانی که در مموری مربوط به خروجیها میباشد استخراج کند.

با این تفاسیر تنها ورودی لازم به سختافزار ریست آسنکرون میباشد. و با استفاده از مموری سختافزار میتواند ورودی ها را از حافظه خوانده و آنها را محاسبه کند.

۲.۲ کلاک سختافزار


تمامی ماژولهای این سختافزار از جمله مموری و تمام ماژولهای واحد حسابکنندهی ضرب ماتریسی به صورت سنکرون عمل میکنند و CDC در این سختافزار اتفاق نمیافتد.

۳.۲ دیاگرامهای بلوکی سختافزار


این سخت افزار شامل ماژولهای زیر میباشد:

- Memory
 - Arbiter •
- Main Control Unit
 - Control Unit •
 - Processor Unit •
- Matrix Multiplier \bullet
 - Matrix Adder •
- Index To Address Transformer •


در اینجا به توصیف ورودی خروجی هر یک از آنها و نحوهی اتصال آنها میپردازیم و در بخش بعد نحوهی عملکرد هر یک را توضیح میدهیم:



شکل ۱: Main Control Unit



شکل Control Unit :۲




شکل ۳: Memory

۴.۲ توصيف ماژولها

- Memory: واحد مموری سختافزار که مطابق با استانداردی که ابتدا آورده شده است. این واحد شامل یک باس خروجی داده است که ماژولها میتوانند از آن استفاده کنند. همچنین دارای یک باس ورودی و باس آدرس میباشد که Arbiter تعیین میکند که کدام ماژول حق استفاده از این باس ها و همچنین حق استفاده از enableهای خواندن و نوشتن را دارد.
- Arbiter این واحد نقش پخش کردن اجازه ی دسترسی به مموری را بین ماژولها دارد، به FSM زیر توجه کنید:

نحوه ی عملکرد این ماژول به این صورت است که یک صف بااهمیت از ماژولهایی که آن وصل هستند را نگه می دارم و در صورتی که ورودی Request آن یک باشد به بااهمیت ترین ماژول متصل به خود اجازه ی دسترسی به حافظه را می دهد. سپس آن ماژول می تواند از مموری استفاده کند.




شکل ۴: Arbiter Fsm

• Control Unit: این ماژول وظیفهی محاسبهی حاصل جمع زیر را دارد:

$$C_{ij} = \sum_{x=0}^{\mu} A_{ix} B_{xj}$$

 A_{ix}, B_{xj} در واقع این ماژول با پیاده کردن دیاگرام حالت زیر اندیسها را تغییر میدهد و هر بار A_{ix}, B_{xj} با از حافظه میخواند و سپس آن را به واحد ضرب کننده ماتریسی میدهد و پس از اینکه جواب نهایی حاضر شد آن را در حافظه مینویسد. توجه میکنیم که در حالت Receive به




شکل ۵: CU Fsm

اندازه ی $2k^2$ باید صبر کنیم تا تمام بیتهای مورد نیازمان نوشته شود همچنین این حالت به دو حالت درونی Receive A و Receive B تقسیم بندی می شود.

• Main Control Unit: این واحد وظیفه ی پخش کردن بلاکهای C_{ij} بین پردازندهها را دارد به نمودار حالت زیر توجه میکنیم:


همان طور که از این نمودار حالت مشخص است هرگاه کلمه ی status در حافظه نشان دهنده که از این نمودار حالت مشخص است هرگاه کلمه ی status در حافظه نشان دهنده که حافظه $\operatorname{Cpu}_{-}\operatorname{Ready}$ باشد از حالت اولیه خارج می شویم و از $\operatorname{Processor}$ های مختلف اندیس ها داشتن کانفیگ می توانیم بین $\operatorname{Processor}$ های مختلف اندیس ها را پخش کنیم. این کار به اندازه ی θ بار انجام می دهیم تا نهایتا همه ی C_{ij} ها توسط پردازنده ها



شکل ۶: Main CU Fsm

محاسبه شده و در مموری ذخیره شود. سپس با درخواست از Arbiter دسترسی به حافظه را بدست می آوریم و کلمه ی status را تغییر می دهیم تا CPU متوجه به پایان رسیدن عملیات شود.

- Processor Unit این واحد متشکل از Control Unit و Processor Unit و Processor Unit میباشد و وظیفه ی برقراری ارتباط بین آنها را دارد. به طور خلاصه این واحد دستورات کنترل File Matrix میفرستد و داده ها را درون رجیسترفایل میریزد و یا از آن میخواند و Multiplier با استفاده از داده های موجود در رجیستر فایل ضرب ماتریسی را انجام میدهد و نهایتا خروجی را درون رجیستر فایل میریزد. سپس با استفاده از دستورات واحد کنترلی مقادیر موجود در رجیستر فایل به حافظه انتقال پیدا میکند.
- Matrix Multiplier: این واحد وظیفه ی ضرب ماتریسی دو ماتریس k*k را دارد به نمودار خالت زیر توجه کنید: در حالت اول با دریافت بیت $\operatorname{in}_{-}\operatorname{Ready}$ که از طرف واحد کنترلی می آید




شکل ۱۷: Multiplier Fsm

مشخص می شود که باید مراحل ضرب کردن را آغاز کند و این ما ژول با استفاده از رجیسترهای میانی زمان پایان عملیات ضرب را متوجه می شود.

Index To Address Transformer • این واحد با داشتن کانفیگ و همچنین ورودیهای مشخص کننده ی دیگر باید بتوانند آدرس A_{ix} یا A_{ix} و یا B_{xj} را پیدا کند بیتهای ورودی

این واحد شامل اندیس سطر و ستون و $\bf r$ بیت دیگر که مشخص میکند باید آدرس کدام یک از A,B,C

۵.۲ ساختار درختی سیستم



شکل ۱۸: Design Hierarchy

- ۳ روند شبیهسازی و نتایج حاصل
 - ۱۰۳ توصیف TestBenchها
 - ۲.۳ توصيف روند کلي شبيهسازي
 - ۳۰۳ توصیف Golden Model
- ۴.۳ مقایسهی خروجیهای نهایی با Golden Model