
Fakultet elektrotehnike i računarstva Zavod za elektroniku, mikroelektroniku, računalne i inteligentne sustave

Elektronika 1

Ž. Butković, J. Divković Pukšec, A. Barić

6. Sklopovi s unipolarnim tranzistorima

Osnovni sklop MOSFET-a




ulazni krug

$$u_{UL} = u_{GS}$$

izlazni krug

$$u_{IZ} = u_{DS} = U_{DD} - R_T i_D$$

Polje izlaznih karakteristika




Q – statička radna točka primjer:

$$U_{DD}$$
 = 15 V, R_T = 4 k Ω
 U_{GSQ} = 2,5 V,
 I_{DQ} = 1,8 mA, U_{DSQ} = 7,7 V

između A i B – područje zasićenja

između *B* i *C* – triodno područje

Prijenosna karakteristika



prijenosna karakteristika - $u_{IZ} = f(u_{UL})$

za
$$u_{U\!L}$$
 = $u_{G\!S}$ $<$ $U_{G\!S\!0}$ \to MOSFET ne vodi; i_D = 0 , $u_{I\!Z}$ = $u_{D\!S}$ = $U_{D\!D}$


između A i B – područje zasićenja između B i C – triodno područje primjena:

- lacktriangle oko točaka A i $C \rightarrow \text{sklopka}$
- između točaka A i $B \rightarrow$ pojačalo primjer: $U_{ULQ} = 2.5 \text{ V}, \ U_{IZQ} = 7.7 \text{ V}$

pojačanje:

$$A_{V} = \frac{u_{iz}}{u_{ul}} = \frac{-U_{izm} \sin \omega t}{U_{ulm} \sin \omega t} = -\frac{U_{izm}}{U_{ul}} = -\frac{2,27}{0,25} = -9,1$$

Podešavanje fiksnog napona U_{GSQ}



jednadžba ulaznog strujnog kruga

$$U_{GSQ} = \frac{R_2}{R_1 + R_2} U_{DD}$$

jednadžba MOSFET-a u zasićenju

$$I_{DQ} = \frac{K}{2} (U_{GSQ} - U_{GS0})^2$$


jednadžba izlaznog strujnog kruga

$$U_{DSQ} = U_{DD} - R_D I_{DQ}$$

uvjet za zasićenje

$$U_{DQ} \ge U_{GSQ} - U_{GS0}$$

U sklopu prema slici napon napajanja je $U_{DD}=15~{
m V}$, a otpori su $R_D=4.5~{
m k}\Omega$ i $R_2=1~{
m M}\Omega$. Parametri n-kanalnog MOSFET-a su $K=1.5~{
m mA/V^2}$ i $U_{GS0}=1~{
m V}$. Odrediti otpor otpornika R_1 kojim će se podesiti statička struja MOSFET-a $I_{DQ}=2~{
m mA}$. Provjeriti je li statička radna točka MOSFET-a u području zasićenja.




Nedostaci sklopa za podešavanje fiksnog napona *U_{GSQ}*

- lacksquare Podešava samo napone U_{GSO} i U_{DSO} koji istog predznaka
- Osjetljivost na promjene parametra tranzistora


Primjer:

$$U_{GSQ} = 3 \text{ V},$$

 $I_{DQ1} = 3 \text{ mA},$
 $I_{DO2} = 1,35 \text{ mA}$



Podešavanje radne točke primjenom uvodske degeneracije



jednadžba ulaznog strujnog kruga

$$U_{GG} = \frac{R_2}{R_1 + R_2} U_{DD}$$

$$U_{GG} = U_{GS} + R_S I_D$$


jednadžba MOSFET-a u zasićenju

$$I_D = \frac{K}{2} (U_{GS} - U_{GS0})^2$$

jednadžba izlaznog strujnog kruga

$$U_{DS} = U_{DD} - (R_D + R_S)I_D$$

U sklopu prema slici napon napajanja je $U_{DD}=15~{\rm V}$, a otpori su $R_D=4~{\rm k}\Omega$, $R_S=400~\Omega$, $R_1=5,8~{\rm M}\Omega$ i $R_2=1,7~{\rm M}\Omega$. Parametri n-kanalnog MOSFET-a su $K=2~{\rm mA/V^2}$ i $U_{GS0}=1~{\rm V}$. Odrediti struju I_{DQ} i napon U_{GSQ} MOSFET-a u statičkoj radnoj točki. Provjeriti da li je statička radna točka u području zasićenja.




Stabilizacija radne točke primjenom uvodske degeneracije

Primjer:

$$U_{GG} = 6 \text{ V}, R_S = 1.5 \text{ k}\Omega$$


$$I_{DQ1} = 2,20 \text{ mA},$$


 $I_{DO2} = 1,84 \text{ mA}$




Omogućuje podešavanje radne točke obogaćenog i osiromašenog MOSFET-a uz oba polariteta napona $U_{\it GSO}$

U sklopu prema slici napon napajanja je $U_{DD}=15~{\rm V}$, a otpori su $R_D=3~{\rm k}\Omega$, $R_1=9~{\rm M}\Omega$ i $R_2=1~{\rm M}\Omega$. Parametri n-kanalnog MOSFET-a su $K=1,25~{\rm mA/V^2}$ i $U_{GS0}=-3~{\rm V}$. Odrediti otpor otpornika R_S tako da se u statičkoj radnoj točki postigne napon $U_{GSQ}=-1~{\rm V}$. Rezultat prikazati grafički u polju prijenosne karakteristike.





Podešavanje radne točke pojačala s p-kanalnim MOSFET-om



jednadžba ulaznog strujnog kruga

$$U_{GG} = \frac{R_2}{R_1 + R_2} U_{DD}$$

$$U_{DD} - U_{GG} = -R_S I_D - U_{GS}$$

jednadžba MOSFET-a u zasićenju

$$I_D = \frac{K}{2} (U_{GS} - U_{GS0})^2$$


jednadžba izlaznog strujnog kruga


$$U_{DS} = -U_{DD} - (R_D + R_S)I_D$$

uvjet za zasićenje


$$U_{DSQ} \le U_{GSQ} - U_{GS0}$$

U sklopu prema slici napon napajanja je $U_{DD}=15~{\rm V}$, a otpori su $R_S=500~\Omega$, $R_D=4~{\rm k}\Omega$ i $R_2=4~{\rm M}\Omega$. Parametri p-kanalnog MOSFET-a su $K=-1~{\rm mA/V^2}$ i $U_{GS0}=-2~{\rm V}$. Odrediti otpor otpornika R_1 tako da se u statičkoj radnoj točki postigne struja $I_{DQ}=-2~{\rm mA}$. Rezultat prikazati grafički u polju prijenosne karakteristike.





Podešavanje radne točke s dva napona napajanja



jednadžba ulaznog strujnog kruga

$$U_{SS} = U_{GS} + R_S I_D$$

jednadžba MOSFET-a u zasićenju

$$I_D = \frac{K}{2} (U_{GS} - U_{GS0})^2$$


jednadžba izlaznog strujnog kruga

$$U_{DS} = U_{DD} + U_{SS} - (R_D + R_S)I_D$$

uvjet za zasićenje

$$U_{DSQ} \ge U_{GSQ} - U_{GS0}$$

Podešavanje radne točke pojačala JFET-om (1)



jednadžba ulaznog strujnog kruga

$$0 = U_{GS} + R_S I_D$$

jednadžba JFET-a u zasićenju

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_P} \right)^2$$


jednadžba izlaznog strujnog kruga

$$U_{DS} = U_{DD} - (R_D + R_S)I_D$$

uvjet za zasićenje

$$U_{DSQ} > U_{GSQ} - U_P$$

Podešavanje radne točke pojačala JFET-om (2)




primjer:

$$I_{DSS} = 10 \text{ mA}, U_P = -5 \text{ V},$$

$$R_S = 750 \Omega,$$

$$I_{DQ} = 3 \text{ mA}, U_{GSQ} = -2,55 \text{ V}$$

Uvjeti rada pojačala s FET-om u režimu malog signala (1)



$$u_{UL} = U_{ULQ} + u_{ul} = u_{GS} = U_{GSQ} + u_{gs}$$

$$i_D = \frac{K}{2} (u_{GS} - U_{GS0})^2$$

Struja odvoda oko radne točke:

$$i_D = i_D |_{Q} + \frac{\mathrm{d} i_D}{\mathrm{d} u_{GS}} |_{Q} (u_{GS} - U_{GSQ}) + \frac{\mathrm{d}^2 i_D}{\mathrm{d} u_{GS}^2} |_{Q} \frac{(u_{GS} - U_{GSQ})^2}{2!} + \cdots$$

$$\left. \frac{\mathrm{d}i_D}{\mathrm{d}u_{GS}} \right|_Q = K \left(u_{GS} - U_{GS0} \right) \Big|_Q \qquad \left. \frac{\mathrm{d}^2 i_D}{\mathrm{d}u_{GS}^2} \right|_Q = K$$

$$\text{uz } u_{GS} - U_{GSQ} = u_{gs}$$

$$\text{uz } u_{GS} - U_{GSQ} = u_{gs} \qquad i_D = I_{DQ} + K \big(U_{GSQ} - U_{GS0} \big) u_{gs} + \frac{K}{2} u_{gs}^2 = I_{DQ} + g_m \, u_{gs} + \frac{K}{2} u_{gs}^2$$

Uvjeti rada pojačala s FET-om u režimu malog signala (2)

Uvjet za režim malog signala: $u_{gs} << 2 (U_{GSQ} - U_{GS0})$

Za režim malog signala:

$$u_{DS} = U_{DSQ} + u_{ds} = U_{DD} - R_T i_D = U_{DD} - R_T (I_{DQ} + i_d)$$

Statika:


$$U_{DSQ} = U_{DD} - R_T I_{DQ}$$

Dinamika:


$$u_{ds} = -R_T i_d$$

$$A_V = \frac{u_{iz}}{u_{ul}} = \frac{u_{ds}}{u_{gs}} = -g_m R_T$$

Pojačalo u spoju zajedničkog uvoda



Pojačalo u spoju zajedničkog uvoda – model za dinamičku analizu



$$R_G = R_1 \| R_2$$

$$u_{iz} = -g_m u_{gs} \left(r_d \| R_D \| R_T \right) \qquad u_{ul} = u_{gs}$$


$$A_{V} = \frac{u_{iz}}{u_{ul}} = -g_{m} \left(r_{d} \| R_{D} \| R_{T} \right) \qquad A_{V} \approx -g_{m} \left(R_{D} \| R_{T} \right)$$

$$A_{Vg} = \frac{u_{iz}}{u_g} = \frac{u_{iz}}{u_{ul}} \frac{u_{ul}}{u_g} = -g_m (r_d \| R_D \| R_T) \frac{R_G}{R_g + R_G}$$

Pojačalo u spoju zajedničkog uvoda – ulazni i izlazni otpor


$$R_{ul} = R_G = R_1 \| R_2$$

Shema za određivanje izlaznog otpora:





$$R_{iz} = r_d \| R_D$$


U pojačalu sa slike zadano je: $U_{DD}=15~{\rm V},~R_g=500~\Omega,~R_1=5,8~{\rm M}\Omega,~R_2=1,7~{\rm M}\Omega,~R_D=4~{\rm k}\Omega,~R_T=6~{\rm k}\Omega$ i $R_S=400~\Omega.$ Parametri n-kanalnog MOSFET-a su $K=2~{\rm mA/V^2},~U_{GS0}=1~{\rm V}$ i $\lambda=0,005~{\rm V^{-1}}.$ Odrediti naponska pojačanja $A_V=u_{iz}/u_{ul}$ i $A_{Vg}=u_{iz}/u_g$, te ulazni i izlazni otpor pojačala.




Za pojačalo iz primjera 6.5 ucrtati u polje izlaznih karakteristika MOSFET-a statički i dinamički radni pravac.








Pojačalo u spoju zajedničkog uvoda s uvodskom degeneracijom



Pojačalo s uvodskom degeneracijom – model za dinamičku analizu



$$\mu u_{gs} = (R_S + r_d + R_D \| R_T) i_d \qquad u_{gs} = u_{ul} - R_S i_d$$


$$\mu u_{ul} = [(1 + \mu)R_S + r_d + R_D \| R_T] i_d \qquad u_{iz} = -(R_D \| R_T) i_d$$

$$A_V = \frac{u_{iz}}{u_{ul}} = \frac{-\mu (R_D \| R_T)}{(1 + \mu)R_S + r_d + R_D \| R_T}$$

Uz:
$$r_d >> R_D ||R_T i \mu = g_m r_d \rightarrow A_V \approx \frac{-g_m (R_D ||R_T)}{1 + g_m R_S}$$

Pojačalo s uvodskom degeneracijom - izlazni otpor

Shema za određivanje izlaznog otpora:



$$i = \frac{u}{R_D} + i_d$$

$$u = (R_S + r_d)i_d - \mu u_{gs}$$


$$u_{gs} = -R_S i_d$$

$$u_{gs} = -R_S i_d \qquad \qquad u = [(1 + \mu)R_S + r_d]i_d$$


$$i = \frac{u}{R_D} + \frac{u}{(1+\mu)R_S + r_d}$$


$$i = \frac{u}{R_D} + \frac{u}{(1+\mu)R_S + r_d}$$
 $R_{iz} = \frac{u}{i} = R_D \| [(1+\mu)R_S + r_d] \|$

U pojačalu na slike zadano je: $U_{DD}=20~{\rm V},~R_g=1~{\rm k}\Omega,~R_G=2~{\rm M}\Omega,~R_D=5~{\rm k}\Omega,~R_S=400~\Omega$ i $R_T=7.5~{\rm k}\Omega.$ Parametri \emph{n} -kanalnog spojnog FET-a su $I_{DSS}=10~{\rm mA},~U_P=-2~{\rm V}$ i $\lambda=0.005~{\rm V}^{-1}.$ Odrediti statičku radnu točku sklopa, naponska pojačanja $A_V=u_{iz}/u_{ul}$ i $A_{Vg}=u_{iz}/u_g$, te ulazni i izlazni otpor pojačala.



Pojačalo u spoju zajedničke upravljačke elektrode






s MOSFET-om

s JFET-om

Pojačalo sa zajedničkom upravljačkom elektrodom – model za dinamičku analizu




$$u_{gs} = -u_{ul}$$
 $(1 + \mu)u_{ul} = -(r_d + R_D \| R_T)i_d$ $u_{iz} = -(R_D \| R_T)i_d$

$$A_{V} = \frac{u_{iz}}{u_{ul}} = \frac{(1+\mu)(R_{D} \| R_{T})}{r_{d} + R_{D} \| R_{T}}$$

Uz:
$$\mu >> 1$$
 i $\mu = g_m r_d \rightarrow A_V \approx \frac{g_m r_d (R_D \| R_T)}{r_d + R_D \| R_T} = g_m (r_d \| R_D \| R_T)$

Pojačalo sa zajedničkom upravljačkom elektrodom – ulazni otpor




$$i_{ul} = \frac{u_{ul}}{R_S} - i_d = \frac{u_{ul}}{R_S} + \frac{u_{ul}}{(r_d + R_D \| R_T)/(1 + \mu)}$$

$$R_{ul} = \frac{u_{ul}}{i_{ul}} = R_S \| \frac{r_d + R_D \| R_T}{1 + \mu}$$

Uz:
$$r_d >> R_D || R_T$$
, $\mu >> 1$ i $\mu = g_m r_d \rightarrow R_{ul} \approx R_S || \frac{1}{g_m}$

Pojačalo sa zajedničkom upravljačkom elektrodom – izlazni otpor

Shema za određivanje izlaznog otpora:




$$i = \frac{u}{R_D} + i_d \qquad u = (r_d + R_S \| R_g)i_d - \mu u_{gs}$$


$$u_{gs} = -(R_S \| R_g)i_d$$
 $u = [r_d + (1 + \mu)(R_S \| R_g)]i_d$

$$R_{iz} = \frac{u}{i} = R_D \| [r_d + (1 + \mu)(R_S \| R_g)] \|$$

U pojačalu na slike zadano je: $U_{DD}=20$ V, $R_g=500$ Ω, $R_D=5$ kΩ, $R_S=400$ Ω i $R_T=7.5$ kΩ. Parametri n-kanalnog spojnog FET-a su $I_{DSS}=10$ mA, $U_P=-2$ V i $\lambda=0.005$ V-1. Odrediti naponska pojačanja $A_V=u_{iz}/u_{ul}$ i $A_{Vg}=u_{iz}/u_g$, te ulazni i izlazni otpor pojačala.




Pojačalo u spoju zajedničkog odvoda – uvodsko sljedilo



U statici: $U_{DS} = U_{DD} - R_S I_D$

Uvodsko sljedilo model za dinamičku analizu



$$u_{iz} = g_m u_{gs} (r_d || R_S || R_T)$$
 $u_{gs} = u_{ul} - u_{iz}$


$$u_{gs} = u_{ul} - u_{iz}$$

$$A_{V} = \frac{u_{iz}}{u_{ul}} = \frac{g_{m}(r_{d} \| R_{S} \| R_{T})}{1 + g_{m}(r_{d} \| R_{S} \| R_{T})}$$

$$R_{ul} = R_G = R_1 \| R_2$$

Uvodsko sljedilo - izlazni otopor

Shema za određivanje izlaznog otpora:




$$u_{gs} = -u$$
 $u = (r_d \| R_S)(i + g_m u_{gs}) = (r_d \| R_S)(i - g_m u)$

$$R_{iz} = \frac{u}{i} = \frac{r_d \| R_S}{1 + g_m \left(r_d \| R_S \right)}$$

Uz:
$$\mu = g_m r_d \rightarrow R_{iz} = R_S \left\| \frac{r_d}{1 + \mu} \approx R_S \right\| \frac{1}{g_m}$$

U pojačalu sa slike zadano je: $U_{DD}=15~{\rm V},~R_g=500~\Omega,~R_1=2~{\rm M}\Omega,~R_2=5~{\rm M}\Omega,~R_S=4~{\rm k}\Omega$ i $R_T=5~{\rm k}\Omega.$ Parametri n-kanalnog MOSFET-a su $K=2~{\rm m}A/{\rm V}^2,~U_{GS0}=1~{\rm V}$ i $\lambda=0,005~{\rm V}^{-1}.$ Odrediti naponska pojačanja $A_V=u_{iz}/u_{ul}$ i $A_{Vg}=u_{iz}/u_g$, te ulazni i izlazni otpor pojačala.





Usporedba osnovnih spojeva pojačala s FET-ovima

Spoj pojačala	A_V	R_{ul}	R_{iz}
zajednički uvod	$-g_m(r_d R_D R_T)$	R_G	$R_D \parallel r_d$
zajednička upravljačka elektroda	$g_m(r_d R_D R_T)$	$R_S \parallel \frac{1}{g_m}$	$R_D \ [r_d + (1+\mu)(R_S \ R_g)] \ $
zajednički odvod	$\frac{g_m\left(r_d \ R_S \ R_T\right)}{1 + g_m\left(r_d \ R_S \ R_T\right)}$	R_G	$R_S \parallel \frac{1}{g_m}$

MOS sklopka i MOS invertor


MOSFET sklopke - invertori





invertor troši snagu uz visoku razinu ulaznog napona

CMOS invertor



$$u_{GSn} = u_{UL}$$


$$u_{GSp} = u_{UL} - U_{DD}$$


$$u_{DSn} = u_{IZ}$$

$$u_{DSp} = u_{IZ} - U_{DD}$$

$$i_{Dn} = -i_{Dp}$$

Stacionarna stanja – ulazni napon niske razine







 T_n ne vodi, T_p vodi – u početku triodnog područja:

$$i_{Dp} = K_p (u_{GSp} - U_{GS0p}) u_{DSp}$$
 $R_p = \frac{u_{DSp}}{i_{Dp}} = \frac{1}{K_p (u_{GSp} - U_{GS0p})}$

Izlazni napon visoke razine (napon logičke 1) $\rightarrow U_1 = U_{DD}$

Stacionarna stanja – ulazni napon visoke razine





 T_p ne vodi, T_n vodi – u početku triodnog područja:


$$i_{Dn} = K_n (u_{GSn} - U_{GS0n}) u_{DSn}$$
 $R_n = \frac{u_{DSn}}{i_{Dn}} = \frac{1}{K_n (u_{GSn} - U_{GS0n})}$


Izlazni napon niske razine (napon logičke 0) $\rightarrow U_0 = 0$

Svojstva CMOS invertora

- Sklop obavlja logičku funkciju invertora. Uz ulazni napon niske razine izlazni je napon na visokoj razini i obrnuto.
- Naponi logičkih razina 0 i 1 su $U_0 = 0$ i $U_1 = U_{DD}$. Razlika naponskih razina odgovara cijelom naponu napajanja što je povoljno za ostvarenje većih granica smetnji.
- Naponi logičkih razina ne ovise o dimenzijama tranzistora.
- U statičkim stanjima izlaz je uvijek preko konačnog otpora spojen ili na masu ili na napon napajanja, pa je sklop manje osjetljiv na smetnje. Izlaz CMOS invertora je niskoomski. Otpori R_n i R_p su reda veličine kΩ.
- □ Ulaz CMOS invertora je visokoomski, pa se sklop upravlja bez struje. To teoretski omogućuje beskonačno veliki faktor grananja izlaza.
- Ni u jednom od statičkih stanja ne postoji put struje između napajanja i mase što znači da sklop radi bez potrošnje.

Prijenosna karakteristika





Napon praga okidanja

prag okidanja \rightarrow točka u kojoj pravac $u_{IZ} = u_{UL}$ siječe prijenosnu karakteristiku

za napon praga okidanja $U_{PO} = u_{IZ} = u_{IIL} \rightarrow$ tranzistori rade u zasićenju

$$i_{Dn} = -i_{Dp} \rightarrow K_n (U_{PO} - U_{GS0n})^2 = -K_p (U_{PO} - U_{DD} - U_{GS0p})^2$$

$$r = \sqrt{\frac{-K_p}{K_n}} = \pm \frac{U_{PO} - U_{GS0n}}{U_{PO} - U_{DD} - U_{GS0p}}$$

fizikalno rješenje s predznakom "-" $\rightarrow r = \frac{U_{PO} - U_{GS0n}}{U_{DD} - U_{PO} + U_{GS0n}}$

$$U_{PO} = \frac{r(U_{DD} + U_{GS0p}) + U_{GS0n}}{1 + r}$$

podešava se strujnim konstantama K_n i K_p


za
$$r=1$$
 i $U_{GS0n}=-U_{GS0p} \rightarrow U_{PO}=U_{DD}/2$

Primjer 6.10 (1)

Parametri tranzistora u CMOS invertoru su debljina oksida iznad kanala za oba tranzistora $t_{ox}=6$ nm, pokretljivosti nosilaca u kanalu $\mu_n=270$ cm²/Vs, $\mu_p=90$ cm²/Vs i naponi pragova $U_{GS0n}=-U_{GS0p}=0,5$ V. Napon napajanja $U_{DD}=2,5$ V.

- a) Uz pretpostavku da su dužine kanala oba tranzistora jednake, $L_n = L_p$ izračunati omjer širina kanala W_p/W_n tranzistora T_n i T_p uz koji će napon praga okidanja biti jednak polovici napona napajanja $U_{PO} = U_{DD}/2 = 1,25 \text{ V}.$
- b) Izračunati novu vrijednost napona praga okidanja U_{PO} ako se širina kanala tranzistora T_p u odnosu na širinu iz dijela a) utrostruči.


Granice smetnji




$$GS_{N} = U_{ULN} - U_{IZN} = U_{ULN}$$


 $GS_{V} = U_{IZV} - U_{ULV} = U_{DD} - U_{ULV}$
primjer: $U_{DD} = 2.5 \text{ V}$
 $U_{ULN} = 1.04 \text{ V}, U_{ULV} = 1.46 \text{ V}$
 $GS_{N} = U_{ULN} = 1.04 \text{ V}$
 $GS_{V} = U_{DD} - U_{ULV} = 1.04 \text{ V}$
 $GS_{V} = U_{DD} - U_{ULV} = 1.04 \text{ V}$


Vremenski odziv





Vremena kašnjenja (1)





$$i_{Dn} dt = -C_T du_{IZ}$$

$$t_{dVN} = -C_T \int_{U_{DD}}^{U_{DD}/2} \frac{du_{IZ}}{i_{Dn}(u_{IZ})}$$

Vremena kašnjenja (2)

između točaka
$$B$$
 i $C \rightarrow i_{Dn} = \frac{K_n}{2} (U_{DD} - U_{GS0n})^2$

između točaka C i D
$$\rightarrow i_{Dn} = K_n (U_{DD} - U_{GS0n}) u_{IZ} - \frac{K_n}{2} u_{IZ}^2$$

pretpostavljajući da je između točaka $B i D \rightarrow i_{Dn} = \frac{K_n}{2} (U_{DD} - U_{GS0n})^2$


$$t_{dVN} \approx \frac{C_T (U_{DD} - U_{DD} / 2)}{K_n / 2 (U_{DD} - U_{Gs0n})^2} = \frac{C_T U_{DD}}{K_n (U_{DD} - U_{Gs0n})^2}$$

$$t_{dNV} \approx \frac{C_T U_{DD}}{-K_p (U_{DD} + U_{Gs0p})^2}$$

Primjer 6.11

Za CMOS invertor s parametrima iz primjera 6.10 odrediti vrijeme kašnjenja t_{dVN} . Kapacitet C_T je $10~{\rm fF}$, a dimenzije kanala tranzistora T_n su $W_n = 2L_n = 0,50~{\rm \mu m}$. Kolika, uz $L_n = L_p$, mora biti širina kanala W_p tranzistora T_p da bi vrijeme kašnjenja t_{dNV} bilo jednako vremenu kašnjenja t_{dVN} ?

Disipacija snage



$$P = C_T U_{DD}^2 f$$

$$E_{DD} = \int_{0}^{\infty} i_{DD} U_{DD} dt = U_{DD} \int_{0}^{\infty} C_{T} \frac{du_{IZ}}{dt} dt = C_{T} U_{DD} \int_{0}^{U_{DD}} du_{IZ} = C_{T} U_{DD}^{2}$$

$$E_{C} = \int_{0}^{\infty} i_{DD} u_{IZ} dt = \int_{0}^{\infty} C_{T} \frac{du_{IZ}}{dt} u_{IZ} dt = C_{T} \int_{0}^{U_{DD}} u_{IZ} du_{IZ} = \frac{C_{T} U_{DD}^{2}}{2}$$

Primjer 6.12


Kolika se energija izvora napajanja od 2,5 V troši pri svakoj periodi promjene izlaznog napona na CMOS invertoru opterećenom kapacitetom C_T = 10 fF. Kolika je disipacija snage invertora uz frekvenciju rada od 1 GHz?

Kombinacijski CMOS logički sklopovi

Kombinacijski logički sklopovi - nemaju svojstvo pamćenja; trenutačni odzivi na izlazima posljedica su trenutačnih ulaznih signala


CMOS logički sklopovi

- proširenje CMOS invertora
- dvije mreže:
 - mreža ponora (engl. pull-down network)
 - mreža izvora (engl. pull-up network)
- ulazi se priključuju na obje mreže
- mreže rade komplementarno jedna vodi, druga ne vodi
- jedna od mreža spaja izlaz na masu ili napon napajanja
- u stacionarnom stanju nema potrošnje




Spajanje nMOS tranzistora u mreži ponora

n-kanalni MOSFET – vodi kada je na ulazu logička 1 i spaja izlaz na logičku 0



$$\overline{Y} = A + B \rightarrow Y = \overline{A + B}$$

NILI funkcija




$$\overline{Y} = A \cdot B \quad \rightarrow \quad Y = \overline{A \cdot B}$$

NI funkcija


Spajanje pMOS tranzistora u mreži izvora

p-kanalni MOSFET – vodi kada je na ulazu logička 0 i spaja izlaz na logičku 1



$$Y = \overline{A} + \overline{B} = \overline{A \cdot B}$$


NI funkcija



$$Y = \overline{A} \cdot \overline{B} = \overline{A + B}$$

NILI funkcija

Logički sklop NI







A	В	Y
0	0	1
0	1	1
1	0	1
1	1	0

$$U_0 = 0$$
$$U_1 = U_{DD}$$

Logički sklop NILI





A	В	Y
0	0	1
0	1	0
1	0	0
1	1	0

$$U_0 = 0$$
$$U_1 = U_{DD}$$

Složene logičke funkcije

- AOI sklopovi (engl. and-or-invert)
- kombinacija serijskih i paralelnih spojeva tranzistora u obje mreže
- mreže moraju biti komplementarne


Primjer:

za mrežu ponora

$$\overline{Y} = A + B \cdot C \rightarrow Y = \overline{A + B \cdot C}$$

za mrežu izvora


$$Y = \overline{A} \cdot (\overline{B} + \overline{C}) = \overline{A} \cdot \overline{B \cdot C} = \overline{A + B \cdot C}$$



Primjer 6.13

Nacrtati komplementarni CMOS sklop kojim se ostvaruje logička funkcija

$$Y = \overline{AB + AC + BC}$$




Sekvencijski CMOS logički sklopovi


Sekvencijski (sljedni) logički sklopovi - odlikuju se svojstvom pamćenja; izlaz ovisi ne samo o kombinaciji trenutnih stanja na ulazima već i o prethodnom stanjima


osnovni sekvencijski sklop – bistabil

- spoj dva unakrsno spojena invertora
- \Box dva komplementarna izlaza $Q i \overline{Q}$
- memorijski element
- za promjenu stanja ulazi za okidanje



SR-bistabil






S	R	Q_{n+1}	\overline{Q}_{n+1}
0	0	Q_n	\overline{Q}_n
1	0	1	0
0	1	0	1
1	1	_	_

 $S i R \rightarrow ulazi za okidanje$


- \supset S \rightarrow postavljanje izlaza Q u logičku 1 (engl. set)
- R → vraćanje izlaza Q u logičku 0 (engl. reset)
- kombinacija ulaza 11 nedozvoljeno stanje

CMOS SR-bistabil




$$T_{n1},~T_{n2},~T_{p1},~T_{p2}
ightarrow {
m prvi~NILI~sklop}$$
 $T_{n3},~T_{n3},~T_{p3},~T_{p4}
ightarrow {
m drugi~NILI~sklop}$

Upravljani CMOS SR-bistabil



upravljani (sinkroni) bistabil – upravljan je impulsima takta ♦

CMOS SR-bistabil za memorijske sklopove



- osnovna ćelija statičkog RAM-a
- □ S i R moraju biti u različitim logičkim stanjima