# Αναφορά 1ου Εργαστηρίου

Ομάδα Εργασίας: LAB31239629

Κονιδάρη Ηρώ A.M. 2012030049 Μάνεσης Αθανάσιος A.M. 2014030061

# Σκοπός της Άσκησης

Σκοπός αυτής της άσκησης ήταν η σχεδίαση σε γλώσσα VHDL μιας μονάδας αριθμητικών και λογικών πράξεων (ALU) και ενός αρχείου καταχωρητών και η προσομοίωση της με τα εργαλεία της Xilinx.

# Περιγραφή/Υλοποίηση της Άσκησης


Η άσκηση αποτελούνταν από δύο μέρη:

#### 1° Μέρος:

Στο πρώτο μέρος μας ζητήθηκε να σχεδιάσουμε την μονάδα αριθμητικών και λογικών πράξεων (ALU). Η συγκεκριμένη μονάδα λειτουργεί ως εξής: δέχεται ως είσοδο δύο 32-bit αριθμούς σε συμπληρώματα ως προς 2 και ένα 4-bit αριθμό (Op), ο οποίος προσδιορίζει ποια πράξη πρέπει να γίνει, και παράγει ως εξόδους ένα 32-bit αριθμό ο οποίος είναι το αποτέλεσμα της πράξης. Υπάρχουν τρία σήματα που παράγονται επιπλέον: ένα σήμα Zero το οποίο υποδηλώνει ότι το αποτέλεσμα είναι μηδέν, ένα σήμα Cout το οποίο είναι το κρατούμενο εξόδου στις πράξεις της πρόσθεσης και της αφαίρεσης και το σήμα της υπερχείλισης—Ovf- το οποίο ενεργοποιείται όταν υπάρξει υπερχείλιση στις πράξεις της πρόσθεσης και αφαίρεσης. Ουσιαστικά, η ALU εκτελεί ένα process, το οποίο ελέγχει το Op και εκτελεί την ανάλογη πράξη δίνοντας τιμές στα διάφορα σήματα εξόδου.

- **Cout** : οι είσοδοί μας Α,Β ήταν σε συμπλήρωμα ως προς 2 και στην πρόσθεση "προσθέταμε" σε κάθε αριθμό ένα παραπάνω bit '0', το οποίο αν μετά την πράξη γινόταν '1' σήμαινε ότι έχουμε κρατούμενο εξόδου.
- Οverflow: έχουμε όταν η πρόσθεση 2 ομόσημων αριθμών μας δώσει ετερόσημο αποτέλεσμα. Γι αυτό το λόγο στον κώδικά μας ελέγχαμε αν οι δύο είσοδοί μας ήταν ομόσημες και αν το πρόσημο του αποτελέσματος ήταν διαφορετικό τότε είχαμε overflow. Την ίδια μεθοδολογία ακολουθήσαμε και στην αφαίρεση. Σε περιπτώσεις add/sub ετερόσημων αριθμών δεν έχουμε περίπτωση overflow, αφού πάντα θα είμαστε εντός range αναπαράστασης.
- **Zero** : είναι η έξοδος που δημιουργείται αφού περάσουμε τα 32bit εξόδου του πολυπλέκτη της ALU μέσα από μια NOR
- Για τα υπόλοιπα αποτελέσματα σχεδιάσαμε ξεχωριστά modules για την κάθε πράξη και πολυπλέκτες για το control του συστήματος. Αντιστοιχίσαμε την έξοδο κάθε πράξης με τις εισόδους ενός πολυπλέκτη. Έτσι, όλες οι πράξεις γίνονται παράλληλα και ανάλογα με το OP που θα δοθεί θα βγει η επιθυμητή πράξη στην έξοδο.

Για τις εξόδους OVF και COUT χρησιμοποιούμε δύο πολυπλέκτες αντίστοιχα. Επειδή περίπτωση OVF και COUT έχουμε μόνο στο ADD και στο SUB, οι υπόλοιπες είσοδοι του πολυπλέκτη οδηγούνται στην γείωση.




#### 2° Μέρος:

Στο δεύτερο μέρος της άσκησης αρχικά σχεδιάσαμε έναν 32-bit register ο οποίος δεχόταν ως εισόδους τρία σήματα, τα CLK (1bit, ρολόι), DataIn (32-bit, δεδομένα εισόδου) και We (1-bit, write enable, σήμα εγγραφής καταχωρητή), και έβγαζε στην έξοδο ένα σήμα DataOut. Ο καταχωρητής σε κάθε κύκλο του ρολογιού δίνει ως έξοδο την τιμή που ήταν αποθηκευμένη σε αυτόν. Εάν το σήμα We ενεργοποιηθεί τότε η τιμή που είναι αποθηκευμένη στον καταχωρητή αλλάζει και γίνεται αυτή που του δίνεται ως είσοδος. Το σχήμα του καταχωρητή είναι το παρακάτω:



Στην συνέχεια, χρησιμοποιήσαμε 32 καταχωρητές σαν αυτούς που υλοποιήσαμε παραπάνω, 2 πολυπλέκτες 32 προς 1,1 αποκωδικοποιητή 5-bit σε 32-bit για να δημιουργήσουμε το αρχείο καταχωρητών (RF - register file). Η συνδεσμολογία και το block diagram της RF απεικονίζεται παρακάτω:



Ο RF δέχεται ως εισόδους 6 σήματα. Αυτά είναι: το **ρολόι (CLK**), τα **Ard1** και **Ard2** (5 bit το καθένα) τα οποία έχουν την διεύθυνση του πρώτου και δεύτερου καταχωρητή για ανάγνωση καθώς και το **Awr** (5 bit) το οποίο έχει την διεύθυνση του καταχωρητή στον οποίο πρόκειται να γράψουμε. Επιπλέον, έχουμε τα σήματα **Din** (32 bit) που έχει τα δεδομένα προς εγγραφή και **WrEn** (1 bit) που είναι το σήμα ενεργοποίησης εγγραφής του καταχωρητή.

Το σήμα **Awr** είναι είσοδος στον **αποκωδικοποιητή** (decoder(5 to 32)). Σκοπός αυτού του στοιχείου είναι να μετατρέψει την 5 bit διεύθυνσης του καταχωρητή που θέλουμε να γράψουμε, σε ένα σήμα των 32 bit. Όλα τα bits αυτού του σήματος είναι '0' με εξαίρεση ένα bit το οποίο είναι '1' και σε αυτή τη θέση που βρίσκεται το συγκεκριμένο bit υποδηλώνεται ο καταχωρητής που θα γράψουμε.

Υστερα καθένα από 32 bits εξόδου του αποκωδικοποιητή, μαζί με την είσοδο **WrEn** μπαίνουν σε μία πύλη AND (32 πύλες συνολικά). Η έξοδος της πύλης πηγαίνει στο **WrEn** του καταχωρητή (**register**) και ανάλογα με την τιμή της ενεργοποιεί τον καταχωρητή για εγγραφή.

Τα σήματα Ard1 και Ard2 χρησιμεύουν ως σήματα ελέγχου(select) στους 2 **πολυπλέκτες 32 προς 1**, οι οποίοι χρησιμοποιούνται για να διαβάζουμε τις τιμές των δύο καταχωρητών, των οποίων οι διευθύνσεις είναι οι τιμές των Ard1 και Ard2. Οι πολυπλέκτες 32 προς 1 δέχονται ως εισόδους τις 32 εξόδους των καταχωρητών και ανάλογα με τα Ard1 και Ard2 μας δίνουν στις εξόδους τους τα δεδομένα των καταχωρητών που θέλουμε.

Για την ευκολότερη διασύνδεση μεταξύ των modules υλοποιήσαμε ένα BUS\_PKG όπου δηλώνουμε τύπους σημάτων που είναι arrays. Για παράδειγμα αυτό μας

χρειάστηκε στους πολυπλέκτες εξόδου όπου θέλαμε 32 εισόδους των 32bit. Θα μπορούσαμε να χρησιμοποιήσουμε κάποια δομή generate στο port map για να έχουμε το ίδιο αποτέλεσμα, αλλά η χρήση package είναι πιο απλή.

```
package BUS PKG is
        type BUS 32
                       is array (31 downto 0)
                                                of STD_LOGIC_VECTOR (31 downto 0);
        type BUS 16
                       is array (15 downto 0)
                                                of STD LOGIC VECTOR (31 downto 0);
                                               of STD_LOGIC_VECTOR (31 downto 0);
        type BUS_8
                       is array (7 downto 0)
                                                of STD_LOGIC_VECTOR (31 downto 0);
        type BUS_4
                       is array (3 downto 0)
                                                of STD LOGIC VECTOR (31 downto 0);
        type BUS 2
                       is array (1 downto 0)
end package;
```


Επειδή θέλουμε ο καταχωρητής **R0** να είναι πάντα **0 (MIPS)**, μπορούσαμε ή να το παραλείψουμε εντελώς και να εκχωρούμε το μηδέν στο input(0) των Mux ή να απενεργοποιήσουμε μόνιμα το *WrEn του R0*. Επιλέξαμε την δεύτερη επιλογή, επειδή την θεωρήσαμε σχεδιαστικά ορθότερη.

# Κυματομορφές

Εκτός από την ορθή λειτουργία των πράξεων μπορούμε να παρατηρήσουμε και τις καθυστερήσεις των 10ns που προστέθηκαν στην έξοδο.

### 1° Μέρος:


#### 1. Addition:



#### 2. Sub:

n[31:0]	4	100	l.	2147483648		4	×.				- X	131058	1077936132	-2147483648
b[31:0]	2	100	b	2147483648		2	×	20	Ý.	16	1	4	1073741825	2147483647
01(3.0)	8662		Ε	0000							0001			
output[31:0]	-8	-2	Þ	ū	X	2	X	-17	X	-8	$\exists x$	131084	2143269339	χ 1
le zero	*		I											
	1		П											
ovf	1		Т		L									

#### 3. AND:



4. OR:

					1,213,500 n	5			
Name	Value		1,200 ns	11,210	71	1,220 ms	1,230 ns	1,240 ns	1,250 ns
▶ 🙀 a[31:0]	00000000000000					0000000000	000000000000000000000000000000000000000	0100	
▶ ■ bβ1:0]	00000000000000					00000000000	000000000000000000000000000000000000000	0010	
▶ <b>■</b> op[3:0]	0011	0010.					0011	******	
▶ W output[31:0]	0000000000000	000000	0000000000000	X			000000000000000000000000000000000000000	00000000000000110	
le zero	0								
Le cout	0								
TA ovt	0								

### 5. NOT:

Name	Value		1,300 ns	1,310 ns	1,320 ns	1,330 ns	1,340 ns	1,350 ns
a[31:0]	0000011100000	000			0000011	100000001110000000	0000100	
b[31:0]	0000000000000				00000000000	000000000000000000000000000000000000000	0010	
op[3:0]	0100	0011				0100		
output[31:0]	3111100011111	00000	0000000000000	*		111112000111111110	0111111111111011	
le zero	0							
S cout	0							
La cost	0							

### 6. RIGHT ARITHMETIC SHIFT:

					1,	1,418-500 ns						
Name	Value		1,400 ns	1,410 ms	J.	1,420 mi	1,430 ms	1,440 ms	1,450 ms			
a[31:0]	11000000000000	000_			T	1100000	000000000000000000000000000000000000000	0000100				
▶ ■ 631.0	0000000000000				t	0000000000	00000000000000000	0010				
▶ ■ op[3:0]	1000	0100			ı		1000					
▶ 🚾 output[31:0]	11100000000000	11111	0011111110001	X	t		11100000000000000	00000000000000010				
Tero	0				I							
u cout	0				L							
The out	٥				ı							
					ı							

### 7. RIGHT LOGICAL SHIFT:

Name			1,509.900 ns	.509.900 ns								
	Value	11,500 ns	1,510 ns	1,520 ns	1,530 ns	1,540 ms	1,550 ns					
▶ (31:0)	11000000000000			11000000000	000000000000000000000000000000000000000	0100						
▶ <b>₩</b> b[31:0]	0000000000000			00000000000	000000000000000000000000000000000000000	0010						
► 🚟 op(3:0)	1001	1800.			1001							
<ul> <li>wiput[31:0]</li> </ul>	11100000000000	1110000000000000000			011000000000000000	\$000000000000010						
la zero	0											
Us cout	0			_								
Leg out	0		1									
				6								

# 8. LEFT LOGICAL SHIFT:

				1,610.200 ns				
Name	Name Value		1,600 ns	1,610 ns	1,620 ns	1,630 ns	1,640 ns	1,650 ns
▶ 👹 a(31.0)	0000000000000	110	XX		00000000	000000000000000000000000000000000000000	0000111	
▶ 👹 b[31:0]	0000000000000				00000000000	000000000000000000000000000000000000000	0010	
▶ 🛂 op(3:0)	1010	1001			100000000000000000000000000000000000000	1010		
▶ 🔛 output[31:0]	0000000000000	01100	00000000000000			000000000000000000	00000000000001110	
Le zero	ū							
La cout	0							
Us out	0							

### 9. LEFT ROTATE:

				1,715.120	) ns			
Name	Value		1,710 ns		1,720 ns	1,730 ns	1,740 ns	1,750 ns
▶ 🌃 a[31:0]	1000000000000					100000000000000000000000000000000000000	0000000000000100	
▶ <b>5</b> b[31:0]	0000000000000					000000000000000000000000000000000000000	0000000000000010	
▶ ■ op[3:0]	1100					110	0	
output[31:0]	0000000000000	00000000				00000000000	000000000000000000	1001
To zero	0							
<b>¼</b> cout	0							
Ū₀ ovf	0							

#### 10. RIGHT ROTATE:

				1,815.120	) ns			
Name	Value	1,800 ns	1,810 ns		1,820 ns	1,830 ns	1,840 ns	1,850 ns
▶ 🦬 a[31:0]	0000000000000				00000	000000000000000000000000000000000000000		
▶ <b>₩</b> b[31:0]	0000000000000				00000	000000000000000000000000000000000000000	0000000010	
▶ ■ op[3:0]	1101					1101		
output[31:0]	1000000000000	00000000000000				1000000000000	000000000000000000000000000000000000000	10
Un zero	0							
U cout	0							
Un ovf	0							

### 2° Μέρος:

WRITE: R1=33

R2=36

R3=39

R1=45

R14=48

R0=51

Όπως φαίνεται στο simulation παρακάτω όλες οι τιμές γράφονται σωστά στους καταχωρητές και μπορούμε να παρατηρήσουμε ότι η έξοδος έχει την καθυστέρηση των 10ns που μας είχε ζητηθεί. Τέλος ο καταχωρητής R0 δεν γράφει την τιμή 51 και είναι πάντα 0.

