Agenda

- Introducción
- Presentación de la Familia Cortex M3
- Arquitectura de los Cortex M3
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPC43xx

Cortex LPC17xx

Resumen de lo visto hasta ahora

El diseño de sistemas embebidos solo requiere respetar un conjunto de reglas bastante obvias y sencillas



Debemos contar con las herramientas de hardware y software adecuadas para cada aplicación

Diseño de Sistemas en Firmware - Cap 1

Hoy



Características Principales

- MPU: Permite la protección de zonas de memoria de la acción indeseada de programas
- NVIC: permite la generciación y priorización de interrupciones y minimiza la latencia de las interupciones.
- WIC: permite la rápida entrada en ejecución de programa luego de un estado de bajo consumo.
- Acelerador de flash: Que permite ejecutar el programa sin wait states (ver Cap 3) superando las limitaciones tecnológics de las memorias Flash.
- DMA: Muchos dispositivos pueden acceder a realizar trasnferencias entre sí o con memoria.

Compatibilidad

Se ha buscado facilitar la transición de desarrollos realizados con micros De la Familia ARM2300 haciendo que los componentes Cortex 176x sean Compatibles pin a pin con aquellos




Cortex LPC1/xx

LPC4337

LPC4337FET256	LBGA256	Plastic low profile ball grid array package; 256 balls; body 17 × 17 × 1 mm	SOT740-2
LPC4337JET256	LBGA256	Plastic low profile ball grid array package; 256 balls; body 17 × 17 × 1 mm	SOT740-2
LPC4337JBD144	LQFP144	Plastic low profile quad flat package; 144 leads; body 20 × 20 × 1.4 mm	SOT486-1
LPC4337JET100	TFBGA100	Plastic thin fine-pitch ball grid array package; 100 balls; body $9\times9\times0.7~\text{mm}$	SOT926-1

Type number	Flash total	Flash bank A	Flash bank B	Total SRAM	CCD	Ethernet	USB0 (Host, Device, OTG)	USB1 (Host, Device)/ ULPI interface	PWM	QEI	ADC channels	Temperature range[1]	GPIO
LPC4337JET256	1 MB	512 kB	512 kB	136 kB	по	yes	yes	yes/yes	yes	yes	8	J	164
LPC4337JBD144	1 MB	512 kB	512 kB	136 kB	no	yes	yes	yes/no	yes	no	8	J	83
LPC4337JET100	1 MB	512 kB	512 kB	136 kB	no	yes	yes	ves/no	no	no	4	J	49


Diagrama Funcional
LP-GANDAGETS THE CONTROL OF THE CON
AND MULTILAYER MATRIX T.F. SOMPO SOMPO
COREX EPC17AA



Manejo de Memoria


Mapa de Memoria

- •Muy sencillo mapa de memoria lineal de 4GB
- *Las particiones de la BUS matrix acceden a memoria mediante los buses AHB y PPB




Mapa de Memoria Industrit Industrit


Mapa de memoria



Acelerador de memoria Flash





Acelerador de memoria Flash




- Permite ejecutar programas desde flash a máxima velocidad
 Hasta 100MHz sin introducir Wait States
- •Provee interfaces separadas a los buses I-code y D-code
- •Optimiza la interacción con los buffers de pre-búsqueda del Cortex-M4.
- •Operación transparente para el usuario. Se programa a través del registro
- FLASHCFG con el que se puede graduar la aceleración.

PC17xx





Memoria Virtual y MMU
• Con sistemas operativos (tipo Linux) se pueden correr varios *procesos* "simultáneamente".



- El mapeo lo hace una combinación de HW y SW Al bloque de HW que se ocupa de eso se le dice Unidad de Administración de Memoria (MMU)
- La memoria virtual tiene contras similares a las

Otro camino. Evolución ARM7-Cortex


FEATURES	ARM7TDMI	ARM Cortex M3		
Architecture	ARMv4T (von Neumann)	ARMv7-M (Harvard)		
ISA Support	Thumb®/ARM	Thumb-2 [®]		
Pipeline	3-stage	3-stage h speculation		
Interrupts	FIQ/IRQ	NMI + 1 to 240 physical interrupts		
Inter-Interrupt Latency	24 – 42 cycles	12 cycles		
Sleep Modes	None	Integrated		
Memory Protection	None	8 region MPU		
Dhrystone	0.95 DMIPS/MHz (ARM) 0.74 DMIPS/MHz (Thumb®)	1.25 DMIPS/MHz		
Power Consumption	0.28 mW/MHz	0.19 mW/MHz		

El Cortex M4 aparece desplazando al Cortex M3 en nuevos diseños.

- ¿En qué se asemejan?
- ¿En qué se diferencian?.
- ¿En qué cambiarán nuestros hábitos de desarrollo?.
- ¿Para qué aplicaciones es recomendable el reemplazo?
- ¿Puede un Cortex M4 reemplazar a un DSP?

ARM Cortex Mo ARM Co

Familias Arquitectura v7 • Cortex M0 y M0+ • Cortex M1 → FPGA ARMy6 Architecture Programmer's Model ARMy7-M Architecture ARMy6-M Army6-M Architecture Army6-M Army6-M



Diferencias entre Cortex M4 y M0

- Cortex M0 →12.000 compuertas
- No existe User Thread ni Faultmask ni Basepri
- No existe IT ni su flag asociado en xPSR
- No existen algunas faults ni debug monitor
- Sólo 4 Niveles de prioridad y no pueden modificarse dinámicamente
- Tabla de vectores fija e inamovible
- Casi todas las instrucciones son de 16 bits

Diferencias entre Cortex M4 y M0

- No existe MPU
- No existe bit banding
- No soporta transferencias no alineadas
- Menos watchpoints (2) and breakpoints (4)
- Debugging sólo con SWI


Cortex M0

Núcleos de 32 bits con excepcionalmente pequeña área de silicio, de baja potencia y código muy pequeño.

El bajo costo de estos cores los hacen reemplazos ideales para microcontroladores de 8 - bits y 16 bits.


Incluyen un conjunto reducido de instrucciones de los procesadores Cortex-M3 y Cortex-M4 para la compatibilidad del software.

Cortex M0+




ARM Cortex Processors (v7)

- ARM Cortex-A family (v7-A):
- Applications processors for full OS and 3rd party applications
- ARM Cortex-R family (v7-R):
- Embedded processors for real-time signal processing, control applications
- ARM Cortex-M family (v7-M):
- Microcontroller-oriented processors for MCU and SoC applications



¿Qué es Cortex™-M?



- Arquitectura Harvard
- pipeline de 3 etapas
- Multiplicación en un solo ciclo
- División por Hardware
- Thumb-2
- Controlador de interrupciones vectorizadas

CortexTM-M3 CortexTM-M4 Cortex

Mejoras fundamentales de Cortex™-M4 sobre Cortex-M3:
Instrucciones DSP, instrucciones SIMD, MPU y punto flotante opcional.


SIMD

- es una técnica empleada para conseguir <u>paralelismo</u> a nivel de datos.
- Los repertorios SIMD consisten en instrucciones que aplican una misma operación sobre un conjunto más o menos grande de datos. Es una organización en donde una única unidad de control común despacha las instrucciones a diferentes unidades de procesamiento. Todas éstas reciben la misma instrucción, pero operan sobre diferentes conjuntos de datos. Es decir, la misma instrucción es ejecutada de manera sincronizada por todas las unidades de procesamiento.

Operaciones SIMD

SIMD extensions perform multiple operations in one cycle


$$Sum = Sum + (A \times C) + (B \times D)$$



SIMD techniques operate with packed data

D

Operaciones SIMD



Cortex™-M4 Single Cycle MAC

OPERATION	INSTRUCTION	CYCLES
16 x 16 = 32	SMULBB, SMULBT, SMULTB, SMULTT	1
16 x 16 + 32 = 32	SMLABB, SMLABT, SMLATB, SMLATT	1
16 x 16 + 64 = 64	SMLALBB, SMLALBT, SMLALTB, SMLALTT	1
16 x 32 = 32	SMULWB, SMULWT	1
$(16 \times 32) + 32 = 32$	SMLAWB, SMLAWT	1
(16 x 16) ± (16 x 16) = 32	SMUAD, SMUADX, SMUSD, SMUSDX	1
$(16 \times 16) \pm (16 \times 16) + 32 = 32$	SMLAD, SMLADX, SMLSD, SMLSDX	1
$(16 \times 16) \pm (16 \times 16) + 64 = 64$	SMLALD, SMLALDX, SMLSLD, SMLSLDX	1
SIMD = Single Instruction Multip	ple Data	
32 x 32 = 32	MUL	1
32 ± (32 x 32) = 32	MLA, MLS	1
32 x 32 = 64	SMULL, UMULL	1
$(32 \times 32) + 64 = 64$	SMLAL, UMLAL	1
$(32 \times 32) + 32 + 32 = 64$	UMAAL	1
32 ± (32 x 32) = 32 (upper)	SMMLA, SMMLAR, SMMLS, SMMLSR	1
(32 x 32) = 32 (upper)	SMMUL, SMMULR	1

Cortex[™]-M4 SIMD arithmetic

Prefix	S	Q	SH	U	UQ	UH
Instr	Signed	Signed Saturating	Signed Halving	Unsigned	Unsigned Saturating	Unsigned Halving
ADD8	SADD8	QADD8	SHADD8	USADD8	UQADD8	UHADD8
SUB8	SSUB8	QSUB8	SHSUB8	USUB8	UQSUB8	UHSUB8
ADD16	SADD16	QADD16	SHADD16	UADD16	UQADD16	UHADD16
SUB16	SSUB16	QSUB16	SHSUB16	USUB16	UQSUB16	UHSUB16
ASX	SASX	QASX	SHASX	UASX	UQASX	UHASX
SAX	SSAX	QSAX	SHSAX	USAX	UQSAX	UHSAX
USAD8	Unsigned S	um of Absolu	te Differenc	e (8 bits)		
USADA8 Unsigned Sum of Absolute Difference and Accumulate (8 bits)				s)		

halfwords of the second operand register

Exchanges halfwords of the second operand register
 Adds too halfwords and subtracts bottom halfwords

SAX

1. Exchanges halfwords of the second operand register
2. Subtracts top halfwords and adds bottom halfwords

Aplicaciones Cortex M4


Finite Impulse Response (FIR):
$$y_n = \sum_{i=0}^N b_i \cdot x_{n-1}$$
 Infinite Impulse Response (IIR):
$$y_n = \sum_{i=0}^N a_k \cdot x_{n-k} + \sum_{i=0}^N b_i \cdot y_{n-k}$$

Discrete Fourier Transform (DFT):
$$X_k = \sum_{n=0}^{N-1} x_n \cdot W_n^{kn}$$
 where $W_n = e^{-1}$

Fast Fourier Transform (FFT): a
$$A = a + W_N/b$$


Radix-2 Complex DIT Butterfly $A = a + W_N/b$
 $A = a + W_N/b$

DSP Example: Cortex™-M4 FIR



Cortex[™]-M4 Single Precision Floating Point

- · Floating point benefits
 - Extended range, Highly accurate measurements
- Cortex™-M4 FPU
- IEEE 754 standard compliant
- Single-precision floating point math
- Graph below shows Cortex™-M4 single precision floating point algorithm performance normalized to "Without FPU"



CMSIS-DSP Library

- Collection of 61 algorithms (www.onarm.com)
 C Source Code, optimized for Cortex-M microcontrollers
 For CMSIS compliant C Compilers (AM/Keil, IA, GCC)

Basic Math Functions Vector Multiplication Vector Subtraction Vector Addition	e Matrix Initialization e Matrix Scale	ARM
which Gabe w	# Matrix Subfraction # Matrix Subfraction # Matrix Subrance # Matrix Subrance # Transforms # Transforms # Transforms # Matrix Subrance # Matrix Subrance # Matrix Subrance # Matrix Subrance # Worker paint Franchisms # Worker paint Franchisms # Worker Subrance # Worker # Wor	
Correlation Correlation File Impulse Response (FR) catherine File Impulse Response (FR) cather filers Infinite Impulse Response (IRI) cather filers Infinite Impulse Response (IRI) cather filers Infinite Control IRI filers from the file of the filers Infinite Control IRI filers from a direct from I structure Infinite Control IRI filers from a direct from II framposed Structure Infinite Impulse Response (FRI) Sparse filers Load Meac Square IRI filers Load Meac Square IRI filers	Support Functions Vector Copy Vector City Vector Filt Convert B-bit Interper value Convert B-bit Interper value Convert 15-bit Interper value Convert 33-bit Interper value Convert 33-bit fineting point value Interpolate Function	

Cortex™-M4 Floating Point Unit

- Single-precision floating point math
 - Add, subtract, multiply, divide, MAC and square root
 - Fused MAC

OPERATION	CYCLE COUNT
Add/Subtract	1
Divide	14
Multiply	1
Multiply Accumulate (MAC)	3
Fused MAC	3
Square Root	14

Cortex™-M4 Instruction Set Architecture



Cortex™ MCU Software Standard

- Cortex™ Microcontroller Software Interface Standard
- Abstraction layer for all Cortex-M processor based devices
- Extended for Cortex[™]-M4 processor



- Benefits to the embedded developer
- Consistent software interfaces for silicon and middleware vendors
 Simplifies re-use across Cortex-M processor-based devices
- Reduces software development cost and time-to-market

- Optimized Floating Point Library using FPU CPU instructions
 - Optimized Library using CMSIS
 Designed to make DSP programs
 easy to develop for MCU users
 General Functions
 math, trigonometric, control functions
 (building blocks)
 Deiral Eller Aleoprithms
 - Digital Filter Algorithms
 for filter design utilities and DSP
 toolkits (MathLab, LabVIEW, etc.)



RESUMEN Cortex™-M4

- Combination of MCU and DSP features
- Optional floating point unit
- Code-efficient architecture
- Program completely in C, using CMSIS


Cortex™-M4 CMSIS Extensions

C Compiler intrinsic functions for Cortex-M4 DSP and SIMD instructions

Procesadores multinúcleo asimétricos




CORTEX M4 vs Cortex M3



Multinúcleo Simétrico vs. Asimétrico


Symmetric	Asymmetric		
Single application distributed over N processors of the same type.	Each processor runs a different application.		
Requires OS support	Specialized OS not required		
Shared program memory	Separate program resource per core		
Core 1 Core 2 Cache Cache Program Memory	Core 1 Core 2		

Benchmarks - Performance



Benchmarks - Performance







SASE 2014

COREG Interrupt Write Pointer HOST_CMD_BUFFER Pointer COrtex M4 Read Pointer HOST_MSG_BUFFER NVIC TIME TYPE SRAM Pointer TXEV SASE 2014 ABB COREG Interrupt NVIC TXEV


Bus Matrix Cortex M4 + M0



Aplicaciones




Aplicaciones




- Cortex-M4: Single shunt Field Oriented Control (FOC)
- · Cortex-M0: Receives control commands via CAN interface

Aplicaciones



Un caso de estudio CIAA



53

Relojes

Características de los tres distintos relojes

Oscilador RC interno (IRC) (Default)

•Fuente de reloj para el watchdog y/o el reloj que excita al PLL y subsecuentemente a la CPU.

*La frecuencia normal del IRC es de 4 MHz con una exactitud de ±1% en todo el entorno de temperatura y tensión

Oscilador Principal

•Fuente de reloj de la CPU usando o no el PLL •El oscilador principal también provee la fuente de reloj para el PLL dedicado del USB.

Opera a frecuencias desde 1 MHz a 25 MHz

Oscilador del RTC

•Fuente de reloj para el bloque del RTC, el PLL principal y subsecuentemente la CPU •Clock de 1 Hz al RTC

Características detalladas de los distintos relojes (1/2)

PLL Principal (PLL0)

- Frecuencia de entrada en el rango de 32 kHz a 25 MHz
- Puede utilizar el oscilador principal, el oscilador RC interno o el oscilador del RTC
- Frecuencia de salida: de 10 MHz a la máxima de la CPU

PLL Secundario (PLL1)

• Dedicado a proveer el reloj con la precisión requerida por la interfaz USB. Agrega flexibilidad al PLL Principal. Recibe el PLLO y genera 48 MHz para USB

Registro(s) de selección del Reloj de Periféricos

- Utilizados para controlar la señal de reloj que será utilizada para los periféricos individualmente
- Cada periférico tiene sus ajuste individual de reloj y que puede ser llevado a ser igual al de la CPU o puede ser dividido desde la misma


Características detalladas de los distintos relojes (2/2)

• Funcíones de salida de Reloj


- Desde la frecuencia generada por el oscilador, se puede dividir para disminuir la potencia consumida al disminuir la frecuencia de trabajo
- Usada para sincronizar dispositivos externos con el reloj de la CPU
- Usada durante el proceso de desarrollo para permitir verificar el funcionamiento del oscilador principal, el reloj IRC, el reloj RTC, el reloj de la CPU (cclk), o el reloj de USB

ortex LPC17xx


Ampliación del funcionamiento




Ampliación del funcionamiento




Ampliación del funcionamiento



Ampliación del funcionamiento



Salida de Reloj



CORTEX LPC1/XX 63

Controlador de interrupciones anidadas NVIC

Interrupciones

- LPC 17xx soporta 35 interrupciones vectorizadas con 32 niveles de prioridad programables para cada interrupción
 - · Se agruparán los valores de campos de prioridad en grupos y subgrupos de prioridades
- NMI = Interrupción externa no enmascarable
- · Latencia de interrupciones determinística
- · Características avanzadas
 - · Prioridad de pre-vaciado
 - · Tail chaining (encadenado de colas)

Cortex LPC17xx

Terminología (a ser ampliada)

- · Determinístico: Que es predecible. Dado un conjunto de entradas, siempre producirá las mismas salidas pasando por la misma secuencia de estados.
- · Prevaciado (preemption) Habilidad de un sistema operativo o programa similar de detener la ejecución de una tarea programada a favor de una tarea de mayor prioridad.
- · Tail chaining: Forma de encolar los retornos de interrupciones anidadas, de forma de optimizar el tiempo total de ejecución.
- · Latencia de interrupciones: Demora experimentada desde que se genera una interrupción hasta que es atendida

Latencia de Interrupciones del NVIC



Latencia de interrupciones determinística

•Cortex-M4 tiene una latencia de interrupción de 12 ciclos y 12 ciclos para retornar de la ISR

•ARM7 tiene una latencia de interrupción entre 24 y 42 ciclos y 16 de retorno. NO ES DETERMINÍSTICO

tex LPC17xx

Tipos de Excepciones en Cortex M4

No.	Exception Type	Priority	Type of Priority	Descriptions
1	Reset	-3 (Highest)	fixed	Reset
2	NMI	-2	fixed	Non-Maskable Interrupt
3	Hard Fault	-1	fixed	Default fault if other handler not implemented
4	MemManage Fault	0	settable	MPU violation or access to illegal locations
5	Bus Fault	1	settable	Fault if AHB interface receives error
6	Usage Fault	2	settable	Exceptions due to program errors
7-10	Reserved	NA	NA	
11	SVCall	3	settable	System Service Call
12	Debug Monitor	4	settable	Breakpoints, watch points, external debug
13	Reserved	NA	NA	
14	PendSV	5	settable	Pendable request for System Device
15	SYSTICK	6	settable	System Tick Timer
16	Interrupt#0	7	settable	External Interrupt #0
		1-	settable	
256	Interrupt#239	247	settable	External Interrupt #240

Tabla de Vectores

Comienza en dir 0 →

Pero puede ser reubicado en RAM programando el NVIC

Address	Vector	
0x00	Initial Main SP	T
0X04	Reset	
0x08	NMI	
0X0C	Hard Fault	
0x10	Memory Manage	
0x14	Bus Fault	Direcciones (no
0x18	Usage Fault	programa)
0x1C - 0x28	Reserved	
0x2C	SVCall	
0x30	Debug Monitor	
0x34	Reserved	
0x38	PendSV	
0x3C	Systick	
0x40	IRQ0	
	More IRQs	

CORTEX LPC17XX 09

Priorización de la interrupción

- Cada fuente de interrupción tiene un valor de prioridad de 5 bits
- Controladas por los registros del NVIC Reset Contro Reg y el campo PRIGROUP del registro Application Interrupt

ex LPC17xx

Application Interrupt and Reset Control Register del NVIC

Bits	Name	Type	Function		
[31:16]	Write:	RW	Register key: Reads as tx1574		
	VECTKEYSTAT Read VECTKEY				
			On writes, write 1x173 to VECTKEY, otherwise the write is ignored.		
[15]	ENDIANESS	RO	Data endianness bit:		
			0 = Little-endian.		
[14:11]			Reserved		
[10.8]	PRIGROUP	RiW	Interrupt priority grouping field. This field determines the split of group priority from subpriority, see Section 34.4.3.0.1.		
[7:3]			Reserved.		
[2]	SYSRESETREQ	WO	System reset request:		
			0 = no system reset request		
			1 = asserts a signal to the outer system that requests a reset.		
			This is intended to force a large system reset of all major components except for debug. Note: support for SYSRESETREQ is not included in LPC17xx devices.		
			This bit reads as 0.		
[1]	VECTCLRACTIVE	WO	Reserved for Debug use. This bit reads as 0. When writing to the register you must write 0 to this bit, otherwise behavior is Unpredictable.		
[0]	VECTRESET	WO	Reserved for Debug use. This bit reads as 0. When writing to the register you must write 0 to this bit, otherwise behavior is Uncredictable.		

Conjunto de bits PRIGROUP

	Interrupt priority	level value, PRI_N	Number of		
PRIGROUP	Binary point[1]	Group priority bits	Subpriority bits	Group priorities	Subpriorities
b010	bxxxxxx.000	[7:3]	none	32	1
b011	bxxxx.y000	[7:4]	[3]	16	2
b100	bxxx.yy000	[7:5]	[4:3]	8	4
b101	bxx.yyy000	[7:6]	[5:3]	4	8
b110	bx.yyyy000	[7]	[6:3]	2	16
b111	b.yyyyy000	None	[7:3]	1	32

Define cuantos bits son utilizados para el grupo y cuántos para el sub-grupo

CORTEX LPC17XX 72

Ejemplo

PRIGROUP		nary Point	Pre-empting Priority (Group Priority)		Sub-Priority (Sub-Level)	
(3 bits)	(G	roup: sub)	Bits	Levels	Bits	Levels
2	5:0	5 bits for groups, 0 bit for sub-priority	5	32	0	0
3	4:1	4 bits for groups, 1 bit for sub-priority	4	16	- 1	2
4	3:2	3 bits for groups, 2 bits for sub-priority	3	8	2	4
5	2.3	2 bits for groups, 3 bits for sub-priority	2	4	3	8
6	1:4	1 bit for group, 4 bits for sub-priority	1	2	4	16
7	0:5	0 bit for group, 5 bits for sub-priority	0	0	5	32

GPIO

Entradas y Salidas (GPIO)

- 70 GPIOs de alta velocidad (LQFP100) y 52 GPIOs (LQFP80)
- Todas las patas tienen pull-ups, pull-downs, o ninguna.
- Todas las patas pueden ser configuradas como open drain
- Los registros de los GPIO estan ubicados en el bus de periféricos AHB para accesos rápidos a E/S
- Los registros de GPIO son accesibles por medio del GPDMA
- Entradas externas de interrupción
- 46 entradas de interupción sensibles a flanco
- 4 entradas de interrupción sensibles a nivel o a flanco
- Opcionalmente pueden despertar al procesador desde el Power-down

GPIO e Interrupciones Externas

- Se pueden seleccionar (programando los pines) hasta 46 entradas de interrupción sensibles a flancos (42 GPIO + 4 EINT).
- Las entradas de interrupción pueden ser opcionalmente utilizadas para despertar al procesador de los modos de Power down
- Cualquier pin de los puertos 0 y 2 pueden ser usados para generar interrupción.

dox IDC17mx


Pinsel

 Permite seleccionar la función de cada pin por ejemplo, de la parte superior del puerto 0

PINSEL1	Pin name	Function when 00	Function when 01	Function when 10	Function when 11	Reset value
1:0	P0.16	GPIO Port 0.16	RXD1	SSEL0	SSEL	00
3:2	P0.17	GPIO Port 0.17	CTS1	MISO0	MISO	00
5:4	P0.18	GPIO Port 0.18	DCD1	MOSI0	MOSI	00
7:6	P0.19[1]	GPIO Port 0.19	DSR1	Reserved	SDA1	00
9:8	P0.20[1]	GPIO Port 0.20	DTR1	Reserved	SCL1	00
11:10	P0.21111	GPIO Port 0.21	RI1	Reserved	RD1	00
13:12	P0.22	GPIO Port 0.22	RTS1	Reserved	TD1	00
15:14	P0.23[1]	GPIO Port 0.23	AD0.0	I2SRX_CLK	CAP3.0	00
17:16	P0.24[1]	GPIO Port 0.24	AD0.1	I2SRX_WS	CAP3.1	00
19:18	P0.25	GPIO Port 0.25	AD0.2	I2SRX_SDA	TXD3	00
21:20	P0.26	GPIO Port 0.26	AD0.3	AOUT	RXD3	00
23:22	P0.27[1][2]	GPIO Port 0.27	SDA0	USB_SDA	Reserved	00
25:24	P0.28[1][2]	GPIO Port 0.28	SCL0	USB_SCL	Reserved	00

Timers

Timers del LPC4337



Timers

- Cuatro timers de propósito general
- Watchdog
- Timer generador de interrupciones repetitivo
- PWM (Operación del timer)
- Systick

Timer (0, 1, 2, y 3), Watchdog

- Timers/counters de 32-bit
- · 8 entradas de captura externa
- 4 salidas externas de coincidencia (match)
- Modo de temporización o de conteo
- · Soporte de controlador GPDMA
 - Peremite transferencias de memoria a memoria temporizadas
- Watchdog Timer
- · Tiempo programable de 32-bits
- Temporizado por el reloj IRC o por el de periféricos
- Puede ser utilizado para despertar al sistema en los modos de bajo consumo

Cortex LPC17xx

NO puede ser deshabilitado por programa

Particularidades de los Timers · Timer de interrupción repetitiva (RIT)

- Timer de 32-bits
 - Astable (Free-running)
 - · Reset on Match Interrupt
- · Útil para eventos repetitivos definidos por el usuario
- Timer SYSTICK (parte del NVIC)
- Timer decreciente de 24 bits dedicado de 10 ms.
- Temporizado desde el reloj de la CPU o desde una pata (STCLK)
- Útil para sistemas operativos o despachadores de tareas

Cortex LPC17xx

Pines del timer

P0[4]/	81[1]	I/O	P0[4] — General purpose digital input/output pin.
I2SRX_CLK/ RD2/CAP2[0]		I/O	I2SRX_CLK — Receive Clock. It is driven by the master and received by t slave. Corresponds to the signal SCK in the l^2S -bus specification. (LPC1769/68/67/66/65 only).
		1	RD2 — CAN2 receiver input. (LPC1769/68/66/65/64 only).
	- 1	1	CAP2[0] — Capture input for Timer 2, channel 0.
P0[6]/	79[1]	I/O	P0[6] — General purpose digital input/output pin.
I2SRX_SDA/ SSEL1/MAT2[0]		I/O	I2SRX_SDA — Receive data. It is driven by the transmitter and read by receiver. Corresponds to the signal SD in the PS-bus specification. (LPC1769/68/67/66/65 only).
		I/O	SSEL1 — Slave Select for SSP1.
		0	MAT2[0] — Match output for Timer 2, channel 0.


Cortex LPC17xx Cortex LPC17xx

Real-Time Clock (RTC)

- Ultra-low power 32 kHz oscillator provides 1 Hz clock to the RTC
- · Separate battery power supply
- Uses CPU power supply, when present
- Calibration mechanism
- ±1 second per day
- Battery-backed registers -20 bytes
- · Alarm function generates interrupts
- Wakes CPU from reduced power modes
- 1 second resolution
- · Extremely low power consumption
- 390 nA (typical @ 25°C)
- Calendar function does not require CPU involvement
- RTC works with Vbatas low as 2.1 V

Systick

- Timer de 24 bits que se decrementa a 0 y provee 10 ms entre interrupciones (a 100 MHz de CPU)
- Puede utilizar como base de tiempo el clock de la CPU o STCLK




Cortex LPC17xx

Modulación del ancho de pulso (PWM)

- Bloque estandar PWM
 Resolución de 32-bits
- 6 salidas PWM single-edge ó 3 double-edge
- Mecanismo de Latch sombreado
 - Operación sin glitches
- Bloque PWM con operación de contador o de timer
 - Fuente de reloj: Reloj de periféricos o entradas de captura
 - Puede ser usado como timer/contador de propósito general

LPC17xx

PWM para control de motores trifásicos



Bloque de control de Motores		RIC
Soporte para motores trifásicos de AC y DC • Tres pares de salidas PWM • Cada una con polaridades opuestas • Alineadas al flanco o al centro • Inserción de banda muerta programable	Reloj de tiempo Real (RTC)	Ved.2x(x) per les to main regulator Ved per les to main regulator Ved per les tous
Cortex LPCLTxx 88	Cortex LPC17xx 89	Cortex LPC17xx 90


Controlador de DMA de propósito Controlador de DMA de propósito General (GPDMA) Soporta transferencias de General (GPDMA) periféricos de alta velocidad como transferencias de memoria a memoria · 32-bit master bus width (soporta DMA transferencias de 8-, 16-, or 32-bits) • 8 Canales de DMA, cada uno con una FIFO de 4 palabras · 16 línes de requerimiento de DMA Transferencias soportadas: ⇒ High Speed GPIO Multilayer AHB Matrix · Memoria a Memoria Memoria a Periférico Periférico a Memoria · Periférico a Periférico Cortex LPC17xx Cortex LPC17xx

Controlador de DMA de propósito General **(GPDMA)**

- DMA soporta los siguientes periféricos:
 - ADC de 12-bits
 - DAC de 10-bits
 - Pueden ser disparados por una Timer match condition
 - Todas las UARTs
 - SSP
 - 12S
 - GPIO
- Señales de solicitud de DMA simple y DMA en ráfagas

Cortex LPC17xx

Periféricos del LPC4337



DMA

Peripheral Function	DMA Single Request Input (DMACSREQ)	DMA Burst Request Input (DMACBREQ)
SSP0 Tx	0	0
SSP0 Rx	1	1
SSP1 Tx	2	2
SSP1 Rx	3	3
ADC	4	4
I ² S channel 0		5
IPS channel 1		6
DAC		7
UART0 Tx / MAT0.0		8
UARTO Rx / MATO.1		9
UART1 Tx / MAT1.0		10
UART1 Rx / MAT1.1		11
UART2 Tx / MAT2.0		12
UART2 Rx / MAT2.1	-	13
UART3 Tx / MAT3.0		14
UART3 Rx / MAT3.1		15

APB slave group 0 SSP1 CAN 1 & 2

Interfaces Serie

Cortex LPC17xx

Interfaces serie

SPI y SSP(0 y 1)

- · Controlador SPI (Serial Peripheral Interface)
- Comunicación sincrónica, serie y full Duplex.
- SPI master ó slave
- Transferencia de 8 ó 16 bits
- · Reloj con polaridad y fase programables para operaciones de recepción/transmisión
- · Máxima velocidad (master/slave) 12.5 Mbps
- Controlador SSP (Synchronous Serial Communication)
- FIFOs de 8 tramas tanto para Transmisión y Recepción con múltiples masters y slaves (una comunicación por vez)
- Transferencias de datos de 4 a 16-bits
- Soporte de DMA
- Maxima velocidad
 - •50 Mbps (Master Mode)
 - •8 Mbps (Slave Mode)

	_
	_
-	_

I²C (0, 1, & 2)

Cortex LPC17xx

- · I2C Bus interface (Inter-Integrated Circuit)
- Satisface la interfaz I2C
- · Puede ser configurado como Master, Slave o Master/Slave
- · Transferencia de datos bidireccional entre Masters y Slaves. · Puerto compatible con Fast-mode Plus
- I2C (1 Mbit/sec) (I2C0) · Reloj Programable para permitir el
- ajuste de las tasas de transferencia I2C
- Reconcimiento opcional de hasta 4 distintas direcciones de esclavo
- · Modo de monitoreo del bus


► SDA I²C Interface DAC ADC uC Slave Slave Slave

Entrada o salida de audio digital con control de velocidad fraccionario.

• Suporta conexiones combinadas de transmisión o recepción de 3 ó 4 cables

Interfaz I²S (Inter-IC Sound)

- Entrada/salida de reloj de audio Master (utilizada por muchos CODECs I2S)
- La entrada y salida I2S pueden operar independientemente como master o
- Soporta tanto los flujos de datos mono o estereo sobre un amplio rango de frecuencias de muestreo que pueden variar de 16 a 96 kHz
- El soporte GPDMA permite el flujo de datos de audio sobre la interfaz I2S



Interfaces Serie UART (0, 1, 2, y 3)

- UART (Universal Asynchronous Receiver/Transmitter)
- FIFO de 16 bytes para Recepción y Transmisión con soporte de DMA
- Divisor fraccionario para control del baud rate , capacidad de auto-baud, e implementación de control de flujo por hardware o software.
- La UART1 soporta EIA-485/RS-485 y operaciones con 9-bits.
 - · Permite tanto la detección de la dirección por software y detección automática de la dirección por medio de la comunicación de 9 bits.
 - Control automático del sentido de la comunicación (Auto Direction)
 - · Linea de Control RTS/DTS para habilitar o deshabilitar el driver
 - El Software levanta la línea RTS antes de comenzar la transmisión a fin de habilitar lel driver, nosteriormente baja la línea RTS luego de completar la transmisión.

- Soporte para el control de modem (UART1)
- · Soporte de comunicaciones infrarrojas IrDA (UART3)
- · Velocidad máxima posible de la UART ~ 6 Mbps

CAN (1 y 2), Ethernet, USB

- Controlador CAN 2.0B (Controller Area Network)
- · Compatible con la especificación CAN 2.0B
- · Velocidades de hasta 1 Mbps en cada bus
- Filtro de aceptación por hardware que reconoce identificadores de 11 y 29-bit Rx
- Interfaz Ethernet
- MAC Ethernet con interfaz RMII (Reduced Media Independent Interface)
- Soporta dispositivos con PHY de 10 o 100 Mbps
- Controlador dedicado de DMA
- Completamente compatible 802.3x Full Duplex Flow Control y Half Duplex back pressure
- Bloque USB
- USB 2.0 Full Speed (12 Mbps) Device, Host, OTG
- · On-chip PHY para implementar funciones tanto como Host o dispositivo
- · Controlador dedicado de DMA

USB

- USB 2.o Full Speed (12 Mbps) como Device e interfaz de control On-the-Go/Open Host
- Phy incorporada para funciones Device/Host/OTG
- · Controlador de DMA dedicado

Core	Product	On-Chip Controller			No. of	On-chip PHY	
		Device	Host	OTG	Ports	Un-cnip PHY	
	LPC1751	FS			1	Device	
Cortex- M3	LPC1752	FS			1	Device	
	LPC1754	FS	FS	FS	1	Device, Host	
	LPC1756	FS	FS	FS	1	Device, Host	
	LPC1758	FS	FS	FS	1	Device, Host	
	LPC1764	FS			1	Device	
	LPC1765	FS	FS	FS	1	Device, Host	
	LPC1766	FS	FS	FS	1	Device, Host	
	LPC1768	FS	FS	FS	1	Device, Host	

Bloques Analógicos

Conversor A/D

- 12-bit ADC (Analog-to-Digital Converter)
- · Aproximaciones sucesivas.
- Max. Velocidad de conversión a 12 bits: 200 kHz.
- Ocho entradas analógicas
- · Soporte para el controlador GPDMA
- Modo de bajo consumo
- Rango de entradas al ADC: VREFN hasta VREFP
- Modo de conversión en ráfagas para una o varias entradas
- Conversión con la transición de la entrada o por timer
- . No linealidad integral (INL) ±3 LSB
- No linealidad diferencial (DNL) ±1 LSB

ADDRO
ADDRO
ADDRO
ADDRO
ADDRO
ADDRO
ADDRO
ADDRO

Cortex LPC17xx

100

DAC (Digital-to-Analog Converter) de 10 bits

- Salida Analógica desde VREFN hasta VREFP en 1024 pasos
- Soporte del controlador GPDMA
- Tiempo de conversión = 2.5 μs con una excitación de 350 μA
- Tiempo de conversión = 1 μs con una excitación de 700 μA


POR y BOD

- Power on reset
- BOD: Si la tensión de alimentación cae debajo de 2,95 V se puede generar una interrupción que permita salvar registros y variables en algún medio no volátil

Modos de baja energía consumida

Cortex LPC17xx 1

Modos bajo consumo



Alimentaciones

- 3,3 V (2,4 a 3,6 V)
 - Vdd (reg) (3V3) regulador interno
 - Vdd (3V3) Pads de E/S
- Vbat (2,1 V a 3,6 V)
 - Alimenta sólo al RTC
 - No alimenta RAM
 - Alimenta 20 bytes de registros de backup
- Conversor A/D de 12 bits
 - Vdda (parte analógica)
 - Vrefp

Opciones de energía

- · Modos de energía reducida
- · Amplio rango de fuentes de reloj
- Posibilidad de dividir o apagar relojes a los periféricos on-chip en forma individual
- Ireg= 45 mA a 100 MHz (Típico a@ 25ºC)
- Potencia activa de Cortex-M4 ~ 500μA/MHz
- Potencia activa de ARM7 ~ 700μA/MHz

Modos de energía reducida (1/2)

- Sleep
- Se suspende la ejecución de la CPU
- Los periféricos continúan trabajando
- (Similar al modo Idle del ARM7)
- Ireg= 2.28 mA (valores típicos@ 25°C)
- Deep-Sleep
- El oscilador principal y todos los relojes internos excepto el IRC son detenidos
- · La memoria Flash está en standby, lista para uso inmediato
- Ireg= 276 μA (valores típicos@ 25°C)

Modos de energía reducida (2/2)

- Power-down
- Igual que en el modo Deep-Sleep excepto que se apagan Flash e IRC
- Se recupera por medio de algunas interrupciones
- · Se preserva el estado
- Ireg= 51 μA (valores típicos@ 25ºC)
- Power-down Profundo
- Todos los relojes, incluyendo el IRC son detenidos y la tensión interna es desconectada

- Se pierde completamente el estado dels sistema, sólo se preservan los registros del dominio del RTC
- Se reactiva por medio de Reset, señal externa o alarma del RTC
- Ibat= 390 nA (valores típicos@ 25ºC)
-)

Wakeup Interrupt Controller (WIC)

- Permite despertar de los modos Deep Sleep y Power down (sin utilizar el NVIC).
- Completamente controlada por hardware (no requiere programación)
- Interrupciones empleadas
- NMI, Interrupciones externas EINTO a EINT3, interrupciones de GPIO, Interrupción de despertado por Ethernet, Alarma del RTC, CAN ó USB.
- Watchdog despierta al modo Deep sleep si utiliza el oscilador IRC