Agenda

- Introducción
- Presentación de la Familia Cortex M3
- Arquitectura de los Cortex M3
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPC13xx


Excepciones e interrupciones

Excepciones e Interrupciones

Excepciones e interrupciones

.

¿Por qué excepciones?



Excepciones e interrupciones

Excepciones

- Es un concepto más amplio que las interrupciones pues no necesariamente se producen por acciones externas.
- Las interrupciones son un subgrupo de las excepciones y se procesan similarmente

Excepciones e interrupciones

.

Cortex-M3 Exception Handling

NMI: cannot be stopped or preempted by any exception other than reset

Faults

Hard Fault: default Fault or any fault unable to activate

Memory Manage: MPU violations

Bus Fault: prefetch and memory access violations Usage Fault: undef instructions, divide by zero, etc.

SVCall: privileged OS requests

Debug Monitor: debug monitor program

PendSV: pending SVCalls

SysTick Interrupt: internal sys timer, i.e., used by RTOS to periodically check

resources or peripherals

External Interrupt: i.e., external peripherals

Excepciones e interrupciones

Excepciones

- Reset
- NMI
- Faults
 - Hard Fault
 - Memory Manage
 - Bus Fault
 - Usage Fault
- SVCall
- Debug Monitor
- PendSV
- SysTick Interrupt
- External Interrupt

- Hard Fault : default Fault or any fault unable to activate
- Memory Manage : MPU violations
- Bus Fault : prefetch and memory access
- Usage Fault: undef instructions, divide by zero,

Excepciones e interrupciones

Excepciones

| Exception Number | Exception Type | Priority (Default to 0 if Programmable) | Description |
|------------------|-----------------|--|---|
| 0 | NA | NA | No exception running |
| 1 | Reset | -3 (Highest) | Reset |
| 2 | NMI | -2 | Nonmaskable interrupt (external NMI input) |
| 3 | Hard fault | -1 | All fault conditions, if the corresponding fault handler is not enabled |
| 4 | MemManage fault | Programmable | Memory management fault; MPU violation or access to illegal locations |
| 5 | Bus fault | Programmable | Bus error (Prefetch Abort or Data Abort) |
| 6 | Usage fault | Programmable | Exceptions due to program error |
| 7-10 | Reserved | NA | Reserved |
| 11 | SVCall | Programmable | System service call |
| 12 | Debug monitor | Programmable | Debug monitor (break points, watchpoints, or external debug request) |
| 13 | Reserved | NA | Reserved |
| 14 | PendSV | Programmable | Pendable request for system device |
| 15 | SYSTICK | Programmable | System tick timer |
| 16 17 | IRQ#6 IRQ#8 | Programmable Programmable | External interrupt #0 External interrupt #1 |
| 255 | IRQ #239 | Programmable | External interrupt #239 |

Externas

Excepciones e interrupciones

NVIC

- Se introduce un controlador de interrupciones vectorizadas y anidadas
- Permite el cambio dinámico de prioridades de interrupción.
- Reducción del tiempo de latencia de interrupción
- Enmascaramiento individual de interrupciones
- System Tick (Sys Tick), que es un contador descendente de 24 bits imaginado para trabajar con un RTOS u otras tareas similarmente planificadas

Excepciones e interrupciones


SVC

Teniendo en cuenta que los 24 bits menos significativos no son atendidos por el proce<u>ssador a la processador a la processa de la processa d</u>

Excepciones e interrupciones

.

Interrupciones



- •Una interrupción no enmascarable (INTNMI)
 - 1-240 interrupciones priorizables
 - Las interrupciones pueden ser enmascaradas
- •Puede seleccionarse el número de interrupciones activas
- •El controlador de interrupciones anidadas (NVIC) está fuertemente asociado al núcleo del procesador
- •Las entradas de interrupción son activas ALTA

Excepciones e interrupciones

Terminología (a ser ampliada)

- Determinístico: Que es predecible. Dado un conjunto de entradas, siempre producirá las mismas salidas pasando por la misma secuencia de estados.
- Prevaciado (preemption) Habilidad de un sistema operativo o programa similar de detener la ejecución de una tarea programada a favor de una tarea de mayor prioridad.
- Tail chaining: Forma de encolar los retornos de interrupciones anidadas, de forma de optimizar el tiempo total de ejecución.
- Latencia de interrupciones: Demora experimentada desde que se genera una interrupción hasta que es atendida

Excepciones e interrupciones

Manejo de interrupciones microcodificado

Entrada:

- Se pushean automáticamente la la pila os registros RO–R3, R12, LR, PSR, y el PC
- En paralelo se hace la pre-fetch de la ISR en el bus de instrucciones.
- ISR esta lista para comenzar tan pronte termine las operaciones de PUSH.
- La llegada tardía de otra interrupción reiniciará el prefetch de la ISR pero no necesita repetir el salvado de registros.


• Salida:

11

- El estado del procesador es recuperado automáticamente de la pila.
- En paralelo, la instrucción interrumpida es prefetched, lista para reiniciar la ejecución apenas se completen los POPs de la pila.
- Los POPs de la pila pueden ser interrumpidos, permitiendo nuevas ISR ser inmediatamente atendidas sin la sobrecarga temporal de guardar registros

Excepciones e interrupciones

Las excepciones y el stack



Excepciones e interrupciones


13

Interrupciones

- Latencia de interrupciones determinística
- Características avanzadas
 - Prioridad de pre-vaciado
 - Tail chaining (encadenado de colas)

Excepciones e interrupciones

Latencia de Interrupciones del NVIC



Latencia de interrupciones determinística

- Cortex-M3 tiene una latencia de interrupción de 12 ciclos y 12 ciclos para retornar de la ISR
- ARM7 tiene una latencia de interrupción entre 24 y 42 ciclos y 16 de retorno. NO ES DETERMINÍSTICO


Excepciones e interrupciones


15


Tail Chaining

 En el caso de que una interrupción de mayor prioridad interrumpa una de menor prioridad, se abreviará el proceso de salida y nueva entrada a interrupción (Tail Chaining)

Excepciones e interrupciones











Tabla de vectores Inicial

| Exception Type | Address Offset | Exception Vector | |
|----------------|----------------|---------------------------|--|
| 18-255 | 0x48-0x3FF | IRQ #2-239 | |
| 17 | 0x44 | IRQ #1 | |
| 16 | 0x40 | IRQ #0 | |
| 15 | 0x3C | SYSTICK | |
| 14 | 0x38 | PendSV | |
| 13 | 0x34 | Reserved | |
| 12 | 0x30 | Debug Monitor | |
| 11 | 0x2C | SVC | |
| 7-10 | 0x1C-0x28 | Reserved | |
| 6 | 0x18 | Usage fault | |
| 5 | 0x14 | Bus fault | |
| 4 | 0x10 | MemManage fault | |
| 3 | 0x0C | Hard fault | |
| 2 | 0x08 | NMI | |
| 1 | 0x04 | Reset | |
| 0 | 0x00 | Starting value of the MSP | |

Excepciones e interrupciones

21

Tabla de vectores Inicial



Excepciones e interrupciones

Regreso de excepción

| EXC_RETURN | Description | |
|------------------|---|--|
| 0xFFFFFFF1 | Return to Handler mode. Exception return gets state from the main stack. Execution uses MSP after return. | |
| 0xFFFFFF9 | Return to Thread mode. Exception Return get state from the main stack. Execution uses MSP after return. | |
| 0xFFFFFFD | Return to Thread mode. Exception return gets state from the process stack. Execution uses PSP after return. | |
| All other values | Reserved. | |

Excepciones e interrupciones

23

Desde el Reset..... Fetch Reset Fetch Initial Instruction SP Value Vector Fetch Address = Address = Address = Reset 0x00000000 0x00000004 Reset Vector Time 24 Excepciones e interrupciones