Project Spartan6 - DSP48A1

Table of Contents

RTL Code	3
Testbench Code	6
Do File	9
QuestaSim Snippets	10
Elaboration	13
"Messages" tab	13
Schematic Snippets	13
Synthesis	14
"Messages" tab	14
Utilization Report	14
Schematic Snippets	15
Implementation	18
"Messages" tab	18
Schematic Snippets	20

```
module Spartan6_DSP48A1(A, B, C, D, CLK, CARRYIN, OPMODE, BCIN,
RSTA, RSTB, RSTC, RSTD, RSTM, RSTP, RSTCARRYIN, RSTOPMODE,
CEA, CEB, CEC, CED, CEM, CEP, CECARRYIN, CEOPMODE, PCIN,
BCOUT, PCOUT, M, P,CARRYOUT, CARRYOUTF);
               wire [7:0] OPMODE_MUX;
wire [17:0] D_MUX, B_MUX0, A_MUX0, Pre_AdderMUX, Pre_AdderOUT, B_IN, A_MUX1, B_MUX1;
wire [47:0] C_MUX, X_MUX, Z_MUX,M_MUX_extended, Post_AdderOUT, P_MUX;
wire [35:0] MULT_OUT, M_MUX;
wire CarryCascade_MUX, CYI_MUX, carryout, CYO_MUX;
               REG_MUX #(18, DREG , RSTTYPE) D_REG(D, CLK, RSTD, CED, D_MUX);
REG_MUX #(8, OPMODEREG , RSTTYPE) OPMODE_REG(OPMODE, CLK, RSTOPMODE, CEOPMODE, OPMODE_MUX);
                      if (B_INPUT=="DIRECT")
                      assign B_IN = B;
else if(B_INPUT=="CASCADE")
                             assign B_IN = BCIN;
                             assign B_IN = b0;
              endgenerate
              REG_MUX #(18, BØREG, RSTTYPE) BØ_REG(B_IN, CLK, RSTB, CEB, B_MUXØ);
REG_MUX #(18, AØREG, RSTTYPE) AØ_REG(A, CLK, RSTA, CEA, A_MUXØ);
REG_MUX #(48, CREG, RSTTYPE) C_REG(C, CLK, RSTC, CEC, C_MUX);
MUX2x1 Adder1MUX(B_MUXØ, Pre_AdderOUT, OPMODE_MUX[4], Pre_AdderMUX);
REG_MUX #(18, B1REG, RSTTYPE) B1_REG(Pre_AdderMUX, CLK, RSTB, CEB, B_MUX1);
REG_MUX #(18, A1REG, RSTTYPE) A1_REG(A_MUXØ, CLK, RSTA, CEA, A_MUX1);
REG_MUX #(36, MREG, RSTTYPE) M_REG(MULT_OUT, CLK, RSTM, CEM, M_MUX);
                     if (CARRYINSEL=="OPMODE5")
                      assign CarryCascade_MUX= OPMODE_MUX[5];
else if(CARRYINSEL=="CARRYIN")
                            assign CarryCascade_MUX = CARRYIN;
                           assign CarryCascade MUX = b0;
              endgenerate
              REG_MUX #(1, CARRYINREG, RSTTYPE) CYI(CarryCascade_MUX, CLK, RSTCARRYIN, CECARRYIN, CYI_MUX);
              MUX_extended = { {12 {M_MUX[35]} }, M_MUX };

MUXAx1 X('b0, M_MUX_extended, P_MUX, {D[11:0], A, B}, OPMODE_MUX[1:0], X_MUX);

MUX4x1 Z('b0, PCIN, P_MUX, C_MUX, OPMODE_MUX[3:2], Z_MUX);

REG_MUX #(48, PREG, RSTTYPE) P_REG(Post_AdderOUT, CLK, RSTP, CEP, P_MUX);

REG_MUX #(1, CARRYOUTREG, RSTTYPE) CYO(carryout, CLK, RSTCARRYIN, CECARRYIN, CYO_MUX);
52
53
54
55
56
57
58
59
              adder_subtracter Pre_adder_sub (D_MUX,B_MUX0,0,0PMODE_MUX[6],Pre_AdderOUT);
adder_subtracter #(48) Post_adder_sub (Z_MUX,X_MUX,CYI_MUX,0PMODE_MUX[7],Post_AdderOUT,carryout);
              assign MULT_OUT = A_MUX1 * B_MUX1;
              assign BCOUT = B_MUX1;
assign M = M_MUX;
              assign CARRYOUT = CYO MUX;
              assign CARRYOUTF = CYO_MUX;
              assign P = P_MUX;
assign PCOUT = P_MUX;
```

```
module adder_subtracter(A,B,cin,operation,result,carryout);
2 parameter DATA WIDTH = 18;
3 input [DATA WIDTH-1:0] A,B;
4 input cin, operation;
5 output [DATA WIDTH-1:0] result;
   output carryout;
   assign {carryout,result} = (operation)? (A-(B+cin)) : (A+(B+cin)) ;
10 endmodule
      module MUX2x1(in0, in1, sel, out);
  2
             parameter WIDTH = 18;
  3
             input [WIDTH-1:0] in0, in1;
             input sel;
             output [WIDTH-1:0] out;
             assign out = (sel == 0)? in0 : in1;
      endmodule
1 module MUX4x1(in0, in1, in2, in3, sel, out);
      input [47:0] in0, in1, in2, in3;
      input [1:0] sel;
      output [47:0] out;
      assign out = (sel == 0)? in0 : (sel == 1)? in1 : (sel == 2)? in2 : in3;
1 module REG_MUX(in, clk, rst, en, out);
     parameter REG_WIDTH =18, REG_SEL=1, RST_TYPE="SYNC";
     input [REG_WIDTH-1:0] in;
     input rst, clk, en;
     output [REG_WIDTH-1:0] out;
     generate
        if (REG_SEL)
           Register #(.REG_WIDTH(REG_WIDTH), .RST_TYPE(RST_TYPE)) REG(in, rst, clk, en, out);
           assign out = in;
     endgenerate
```

```
module Register(in, rst, clk, en, out);
        parameter REG WIDTH =18;
        parameter RST_TYPE ="SYNC";
        input [REG WIDTH-1:0] in;
        input rst, clk, en;
        output reg [REG_WIDTH-1:0] out;
        generate
            if (RST_TYPE == "SYNC") begin
                always @(posedge clk ) begin
11
12
                    if (rst) begin
                        out <= 'b0;
13
14
                    end
15
                    else if(en)
16
                        out <= in;
17
                end
18
            end
            else if(RST_TYPE == "ASYNC") begin
19
                always @(posedge clk or posedge rst) begin
20
                    if (rst) begin
21
22
                        out <= 'b0;
23
                    end
24
                    else if(en)
25
                        out <= in;
                end
            end
27
28
        endgenerate
29
    endmodule
```

Testbench Code

```
| module DSP_48Al_tb();
| parameter A0REG=1'b0, A1REG=1'b1, B0REG=1'b0, B1REG=1'b1, CREG=1'b1, DREG=1'b1, MREG=1'b1, CARRYINEG=1'b1, CARRYIN, CARRYINEG=1'b1, CARRYIN, CARRYINEG=1'b1, CARRYIN, CARRYIN
```

```
RSTOPMODE=1;
RSTD=0;
RSTA=0;
                                                    RSTM=1;
RSTC=0;
                                                    RST_CARRYIN=1;
RSTOPMODE=0;
                                                    RSTP=1;
RSTM=0;
                                                    #2;
RST_CARRYIN=0;
                                                    RSTB=0:
RSTP=0;
                                                    RSTD=0:
CEB=1;
                                                    RSTA=0;
CED=1;
                                                    RSTC=0;
CEA=1;
                                                    RSTOPMODE=0;
CEC=1:
                                                    RSTM=0;
CE_OPMODE=1;
                                                    RST CARRYIN=0;
CEM=1;
                                                    RSTP=0;
CE CARRYIN=1;
                                                    #2;
CEP=1;
                                                    repeat (20) begin
#2;
                                                        A=5;
repeat (20) begin
                                                        C=3;
    A=5;
                                                        D=7;
    C=60;
                                                        B=2;
    D=7;
                                                        BCIN=11;
    B=2;
                                                        opmode[6]=1;
    BCIN=11;
                                                        opmode[4]=1;
    opmode[6]=0;
                                                        CARRYIN=0;
    opmode[4]=1;
                                                        PCIN=0;
    CARRYIN=0;
                                                        opmode[1:0]=2'b01;
    PCIN='b0;
                                                        opmode[3:2]=2'b11;
    opmode[1:0]=2'b01;
                                                        opmode[5]=1'b0;
    opmode[3:2]=2'b11;
                                                        opmode[7]=0;
    opmode[5]=1'b1;
                                                        @(negedge clk);
    opmode[7]=1;
                                                    end
    @(negedge clk);
end
                                                    RSTB=1;
#2;
                                                    RSTD=1;
RSTB=1;
                                                    RSTA=1;
RSTD=1;
                                                    RSTC=1:
RSTA=1:
                                                    RSTOPMODE=1;
RSTC=1;
                                          111
                                                    RSTM=1;
```

```
112
          RST CARRYIN=1;
113
          RSTP=1;
114
          #2:
115
          RSTB=0;
116
          RSTD=0;
117
          RSTA=0;
118
          RSTC=0;
119
          RSTOPMODE=0;
          RSTM=0:
120
121
          RST CARRYIN=0;
          RSTP=0:
122
123
          #2;
          repeat (20) begin
124
125
              A=5;
126
              C=60;
              D=7;
127
128
              B=2;
              BCIN=11;
129
130
              opmode[6]=0;
131
              opmode[4]=1;
132
              CARRYIN=0;
133
              PCIN=0;
134
              opmode[1:0]=2'b01;
              opmode[3:2]=2'b11;
135
136
              opmode[5]=1'b1;
137
               opmode[7]=0;
138
              @(negedge clk);
          end
139
140
          #2;
141
          RSTB=1;
142
          RSTD=1;
          RSTA=1;
          RSTC=1;
145
          RSTOPMODE=1;
          RSTM=1;
147
          RST CARRYIN=1;
148
          RSTP=1;
```

```
149
          #2;
150
          RSTB=0:
151
          RSTD=0;
152
          RSTA=0;
153
          RSTC=0:
          RSTOPMODE=0;
154
155
          RSTM=0;
156
          RST_CARRYIN=0;
157
          RSTP=0:
158
          #2;
          repeat (20) begin
159
160
               A=5;
161
               C=60;
162
               D=7;
163
               B=2;
164
               BCIN=11;
165
               opmode[6]=1;
166
               opmode[4]=1;
167
               CARRYIN=0;
168
               PCIN=0:
169
               opmode[1:0]=2'b01;
170
               opmode[3:2]=2'b11;
171
               opmode[5]=1'b0;
               opmode[7]=1;
172
173
               @(negedge clk);
174
          end
175
          #2;
176
          RSTB=1;
177
          RSTD=1:
178
          RSTA=1:
179
          RSTC=1;
180
          RSTOPMODE=1:
181
          RSTM=1:
182
          RST CARRYIN=1;
183
          RSTP=1;
184
          #2:
185
          RSTB=0;
```

```
185
          RSTB=0;
186
          RSTD=0;
187
          RSTA=0;
188
          RSTC=0:
189
          RSTOPMODE=0;
190
          RSTM=0;
191
          RST_CARRYIN=0;
192
          RSTP=0:
193
          #2;
194
          repeat (30) begin
195
               A=5;
196
              C=60;
197
               D=7;
198
               B=2;
199
               BCIN=11;
200
               opmode[6]=1;
201
               opmode[4]=0;
202
               CARRYIN=0;
203
               PCIN=0:
              opmode[1:0]=$random;
204
              opmode[3:2]=$urandom range(0,2);
205
206
               opmode[5]=1'b0;
207
               opmode[7]=1;
              @(negedge clk);
208
209
          end
210
          #2 $stop;
211
      end
      endmodule
212
```

Do File

```
1 vlib work
2 vlog adder_sub.v REG_MUX.v Register.v MUX4x1.v MUX2x1.v Spartan6_DSP48A1.v DSP_48A1_tb.v
3 vsim -voptargs=+acc work.DSP_48A1_tb
4 add wave *
5 run -all
```

QuestaSim Snippets



dk RSTA CEA CEA CEB CEB CEC CEC CEC CES	1'd0 1'd0															
DCTA	1'd0												_			
CEA	1'd1															
CEA	101			 ļ		 		 				 				
A A	18'd5 1'd0	5		_	_	 _	_	 	+	+	-				_	
RSTB	100															
CEB	1'd1															
⊡ - ◇ B	18'd2 1'd0 1'd1	2														
RSTC	1'd0				_	 						 		_		
◆ CEC	1'd1															
⊞- ◆ C	48'd3	3		j												
	1'd0															
CED D	1'd1															
B - 4 D	18'd7	7														
◆ RSTOPMODE	1'd0															
◆ CE OPMODE	1'd1															
RSTOPMODE CE_OPMODE opmode	1'd1 8'd93 1'd0	93		 _				 _				_		_		
DST CAPDVIN	1'd0	-33		1					-						\neg	
RST_CARRYIN CE_CARRYIN	1'd1															
CE_CARRIEN	101															
CARRIEN	1'd0 18'd11															
BCIN	18'd11 48'd0	11														
CE_CARRYIN CARRYIN B-4 BCIN P-CIN	48'd0	0														
RSTM CEM CEM RSTP CEP CEP	1'd0															
CEM	1'd1 36'd25 1'd0		1													
⊞ ♦ M	36'd25	25														
◆ RSTP	1'd0															
◆ CEP	1'd1			Ti and												
□ -	48'd28	(28														
(2) 中 (2) (2) (2) (3) (3) (3) (4) (4) (4) (4) (4) (4) (4) (4) (4) (4	1'd1 48'd28 48'd28	28	8 -													
BCOUT	18'd5	5														
BCOUT CARRYOUT CARRYOUTF	1'd0															
4 CARRYOUTE	1'd0 1'd0															
dk RSTA CEA	1'd1 1'd0 1'd1															
 dk RSTA CEA 	1'd0 1'd1	5														
dk rsta CEA RSTB	1'd0 1'd1	5														
dk RSTA CEA PRSTB CEB	1'd0 1'd1	5														
	1'd0 1'd1 18'd5 1'd0 1'd1	5														
	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2	5														
	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2	52														
	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2	5														
	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2	5 														
RSTC CEC RSTD	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0	5 = 2 = 60														
RSTC CEC CC RSTD CED CD CD CD	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7	5 2 60														
RSTC CEC CC RSTD CED CD CD CD	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7	5 2 60 7														
RSTC CEC CC RSTD CED CD CD CD	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7	5 = 2 = 60 = 7														
* RSTC	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0	7														
- RSTC - CEC - C - RSTD - CED - CED - CED - CE - CE_OPMODE - CE_OPMODE - Opmode	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7	55 ===================================														
A RSTC CEC D- C ARSTD CED CD- D ARSTOPMODE CE_OPMODE D- opmode ARST_CARRYIN CECAPPYIN	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0	7														
A RSTC CEC D- C ARSTD CED CD- D ARSTOPMODE CE_OPMODE D- opmode ARST_CARRYIN CECAPPYIN	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0	7														
A RSTC CEC D- C ARSTD CED CD- D ARSTOPMODE CE_OPMODE D- opmode ARST_CARRYIN CECAPPYIN	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0	61														
STC CEC C-4 CEB CED CED CED CEC CEC CEC CEC CEC CEC CEC	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0	7 														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 1'd0 1'd1 1'd0 1'd1 1'd0	61														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0 1'd1 8'd61 1'd0 1'd1 18'd7 1'd0 1'd1 1'd0 1'd1 1'd0 1'd1	7 														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0 1'd1 8'd61 1'd0 1'd1 18'd7 1'd0 1'd1 1'd0 1'd1 1'd0 1'd1	61														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0 1'd1 8'd61 1'd0 1'd1 18'd7 1'd0 1'd1 1'd0 1'd1 1'd0 1'd1	7 														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1	61														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 18'd2 1'd0 1'd1 18'd7 1'd0 1'd1 18'd7 1'd0 1'd1	7 61 11 0														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 18'd2 1'd0 1'd1 18'd7 1'd0 1'd1 18'd7 1'd0 1'd1 1'd1	7 														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 18'd2 1'd0 1'd1 18'd7 1'd0 1'd1 18'd7 1'd0 1'd1 1'd1	7														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 18'd2 1'd0 1'd1 18'd7 1'd0 1'd1 18'd7 1'd0 1'd1 1'd1	7 														
CEC CHARMIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CECARRYIN CARRYIN CARR	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 48'd60 1'd0 1'd1 18'd7 1'd0 1'd1 8'd61 1'd0 1'd1 8'd61 1'd0 1'd1 1'd1	7 														
STC CEC C- STC CEC C- STC CED CED CED CEC CEC CEC CEC CEC CEC CE	1'd0 1'd1 18'd5 1'd0 1'd1 18'd2 1'd0 1'd1 18'd2 1'd0 1'd1 18'd7 1'd0 1'd1 18'd7 1'd0 1'd1 1'd1	7 														


-	dk 1'd													
*	dk 1'd: RSTA 1'd0 CEA 1'd:	1	\rightarrow											
		f5 5												
0-4	CEB 1'd	1												
-3	B 18'6 RSTC 1'd0	12												
D-4	CEC 1'd: C 48'd	1 60	0											
*	RSTD 1'd0 CED 1'd1 D 18'0 RSTOPMODE 1'd1													
B - ♦	D 18'0	17 7	lai .											
*	RSTOPMODE 1'd0 CE_OPMODE 1'd1	1												
D-\$	CE_OPMODE 1'd: opmode 8'd: RST_CARRYIN 1'd0		21											
		1												
n -4	BCIN 18'd	111												
+=-	PCIN 480)												
100	RSTM 1'd0 CEM 1'd1 M 36'e	i d25 25	5											
0-4	RSTP 1'd()												
B -4	P 48'0	135												
0-4	BCOUT 18'd	135 15 5												
- 4	CARRYOUT 1'd0 CARRYOUTF 1'd0													
	CHICK CONT													
4	dk	1'd1												
3.6	RSTA	1'd0												
B -4	CEA A	1'd1 18'd5		5										
4	RSTB	1'd0												
₽-4	CEB	1'd1 18'd2		2										
	RSTC	1'd0		-										
	CEC	1'd1												
E-4	RSTD	48'd60 1'd0		60										
4	CED	1'd1												
B -7	D RSTOPMODE	18'd7 1'd0		7										
	CE_OPMODE	1'd1												
	opmode	8'd 199	C	193		199					194		198	
	RST_CARRYIN CE_CARRYIN	1'd0 1'd1												
4	CARRYIN	1'd0												
	BCIN PCIN	18'd11 48'd0		11 0										
***	RSTM	1'd0	ì	U										
-	RSTM CEM	1'd1												
II	M RSTP	36'd10 1'd0		10										
-	CEP	1'd1												
B -4	P	48'd2809939							28099393					
B-4	PCOUT BCOUT	48'd2809939 18'd2		2					28099393	BU62/82				
4	CARRYOUT	1'd1												
p 🕠	CARRYOUTF	1'd1												

Elaboration

"Messages" tab




Schematic Snippets



Synthesis


"Messages" tab



Utilization Report

DSP IO Utilization

25



50

Timing

Debug


65%

Utilization (%)

75


100






Implementation

"Messages" tab





Schematic Snippets

