## پاسخ تمرین شماره ۵ درس معماری کامپیوتر

امیر حسین عاصم یوسفی ۹۶۱۱۰۳۲۳

۷ خرداد ۱۳۹۸

## سوال ۱

با توجه به این طولانی ترین تاخیر مربوط به Mem می باشد که برابر با ۲ نانوثانیه می باشد و این که تاخیر رجیستر های میانی ۰/۱ نانوثانبه هستند پس برای Clock با توجه به این طولانی ترین تاخیر مربوط به Mem می باشد که برابر با ۲ نانوثانیه می باشد و این که تاخیر رجیستر های میانی ۱۰/۱ نانوثانبه هستند پس برای Time

Clock Time new = 2ns + 0.1ns = 2.1ns

برای این که تاثیر stall را در نظر بگیریم باید CPI را برای زمانی که stall داریم طبق فرمول زیر به دست آوریم:

CPI = IdealCPI + stall cycles

در این جا IdealCPI = 1 در نظر می گیریم و چون به ازای هر 1 دستور یک IdealCPI در پس

stall cycles = 1/4 = 0.25ns

new CPI (with Stall) = 1+0.25=1.25ns بنابراین طبق فرمول گفته شده (CPI (with Stall) = 1+0.25=1.25ns بنابراین طبق فرمول گفته شده

تا به حال مقادیر CPI و CPI را برای معماری Pipeline به دست آوردیم حال Speedup راطبق فرمول زیر به دست می آوریم :

 $\begin{array}{l} {\rm SpeedUp} = \frac{Single\ cycle\ EXE\ time}{Pipeline\ EXE\ time} \\ {\rm Execution\ TIme} = {\rm CPI\ .\ IC\ .\ Cycle\ time} \end{array}$ 

حال با توجه به بالا داريم:

SpeedUp = 
$$\frac{IC\times1\times7}{IC\times1.25\times2.1}=\frac{7}{2.625}=2.67$$
ns

## سوال ۲

برای این سوال با توجه به قانون Amdahl داریم :

SpeedUp = 
$$\frac{1}{\frac{P}{N} + S}$$

که در این جا P نشان دهنده بخشی است که به صورت Parallel نوشته شده و N نشان دهنده تعداد پردازنده ها و S بیانگر بخشی است که به صورت موازی نوشته نشده است . پس داریم :

SpeedUp = 
$$\frac{1}{\frac{x}{4}+(1-x)}=2\rightarrow x=\frac{2}{3}\Rightarrow$$
 x = 66%

بنابراین باید ۶۶ درصد از برنامه را به صورت موازی نوشت تا اجرای برنامه بر روی این ۴ پردازنده ۲ برابر سریع تر شود .

## سوال ۳