

بسمه تعالی

گزارش طراحی سی پی یو

محمدصادق خراسانی

95108008

تمرین سری سوم

## شیوه ی کار و فرضیات اولیه باتوجه به طرح کلی :

ابتدا DATAPATH را طراحی میکنیم.

در ادامه شمای کلی DATAPATH را میبینید.

در این شما از دو مالتی پلکسر 2 به 4 استفاده شده است که یکی مخصوص بردن حامل بر روی باس و دیگری مخصوص قرار دادن ادرس مطلوب بر روی ورودی ادرس مموری است.

اما شمای کنترل کلی دستورات با توجه به این که در ابتدا گفته شده بود تنها از خروجی 8 بیتی مموری برای دستورات میتوان استفاده کرد به صورت

fetch

Decode

Execute

میباشد.

چراکه در ابتدا گفته شده بود دستورات را 8 بیتی باید بخوانید در نتیجه فهمیدن تعداد operand ها بسته به این که دستور چه باشد دارد.

که بعدا در cw پاسخ داده شد که میتوان 32 بیتی گرفت و مهم کارکرد مطلوبات است.

### برخی از توضیحات و فرضیات:

نکته ی اول در مورد ویرایش حافظه میباشد.

بدلیل محدودیت iteration ها تعداد بایت های حافظه را از 65535 به 4096 رساندم که نهایتا با 12 بیت ادرس دهی میشود اما بدلیل ارائه ی ماژول با ادرس 32 بیتی در ساخت دیتاپس از رجیستر های 32 بیتی استفاده شده است.

البته برای تست کردن نهایی مجبور شدم حافظه را به 256 خانه کوتاه کنم تا کوارتیوس توان شبیه سازی نهایی را داشته باشد.

در غیر این صورت کوارتیوس ارور کمبود فضا میدهد و روند کاپایل و شبیه سازی بسیار کندی خواهد داشت.

دوراه برای استفاده از حافظه ارائه شده است که هر دو قابل برنامه ریزی هستند

در دیتا پس کنونی برای جلوگیری از دسترسی قسمت های حافظه راه دوم بهتر شماره شده است اما بدلیل اینکه مقدار حافظه را 256 بایت کردم (برای تست کردن) از راه اول استفاده کرده ام (تا بتوانم تست بگیرم)

راه اول :

حدود 10 خانه ی اول حافظه به initial کردن مقادیر اولیه ی پوینتر ها اختصاص داده شود که با توجه به این قضیه به راحتی میتوان محدوده هایی که برای stack و دیگر قسمت های حافظه اشاره میکند را تغییر داد.

علاوه بر این برای 256 varnum خانه ی اول به دوم اختصاص داده شده است. در واقع امکان برای هر دوتا باز است و با اضافه کردن یک گیت میتوان آن را تغییر داد. یعنی دیتاپس برای هر دو سازگار است. برای const ها 256 تا خانه ی دوم یا 10 ام حافظه اشاره میشود مانند varnum قابل تغییر است. و برای stack هم از یک جایی که در همان initial مشخص میشود تا انتهای حافظه در نظر گرفته شده است. و برای قسمت دستورات هم با استفاده از همان قسمت initial به نقطه ی شروع دلخواه jump میشود.

البته میتوانیم این 10 خانه ی اول حافظه را کاملاً از varnum جدا کنیم ولی به دو دلیل دارد که 256 خانه ی اول را با صرف نظر از 10 خانه ی initial به واریوم و 256 تای دوم به const ها اشاره شده است که هیچ کدام از 4 قسمت گفته شده از حافظه به هم دسترسی ندارند

یک: جلوگیری از اتلاف فضای بینابینی 10 خانه ی initial و نقطه ی شروع varnum

دو: جلوگیری از پیچیدگی درس دهی حافظه که به سادگی انجام شده است.

این تقسیم بندی این گونه عمل شده است که

**توضیحات راجع به 10 خانه ی اول initial**

در ابتدا که پردازنده شروع به کار میکند

همه ی مقادیر رجیستر ها صفر میشود و این یعنی pc مقدار 0 را اتخاذ میکند... در خانه ی اول حافظه دستوری در نظر گرفته شده است برای ست کردن مقدار sp... پس عددی از ادرس حافظه را میدهم که تا انتها مال stack باشد. سپس دستور unconditional jump برای pc اجرا میشود و آن را به ناحیه ای که دستورات را در آن نوشتیم (طبیعتاً بعد از const ها و قبل از stack ها) میبرد. و در آن جا به ترتیب دستورات اجرا میشوند. و این تا جایی پیش میرود که دستورات تمام شوند یا مانند کامپیوتر پایه به دستوری مانند hult (که انتهای هر برنامه نوشته میشود) پایان کار سی پی یو میباشد.

**راه دوم:**

این است که مقدار بیت های خروجی از رجیستر های PC یا SP و... را کنترل کنیم. و VARNUM مانند حالت قبل است اما برای SP یا PC به ترتیب بیت 17 و 18 هر کدام را به 1 منطقی وصل کنیم تا و آن ده خانه ی اول حافظه را برای initial کردن آن ها قرار ندهیم که این موضوع باعث این مورد میشود که بیت های ادرس دهی برای هر کدام متغییر باشد (به ترتیب 16 و 17) و علاوه بر این مقداری از حافظه هدر خواهد رفت. پس در این جا همان راه اول در نظر گرفته میشود.

برای دستورات که دارای اپرند های دوبایتی یا تک بایتی هستند این گونه در حافظه قرار میگیرند که ابتدا کد 8 بیتی دستور میآید و سپس اپرند آن (در صورت وجود)

اگر اپرند دو بایتی باشد ابتدا بایت کم ارزش و سپس بایت پر ارزش قرار خواهد گرفت.

در صورتی که دستوری با اپرند offset باشد با توجه به اینکه pc جمع کننده ی داخلی دارد (در ادامه توضیح داده خواهد شد) عملیات branch در یک کلاک انجام خواهد گرفت. علاوه بر این نیازی به ویرایش آن وردی که دو بایت اولش offset هست نمیباشد چرا که با توجه به ماژول حافظه فقط 16 بیت اول آن برداشت میشود و بقیه ی بیت ها مورد استفاده نخواهند بود.

**اما روند کار:**

ابتدا رجیستر هایی ساخته شده است که ورودی LOAD و INC و CLEAR را شامل میشوند.

این رجیستر ها در اندازه های 8، 16 و 32 بیتی ساخته شده اند که همه ی آن ها از D فلیپ فلاپ ها بهره میبرند.

اما در این ساختار دورجیستر هست که بدیل خاص بودن ویژگی هایی که دارند لازم به توضیحات بیشتری راجع به ان ها دیدم.

### رجیستر SP:

این رجیستر برای اشاره به قسمت استک حافظه استفاده میشود که بدلیل آنکه ماژول حافظه 32 بیت خروجیش با هم همپوشانی دارند باید پوینتر استک 4 تا جابجا شود.

پس کنترل لود (برای مقدار دهی اول) و اینکریمنت 4 تایی برای این پونتر گذاشته شده تا از پیچیدگی جمع و تفریق 4 تایی کاسته شود.

### رجیستر PC:

این رجیستر عملیات INC را دارد این کنترل با افزایش یدونه ایی ادرس حافظه بایت به بایت جلو میرود و دستورات را میخواند.

اما نکته ایی که دارد این است که دستوری که از این رجیستر زیاد استفاده میکند دستور branch میباشد.

بدیل اینکه گفته شده این دستور در صورت اجرا باید مقدار فعلی PC را با خود جمع کند پس کنترل SelfAdder برای ان قرار داده شده است تا با یک کلاک جمع کددار فعلی با مقدار offset انجام شود.

رجیستر های دیگری هم وجود دارند که برای محاسبه و خواندن دستورات استفاده میشوند.

### اما توضیح راجع به رجیستر OP

این رجیستر برای کنترل خروجی مموری استفاده میشود.

مثلا برای حالتی که قرار است یک بایت به استک پوش شود باید 24 بیت باقی صفر شوند پس این رجیستر فقط باید 8 بیت اول را لود کند و بقیه ی بیت های خروجی مموری را صفر کند.

درواقع ساختار این رجیستر 32 بیتی از کنار هم ماندن دو رجیستر 8 بیتی (OP0,OP1) و یک رجیستر 16 بیتی دارد.

ورودی ادرس مموری با توجه به یک مالتی پلکسر 2 به 4 انتخاب میشود .

مقدار آنی باس هم یکی از 4 رجیستر OP و TMP و DR و یا خروجی مموری تامین میشود که این هم به یک مالتی پلکسر 2 به 4 نیاز دارد.

در ادامه شمای دیتا پس و RTL ها و MICRO operation ها را میبینیم.

### رجیستر TMP

برای قرار دادن حاصل محاسبات در آن انجام میشود که در مواقع لازم میتواند بر روی باس برود.

### اما شیوه ی decode کردن دستور ها :

ابتدا با ریست شدن سی پی یو مقادیر اولیه رجیستر ها ها همه صفر در نظر گرفته میشود...

10 خانه ی اول رم را برای initial کردن اولیه ی مقادیر اشاره گر ها ست میشود.

به همین منظور دستوری به دستور ها برای ست کردن sp اضافه شده است.(با کد دستوری 0x11)

با قرار گرفتن باید ها در رجیستر 8 بیتی IR آن را DECODE میکنیم.


دیکود کردن این رجیستر با استفاده از دو انکودر ☺ انجام میشود که قابلیت گرفتن 256 تا دستور را میتوان از آن داشت.


به اینصورت که 4 بیت اول و 4 بیت دوم هر کدام به یک انکودر 4 به 16 میرود هر انکودر خروجی هایی به پارامتر D,S میدهند.(با اندیس های 0 تا 15)

.....

در مورد کنترل کردن سی پی یو در تعامل با حافظه این گونه عمل شده است که هر جا نیاز به استفاده از حافظه بوده است دکمه ی استارت زده میشود و تا گرفتن خروجی آماده شده صبر میشود و پس از آن کانتر اضافه میشود.

در بعضی از سیگنال های کنترلی در کنترل یونیت میبینیم که با ورودی enable کانتر and شده است...این به این دلیل است که در زمان هایی که منتظر یک شدن سیگنال ready مموری هستیم کلاک های اضافی باعث متفاوت شدن مقادیر داخل رجیستر هایمان نشود.





برای هر دستور RTL مربوطه نوشته شده و سپس برای هر کدام میکرواپریشن لازم با توجه به دیتا پس ایجاد شده است.

0x10 :  $SP \leftarrow SP + \epsilon$   $M[SP] \leftarrow M[PC]$   $SC \leftarrow 0$  ( $\leftarrow$  RTL s))

0xA7 :  $PC \leftarrow PC + M[PC]$   $SC \leftarrow 0$

0x60 :  $M[SP] \leftarrow M[SP + \epsilon] + M[SP]$   $SC \leftarrow 0$

0x99 :  $DR \leftarrow M[SP]$ ,  $SP \leftarrow SP - \epsilon$ , if ( $DR == 0$ )  $PC \leftarrow PC + M[PC]$   
 $SC \leftarrow 0$

0x9B :  $DR \leftarrow M[SP]$ ,  $SP \leftarrow SP - \epsilon$  if ( $DR < 0$ )  $PC \leftarrow PC + M[PC]$   
 $SC \leftarrow 0$

0x9F :  $DR \leftarrow M[SP]$ ,  $SP \leftarrow SP - \epsilon$   
 $AC \leftarrow M[SP]$   $SP \leftarrow SP - \epsilon$   
if ( $AC == DR$ )  $PC \leftarrow PC + M[PC]$ ;  $\epsilon$   
 $SC \leftarrow 0$

0xB4 :  $M[varnum] \leftarrow Const + M[varnum]$   $SC \leftarrow 0$

0x15 :  $SP \leftarrow SP + \epsilon$   
 $M[SP] \leftarrow M[varnum]$   $SC \leftarrow 0$

0x36 :  $M[varnum] \leftarrow M[SP]$   $SP \leftarrow SP - \epsilon$   $SC \leftarrow 0$

0x64 :  $DR \leftarrow M[SP]$   $SP \leftarrow SP - \epsilon$   
 $AC \leftarrow M[SP]$   
 $M[SP] \leftarrow DR - AC$   $SC \leftarrow 0$

0x00 :  $SC \leftarrow 0$



در اینجا هم میکرواپریشن ها را مشاهده میکنیم.

برای بارگذاری (به حالت میکرواپریشن) و کنترل فانکشن ها را می بینیم.

$D_1 S_0 T_1 :$   $OP_{31} \leftarrow 0$  ,  $OP_0 \leftarrow M[PC]$  ,  $SP \leftarrow SP + \epsilon$

" "  $T_2 :$   $M[SP] \leftarrow OP$  ,  $PC \leftarrow PC + 1$  ,  $SC \leftarrow 0$

$D_{10} S_V T_1 :$   $PC \leftarrow PC + M[PC]$  ,  $SC \leftarrow 0$

$D_9 S_0 T_1 :$   $DR \leftarrow M[SP]$  ,  $SP \leftarrow SP - \epsilon$

" "  $T_2 :$   $AC \leftarrow M[SP]$

" "  $T_3 :$   $TMP \leftarrow AC + DR$

" "  $T_4 :$   $M[SP] \leftarrow TMP$  ,  $SC \leftarrow 0$

$D_9 S_9 T_1 :$   $DR \leftarrow M[SP]$  ,  $SP \leftarrow SP - \epsilon$

" "  $T_2 :$   $if (DR == 0) PC \leftarrow PC + M[PC]$

" "  $T_3 :$   $PC \leftarrow PC + 1$

" "  $T_4 :$   $PC \leftarrow PC + 1$  ,  $SC \leftarrow 0$

$D_9 S_{11} T_1 :$   $DR \leftarrow M[SP]$  ,  $SP \leftarrow SP - \epsilon$

" "  $T_2 :$   $if (DR[15] == 1) PC \leftarrow PC + 1$

" "  $T_3 :$   $if (DR[15] == 1) PC \leftarrow PC + 1$  ,  $SC \leftarrow 0$

" "  $T_4 :$   $PC \leftarrow PC + M[PC]$  ,  $SC \leftarrow 0$

$D_9 S_{10} T_1 :$   $DR \leftarrow M[SP]$  ,  $SP \leftarrow SP - \epsilon$

" "  $T_2 :$   $AC \leftarrow M[SP]$  ,  $SP \leftarrow SP - \epsilon$

" "  $T_3 :$   $TMP \leftarrow AC - DR$

" "  $T_4 :$   $AC \leftarrow TMP$

" "  $T_5 :$   $if (AC == 0) PC \leftarrow PC + M[PC]$  ,  $SC \leftarrow 0$

" "  $T_6 :$   $PC \leftarrow PC + 1$

" "  $T_7 :$   $PC \leftarrow PC + 1$  ,  $SC \leftarrow 0$

$D_1 S_1 T_1: OP_{n-1} \leftarrow 0, OP_0 \leftarrow M[PC]$

" "  $T_r: LV \leftarrow OP, PC \leftarrow PC + 1$

" "  $T_w: DR \leftarrow M[LV]$

" "  $T_e: OP_{n-1} \leftarrow 0, OP_0 \leftarrow M[PC], PC \leftarrow PC + 1$

" "  $T_d: AC \leftarrow OP$

" "  $T_s: TMP \leftarrow AC + DR$

" "  $T_v: M[LV] \leftarrow TMP, SC \leftarrow 0$

---

$D_1 S_d T_1: OP_{n-1} \leftarrow 0, OP_0 \leftarrow M[PC]$

" "  $T_r: LV \leftarrow OP, PC \leftarrow PC + 1$

" "  $T_w: DR \leftarrow M[LV], SP \leftarrow SP + \epsilon$

" "  $T_e: M[SP] \leftarrow DR, SC \leftarrow 0$

---

$D_r S_s T_1: DR \leftarrow M[SP], SP \leftarrow SP - \epsilon, OP_{n-1} \leftarrow 0$

" "  $T_r: OP_0 \leftarrow M[PC]$

" "  $T_w: LV \leftarrow OP, PC \leftarrow PC + 1$

" "  $T_e: M[LV] \leftarrow DR, SC \leftarrow 0$

---

$D_s S_e T_1: DR \leftarrow M[SP], SP \leftarrow SP - \epsilon$

" "  $T_r: AC \leftarrow M[SP]$

" "  $T_w: TMP \leftarrow AC - DR$

" "  $T_e: M[SP] \leftarrow TMP, SC \leftarrow 0$

---

$D_0 S_0 T_1: SC \leftarrow 0$

---

$D_1 S_1 T_1: SP \leftarrow M[PC], PC \leftarrow PC + 1$

" "  $T_r: PC \leftarrow PC + 1$

" "  $T_e: PC \leftarrow PC + 1$

" "  $T_e: PC \leftarrow PC + 1, SC \leftarrow 0$

نحوه ی کار را در توضیحات آتی میبینیم:

برای هر رجیستر با استفاده از کنترل های آن در میکرو اپریشن ها نگاه میشود و کنترل فانکشن ها ی مربوطه با هم OR میشوند.

برای کنترل یونیت باسی تحت عنوان CntrlSignal خارج میشود که سیگنال های کنترلی برای رجیستر ها و مالتی پلکسر ها را تولید میکند.

برای انجام این کار به هر کدام از کنترل ها یک شماره نسبت داده شده است که در کنترل یونیت همان شماره با استفاده از کنترل فانکشن ها تولید میشود.

در زیر شماره ی هر کدام از کنترل های رجیستر ها را میبینیم.

Load[IR] : 8

(selfAddr)Load[PC] : 9

INC[PC] : v

LD[SP] : r

INC+[SP] : 1

DEC+[SP] : 9

LD[LV] : 10

LD[CPP] : 11

LD[DR] : 12

LD[AC] : 13

LD[TMP] : 14

LD[OP<sub>0</sub>] : 15

CLR[OP<sub>n-1</sub>] : 16

INC[OP<sub>i</sub>] : 17

(b<sub>0</sub>...b<sub>7</sub>) MUX[r:4] : [1..0]

(b<sub>8</sub>...b<sub>15</sub>) MUX[r:4] : [4..3]

ALUControl : [12..11]

و در ادامه کنترل های هر کدام را که در کنترل یونیت سیم بندی شده است را مشاهده میکنید.

$$\begin{aligned} INC[PC] = & D_1 S_0 T_r + D_9 S_9 (T_d + T_v) + D_9 S_{11} DR[PC] [T_r + T_e] + \\ & D_9 S_{13} (T_v + T_r) + T_0 + D_9 S_e T_e + D_{10} S_r T_r + \\ & D_1 S_d T_r + D_1 S_i (T_i + T_r + T_e + T_e) \end{aligned}$$

$$SelfAddr[PC] = D_1 S_v T_i + D_9 S_9 Z(T_e) + D_9 S_{11} T_d + D_9 S_{13} T_d Z$$

$$INC + [sp] = D_1 S_i T_i + D_1 S_d T_r$$

$$\begin{aligned} Dec4[sp] = & D_9 S_0 T_i + D_9 S_9 T_i + D_9 S_{11} (T_i) + D_9 S_{13} (T_i + T_r) + D_9 S_4 T_i \\ & + D_9 S_e T_i \end{aligned}$$

$$LD[LV] = D_9 S_e T_r + D_1 S_d T_r + D_{10} S_4 T_r$$

$$\begin{aligned} LD[DR] = & D_9 S_0 T_i + D_9 S_9 T_i + D_9 S_{11} T_i + D_9 S_{13} T_i + D_9 S_e T_r + D_1 S_d T_r \\ & D_{10} S_4 T_i + D_9 S_e T_i \end{aligned}$$

$$LD[AC] = D_9 S_0 T_r + D_9 S_{13} (T_r + T_e) + D_9 S_e T_r + D_9 S_e T_d$$

$$LD[TMP] = D_9 S_0 T_r + D_9 S_{13} T_r + D_9 S_e T_r$$

$$LD[OP_r] = D_1 S_0 T_i + D_9 S_e (T_i + T_e) + D_1 S_d T_i + D_{10} S_4 T_r$$

$$CLR[OP_{r-1}] = D_1 S_0 T_i + D_9 S_e T_i + D_1 S_d T_i + D_{10} S_4 T_i$$

$$[PC] \max [r: \in J]: D_1 S_1 T_1 + D_2 S_2 (T_1 + T_r) + D_1 S_3 T_1 + D_2 S_4 T_r + D_1 S_5 T_1 + D_2 S_6 (T_1 + T_r) z \\ + D_2 S_7 T_0 + D_2 S_8 T_0 z$$


---

$$[SP] \max [r: \in J]: D_1 S_0 T_r + D_2 S_2 (T_1 + T_r + T_c) + D_2 S_3 (T_1 + T_r) + D_2 S_4 (T_1 + T_r) \\ D_2 S_5 (T_1 + T_r) + D_1 S_6 T_c + D_2 S_7 T_1 + D_2 S_8 (T_1 + T_r + T_c)$$


---

$$[LV] = D_1 S_2 T_r + D_1 S_3 T_c + D_2 S_4 T_c + D_2 S_5 T_c$$


---

$$SC = D_1 S_0 T_r + D_1 S_5 T_1 + D_2 S_6 T_c + D_2 S_3 z (T_c + T_c) + D_2 S_4 T_r + D_2 S_5 T_c \\ DR[C1] + D_2 S_7 T_0 + D_2 S_8 T_0 z + D_2 S_9 T_v + D_2 S_2 T_r + \\ D_1 S_6 T_c + D_2 S_7 T_c + D_2 S_8 T_c + D_2 S_1 T_1 + D_1 S_7 T_c$$


---

$$\text{start} : D_1 S_0 (T_1 + T_r) + D_1 S_5 T_1 + D_2 S_6 (T_1 + T_r + T_c) + D_2 S_3 (T_1) + D_2 S_4 z T_r \\ + D_2 S_7 (T_1 + T_c) + D_2 S_8 (T_1 + T_r + T_0) + D_2 S_2 (T_1 + T_r + T_c + T_v) \\ + D_1 S_6 (T_1 + T_r + T_c) + D_2 S_4 (T_1 + T_r + T_c) + D_2 S_8 (T_1 + T_r + T_c) \\ + D_2 S_1 T_1 + T_0$$



در انتها تستی برای شما قرار داده میشود که لود شدن مقدار SP و دستور BIPUSH پس از آن اجرا میشود.

در واقع در این تست خانه های مموری اینگونه که در شکل زیر میبینیم مقدار دهی اولیه شدند.

```
array[0] <= 8'b0001_0001;
```

```
array[1] <= 8'b0010_0000;
```

```
array[2] <= 8'b0000_0000;
```

```
array[3] <= 8'b0000_0000;
```

```
array[4] <= 8'b0000_0000;
```

```
array[5] <= 8'b0001_0000;
```

```
array[6] <= 8'b0010_0010;
```

کد بالا آدرس 32 را در SP ذخیره میکند .

این نقطه ی شروع استک در این تست در نظر گرفته شده است (به عنوان پایه ی استک) که مقدار آن صفر خواهد بود و استک برای پوش کردن های بعدی ابتدا 4 واحد به ادرس خود اضافه میکند که همانطور که میبینید مقدار 34 در نهایت در خانه ی 36 حافظه ذخیره شده است.

خروجی این قطعه دستور را در شبیه ساز کورارتیوس میبینیم.

درواقع در کد بالا قرار است عدد 34 در خانه ی 36 حافظه (در جایی که پوینر SP بعد از اضافه شدن به عنوان نقطه ی بالای استک اشاره میکند) ذخیره شود که در قسمت ابی رنگ این نتیجه مشهود است.



Master Time Bar: 0 ps Pointer: 958.75 ns Interval: 958.75 ns Start: 820.0 ns End: 970.0 ns

