پاسخ تمرین شماره ۳ درس معماری کامپیوتر

امیر حسین عاصم یوسفی ۹۶۱۱۰۳۲۳

۱۴ اردیبهشت ۱۳۹۸

سوال ١:

برای این که متوجه شویم که چه اتفاقی بر اثر این خطا رخ می دهد یک دستور add را بر روی این پردازنده انجام می دهیم . به این صورت که ابتدا در رجیستر $\operatorname{R30}$ مقدار صفر را قرار و مقدار یک را داخل رجیستر $\operatorname{R30}$, $\operatorname{R31}$, $\operatorname{R31}$, $\operatorname{R31}$ و انتظار داریم که در $\operatorname{R30}$, $\operatorname{R31}$, $\operatorname{R31}$, $\operatorname{R31}$, $\operatorname{R31}$ دهیم و بعد دستور $\operatorname{R30}$, $\operatorname{R31}$, $\operatorname{R31}$, $\operatorname{R31}$ به خاطر خطا برابر با یک می باشد بنابراین نتیجه در رجیستر $\operatorname{R30}$ نوشته می شود و مقدار موجود در رجیستر $\operatorname{R30}$ همان یک باقی می ماند . همان طور که می بینیم در صورتی که در دستور خود بخواهیم بر نتیجه بر روی رجیستر با اندیس زوج ذخیره کنیم به خاطر این خطا مقدار نتیجه در رجیستر فرد نوشته می شود . بنابراین ما باید برنامه را طوری تغییر دهیم که فقط از رجیستر ها با اندیس زوج استفاده کند .

با این خطا همواره مقدار حاصل از دستورات branch نتیجه واکشی دستورات اشتباه می باشد که با توجه به این موضوع دیگر نمی توانیم هیچ دستور branch ای را به صورت درست انجام دهیم پس پردازنده با این خطا غیر قابل استفاده است .

سوال ٢:

همان طور که میدانیم دستور LW نسبت به سایر دستورات زمانی بیشتری نیاز دارد . با توجه به این که در صورت سوال قید نشده که تاخیر کدام بلوک را ۱۰ درصد کاهش می دهیم بنابراین SpeedUp را برای دستور گفته شده به ازای کاهش تاخیر تمام بلوک ها به دست می آوریم : ابتدا باید مشخص کنیم که برای این دستور از کدام بلوک های موجود در مسیرداده باید عبور کنیم :

I-Mem

Regs

Mux : برای انتخاب کردن ورودی

ALU

D-Mem

Mux : برای انتخاب داده ای که باید در رجیستر نوشته شود

با توجه به بالا مقدار زمان برای دستور مورد نظر قبل از کاهش به صورت زیر است :

 $LW_{Time} = 200ps + 90ps + 20ps + 90ps + 250ps + 20ps = 670ps$

I-Mem

حال ۱۰ درصد از تاخیر این بلوک کم می کنیم که برابر می شود با $\frac{Delay_{IMem}}{180} = 180$ پس مقدار تاخیر برای دستور مورد نظر به صورت زیر می باشد :

$$LW_{Time} = 180ps + 90ps + 20ps + 90ps + 250ps + 20ps = 650ps$$

بنابراین $\operatorname{SpeedUp}$ به صورت زیر می باشد :

SpeedUp =
$$\frac{670}{650}$$
 = 1/0307

Add

با توجه به این که این واحد در مسیر این دستور قرار ندارد بنابراین کم کردن تاخیر این واحد هیچ تاثیری در سرعت این دستور ندارد بنابراین در این حالت SpeedUp ای وجود ندارد .

Mux

حال ۱۰ درصد از تاخیر این بلوک کم می کنیم که برابر می شود با $\frac{Delay_{Mux}}{18} = 18$ پس مقدار تاخیر برای دستور مورد نظر به صورت زیر می باشد :

$$LW_{Time} = 200ps + 90ps + 18ps + 90ps + 250ps + 18ps = 666ps$$

بنابراین $\operatorname{SpeedUp}$ به صورت زیر می باشد :

SpeedUp =
$$\frac{670}{666}$$
 = 1/0060

ALU

حال ۱۰ درصد از تاخیر این بلوک کم می کنیم که برابر می شود با $\frac{Delay_{ALU}}{}=81$ پس مقدار تاخیر برای دستور مورد نظر به صورت زیر می باشد:

$$LW_{Time} = 200ps + 90ps + 20ps + 81ps + 250ps + 20ps = 661ps$$

بنابراین SpeedUp به صورت زیر می باشد:

SpeedUp =
$$\frac{670}{661}$$
 = 1/0136

Regs

اً نهم یکسان است و برابر است با ALU می باشد بنابراین مقدار SpeedUp آن هم یکسان است و برابر است با

D-Mem

حال ۱۰ درصد از تاخیر این بلوک کم می کنیم که برابر می شود با $\frac{Delay_{DMem}}{225}$ پس مقدار تاخیر برای دستور مورد نظر به صورت زیر می باشد :

$$LW_{Time} = 200ps + 90ps + 20ps + 90ps + 225ps + 20ps = 645ps$$

بنابراین SpeedUp به صورت زیر می باشد:

SpeedUp =
$$\frac{670}{645}$$
 = 1/0387

Sign-Extend

با توجه به این که این واحد در مسیر این دستور قرار ندارد بنابراین کم کردن تاخیر این واحد هیچ تاثیری در سرعت این دستور ندارد بنابراین در این حالت SpeedUp ای وجود ندارد .

Shift Left 2

با توجه به این که این واحد در مسیر این دستور قرار ندارد بنابراین کم کردن تاخیر این واحد هیچ تاثیری در سرعت این دستور ندارد بنابراین در این حالت SpeedUp این دستور ندارد بنابراین در این حالت

ALU Ctrl

با توجه به این که این واحد در مسیر این دستور قرار ندارد بنابراین کم کردن تاخیر این واحد هیچ تاثیری در سرعت این دستور ندارد بنابراین در این حالت SpeedUp ای وجود ندارد .

با توجه به مطالب بالا می توان دریافت که SpeedUp برای این دستور در بهترین حالت مقداری برابر با N/N دا.د.

سوال ٣:

الف

برای این قسمت جدول به صورت زیر می باشد:

RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc
0	X	1	0	X	0	1

ب

برای این قسمت جدول به صورت زیر می باشد :


RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc
1	1	0	0	0	0	0

سوال ۴:

برای این کار باید یک سیگنال کنترلی به اسم $\frac{\mathrm{BNE}}{\mathrm{BNE}}$ به سیگنال های کنترلی خود اضافه کنیم در مرحله بعد باید یک گیت AND اضافه کنیم که ورودی های آن به شرح زیر می باشد :

ا - سیگنال $\frac{\rm BNE}{\rm ZERO}$ می دهیم . (علت این $\frac{\rm ALU}{\rm ALU}$ می دهیم . (علت این کار در ادامه آمده است)

برای این که بتوان دستور خواسته شده را پشتیبانی کرد باید به صورت زیر تغییرات را اعمال کنیم:



عللت استفاده از گیت OR این می باشد که پردازنده بتواند بعد از اعمال تغییرات هنوز هم از دستور BEQ پشتیبانی کند .

علت این که خروجی ZERO مربوط به NOT را NOT می کنیم این است که وقتی دو مقادیر موجود در دو A-Res مجیستر با یک دیگر برابر نیستند این خروجی مقدار صفر را به خود می گیرد که باعث می شود خروجی مجهواره صفر شود و در این صورت چون سیگنال کنترلی Branch را هم خودمان برابر صفر قرار دادیم پس خروجی B-Res نیز برابر با صفر می شود و بنابراین همواره خروجی Final برابر با صفر می شود پس همواره فقط مقدار PC را به PC و PC تغییر می دهیم که اشتباه است . به همین دلیل خروجی صفر NOT را NOT می کنیم . تا PC جروجی PC برابر با یک شود که باعث می شود خروجی Erinal یک شود و مالتی پلکسر مقدار PC را به PC خروجی PC با تغییر می دهد و دستور BNE انجام می شود .

برای این که این دستور به درستی انجام شود مقادیر سیگنال های کنترلی به شرح زیر خواهد بود :

1					T			- D3.TE
	RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc	BNE
	$\overline{\Omega}$	1	Λ	V	V	Λ	1	1
	U	1	U	Λ	Λ	U	1	1

سوال ۵:

سيگنال هاي

کنترلی بر

slide اساس

شماره ۵

lec6-control-path

مقدار دهی شده است.

برای این منظور تنها کافی است مالتی پلکسری که ورودی MemtoReg دارد را تغییر داده و به جای آن از یک مقدار PC مالتی پلکسر P به یک استفاده کنیم که در ورودی دوم خود مقدار PC را می گیرد . حال برای این که مقدار P را داخل رجیستر P قرار دهد باید سیگنال های کنترلی را به صورت زیر تغییر دهیم :

RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc
1	1	0	0	10	0	X

سوال ۶:

با توجه به این که دستور از نوع R-type می باشد بنابراین آدرس رجیستر مقصد در بیت های R-type می باشد R-type یس R-type دستور از نوع R-type می باشد یس R-type می باشد یس R-type می باشد R-type می باشد بنابراین آدرس رجیستر مقصد در بیت های R-type می باشد R-type می باد R-type می باشد R-type می ب

 $m{RegWrite} = 1$ چون نتیجه را می خواهیم در بانک ثبات ذخیره کنیم پس $m{Branch} = 0$ چون این یک دستور $m{Branch} = 0$ نیست پس

```
m ALUSrc = 0 می دهیم پس ALU می دوم مقدار خوانده شده را به عنوان ورودی به
                                  چون در این دستور نه از حافظه می خوانیم و نه بر روی حافظه می نویسیم پس 
m MemRead = 0 \;,\; MemWrite = 0
              {
m MemtoReg}=0 با توجه به این که مقدار خروجی از {
m ALU} را باید به بانک ثبات برگردانیم پس
                                               ALUOp = 01 \; (ADD) چون دستور add چون دستور
      PC = 0 x 0 0 16 تغییر می دهیم بنابراین PC + 4 نداریم مقدار PC = 0 x 0 0 16 تغییر می دهیم بنابراین PC = 0 x 0 0 16 تغییر می دهیم بنابراین
                                                                     مقدار گذرگاه ها به شرح زیر می باشد :
                           rt = 10 = Instruction [20-16] = 01010
                            rd = 20 = Instruction [15-11] = 10100 
                            resplicients rs = $9 = Instruction [25-21] = 01001
    سيگنال هاي
     کنترلی بر
                                                                               با توجه به مقادیر بالا داریم
    slide اساس
      شماره ۵
                                           Read data1 = 1
lec6-control-path
                                           Read data2 = 2
مقدار دهی شده است.
                                          ALU Result = 3
```