

معماری کامپیوتر(**40323)** بهار **98** مدرس: دکتر اسدی

- تمرینهای خود را در قالب فایل تایپشده و ذخیره شده به فرمت PDF به صورت یک فایل Zip با نام STDID که بارگذاری کنید.
 - دانشجویان مجاز هستند دو تمرین را حداکثر با دو روز تاخیر ارسال کنند.
 - سؤالات خود را صرفاً در فروم مربوطه در CW بپرسید.



معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی

1- فرض کنید بیت صفر (کم ارزش) در ورودی Write Register از بانک ثبات همیشه دچار خطای "Stuck at one" شدهاند. توضیح دهید آیا هنوز می توان از پردازنده استفاده کرد (وچگونه). توجه شود که پردازنده در صورتی قابل استفاده است که بتوان دستور دچار خطا را با دستور یا مجموعهای از دستور یا مجموعهای از دستورهای دیگر جایگزین نمود.

2- در جدول زیر تاخیر واحدهای منطقی مسیر داده (datapath) داده شده است. چنانچه بتوان 10 درصد از تاخیر یکی از بلوکهای مسیر داده (datapath) را کاهش داد، بیشترین تسریع (Speed-up) چقدر است؟

I-Mem	Add	Mux	ALU	Regs	D-Mem	Sign-Extend	Shift Left 2	ALU Ctrl
200ps	70ps	20ps	90ps	90ps	250ps	15ps	10ps	30ps

3- مسیر داده (datapath) پردازنده MIPS را در نظر بگیرید.

الف - برای یک دستور beq مقادیر سیگنالهای خواسته شده را مشخص کنید.

RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc


ب – فرض کنید یک دستور از نوع R-type داریم. میدانیم که شماره ثبات مقصد در بیتهای 11 تا 15 است. با توجه به این نکات مقادیر سیگنالهای خواسته شده را برای این دستور تعیین کنید.

RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc

4- در پردازنده MIPS میخواهیم دستور bne را در جمع دستورات پشتیبانی شده اضافه کنیم. بخش نشان داده شده bne میخواهیم دستور bne باید به گونه ای اصلاح شود که این مهم تحقق یابد. همچنین سیگنال کنترلی (datapath) باید به گونه دو سیگنال کنترلی داشته باشیم.

bne \$rs, \$rt, immediate #if valueOf(rs) != valueOf(rt) then PC = PC + 4 + immediate << 2 با اعمال تغییرات گفته شده به جزئیات بگوئید چه تغییراتی در مسیر داده (datapath) ایجاد می شود، سیگنال های کنترلی جدید چه هستند، مقدار آن ها چگونه تعیین می شود، سیگنال کنترل کننده MUX موجود در شکل چه خواهد بود؟ کاملا پاسخ خود را شرح کنید و هر آنچه که باید را تعیین کنید.

معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی



شكل مربوط به سوال 4

- 5- فرض کنید که میخواهیم دستور I-type جدید ISA را به ISA پردازنده IISA اضافه کنیم. این دستور مقدار IISA مقدار IISA قرار می دهد. تغییرات لازم برای مسیر داده IISA جدید که بتواند این دستور را پشتیبانی کند را نمایش دهید. سیگنال های کنترلی ای که این دستور چه مقادیری به خود می گیرند؟

سوال عملی- یک واحد ALU (محاسبه و منطق) ترکیبی با عملکرد ذیل را طراحی کنید.

OpCode	Instruction
000	OUT = DATA1 + DATA2
001	OUT = DATA1 - DATA2
010	OUT = DATA1 NAND DATA2
011	OUT = DATA1
100	OUT = DATA1 << SHAMT
101	OUT = DATA1 >> SHAMT
110	Check Equal
111	Find the Greater

در این واحد، در صورت انتخاب دستورات با OpCode برابر با OpCode و یا OpCode به اندازه ورودی SHAMT (Shift Amount) به سمت چپ شیفت داده می شود.

معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی

در دستور E با هم مساوی باشند خروجی E برابر E برابر E برابر E میشود و مقدار یکی از آنها با خروجی منتقل میشود. در غیر این صورت خروجی E برابر E خواهد بود و مقدار خروجی تغییری نمی کند.

در دستور $Find\ the\ Greater$ دو مقدار Data2 و Data1 با هم مقایسه می شوند هر کدام که بزرگتر باشد بر روی خروجی قرار می گیرد.


خروجی Sign در صورتی که خروجی منفی باشد مقدار 1 می گیرد در غیر این صورت مقدار 0 خواهد داشت.

خروجی Zero در صورتی که خروجی برابر صفر باشد I خواهد بود و در غیر این صورت مقدار 0 خواهد داشت.

در هنگام اجرای عملیات جمع یا تفریق اگر overflow رخ دهد سیگنال خروجی آن 1 میشود در غیر این صورت این سیگنال مقدار 0 خواهد داشت.


ورودی Cin برای دادن رقم نقلی ورودی به کار میرود.

توجه: در این واحد محاسبه و منطق کلیه عملیات مطابق سیستم مکمل دو صورت می گیرد.





معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی



طراحی شما باید مطابق شکل زیر باشد و هیچ کدام از اسامی تغییر نیابد. برای این بانک ثبات، یک waveform طراحی کرده و با انجام تعدادی نوشتن و خواندن، صحت عملکرد را بررسی نمایید.

```
| Read_Reg_Num_1[4..0] | Read_Data1[31..0] | Read_Reg_Num_2[4..0] | Read_Data2[31..0] | Write_Reg_Num[4..0] | Write_Data[31..0] | Reg_Write | Clear | Clock | inst
```