پاسخ تمرین شماره۴ درس معماری کامپیوتر

امیر حسین عاصم یوسفی ۹۶۱۱۰۳۲۳

۲۲ اردیبهشت ۱۳۹۸

سوال ١:

الف

برای این قسمت جدول به شکل زیر می باشد:

Instruction	ALUSrc	MemRead	RegDst	RegWrite	ALUResult
addi \$8, &9, -4	1	0	0	1	0x40
lw \$t2, 8(\$at)	1	1	0	1	0x4C

ب

با توجه به این که ساختار دستورات و $I \; type$ باشد :

	31	26	25	21	20	16	15		0
I-Type (Immediate)	OF)	R:	S	F	?T		Immediate	

در صورتی که خطای کفته شده اتفاق بیافتد همیشه مقدار آدرس رجیستر مقصد را از بیت های ۱۱ تا ۱۵ می خواند که با توجه به شکل بالا این مقدار نامعتبر می باشد زیرا ۱۵ بیت اول نشان دهنده مقدار immediate می باشد و آدرس رجیستر داخل آن قرار ندارد بنابراین این دستور دیگر به درستی انجام نمی شود .

سوال ۲:

الف

این دستور دستور $\frac{\text{beq}}{\text{o}}$ می باشد . و علت استفاده از این بخش محاسبه کردن آدرس دستور بعدی می باشد اما با توجه به قرمول زیر

$$PC = PC + 4 + (offset << 2)$$

ب

زمانی که PC را با ۴ جمع می کنیم در واقع ۴ بیت بالایی آدرس دستور بعدی مشخص می شود ولی چون آدرس بعدی در این نوع دستورات طبق فرمول گفته شده می باشد بنابراین باید ۲۸ بیت پایین PC را با P offset پر کنیم و چون P بیت دارد با دو بار شیفت دادن به سمت چپ و تبدیل کردن آن به ۲۸ بیت آن را به جای P بیت پایینی P قرار می دهیم تا به این ترتیب P بیت آدرس دستور بعدی محاسبه شود.

پ

سیگنال \overline{ZERO} زمانی یک می شود که مقدار موجود در دو رجیستر با یک دیگر برابر باشد و زمانی صفر می شود که مقدار موجود در دو رجیستر با یک دیگر برابر نباشند بنابراین از این سیگنال برای شناسایی برابر بودن مقدار داخل دو رجیستر استفاده می شود .

دو رجیستر استفاده می شود . سیگنال کنترلی BRANCH برای کنترل کردن انجام عملیات از نوع BRANCH یعنی (beq و زمانی یک می شود که دستور ما به صورت پرش به یک دستور با شرایط باشد .

یکی از آن ها کافی نیست زیرا اگر فقط سیگنال ZERO داشته باشم آن گاه هر بار که مقدار داخل دو رجیستر با یک دیگر برابر باشد مقدار PC با PC + QC با PC + QC جایگزین می شود که این می تواند اجرای دستورات مانند PC مانند PC به این ترتیب که اگر دو عدد مساوی را از یکدیگر کم کنیم مقدار حاصل صفر می شود و به این ترتیب مقدار سیگنال PC برابر با یک می شود بنابراین دیگر پردازنده به دستور بعدی نمی رود و مقدار PC معتبر نخواهد بود .

از طرفی اگر فقط سیگنال BRANCH داشته باشیم بازهم نمی توانیم هر بار که این سیگنال یک می شود بدون توجه به برابری مقدار داخل دو رجیستر پرش انجام می شود . که این باعث درست اجرا نشد دستورات از نوع BRANCH میشود .

سوال ۳

با توجه به این که ساختار دستورات $m J \ type$ به صورت زیر می باشد :


J-format	qo	target address
J-Ioiiiiat	ОР	taiget address

jar

برای این که این دستور انجام شود باید یک واحد شیفت دهنده که مقدار موجود در PC+1 را دو adder بیت به سمت چپ شیفت می دهند . در مر حله بعد آن را با مقدار PC+4 که خروجی اولین PC می باشد ترکیب می کنیم به این صورت که خروجی واحد شیفت دهنده را در ۲۸ بیت پایینی PC قرار می دهیم و به این ترتیب آدرس پرش به دست می آید .


. در مرحله بعد باید یک سیگنال کنترلی به اسم Jump اضافه کنیم

در مرحله بعد باید یک مالتی پلکسر ۲ به ۱ قرار دهیم که سیگنال select آن همان سیگنال میباشد و ورودی صفر آن ، خروجی مالتی پلکسری می باشد که سیگنال کنترلی PCSrc دارد . و ورودی یکم آن مقدار PCSrc دارد . و باشد . بنابراین شکل نهایتا به صورت زیر خواهد بود : 4 + (Instruction[25:0] (2))



jal

برای این دستور باید علاوه بر تغییرات بخش قبل ، مالتی پلکسری که سیگنال select آن RegDataSrc می برای این دستور باید علاوه بر تغییرات بخش قبل ، مالتی پلکسر PC+4 را که خروجی باشد را از PC+4 به یک مالتی پلکسر PC+4 به یک تغییر دهیم و در ورودی دوم آن مقدار PC+4 را که خروجی adder اول می باشد را قرار دهیم و به سیگنال PC+4 هم آدرس رجیستر مورد نظر برای کپی کردن را بدهیم PC+4 بنابراین نهایتا شکل به صورت زیر در می آید :



سوال ۴

الف

این data path مربوط به یک دستور R type میباشد.

ں

تاخیر این دستور برابر است با :

R type _delay = Instruction memory + Registers + ALU + Registers = 2 + 1 + 2 + 1 = 6ns

ج

با توجه به این که معادلات زمانی به صورت زیر می باشد :

 $\label{eq:minimum} \begin{array}{l} \mbox{Minimum instruction delay} = \mbox{d}_{min} + \mbox{d}_{ff} > \mbox{hold} \ _ \mbox{time} \\ \mbox{Max instruction delay} + \mbox{setup} \ _ \mbox{time} = \mbox{d}_{max} + \mbox{d}_{ff} + \mbox{setup} \ _ \mbox{time} < \mbox{clock} \end{array}$

اما برای سادگی می توان به جای $d_{min}+d_{ff}$ مقدار مینیمم تاخیر دستورات را درنظر گرفت . برای به دست آوردن این مقدار تاخیر تمام دستورات را به دست می آوریم :

$$\begin{array}{l} \text{delay }_{beq} = 2 + 1 + 2 = 5 \text{ns} \\ \text{delay }_{sw} = 2 + 1 + 2 + 2 = 7 \text{ns} \\ \text{delay }_{lw} = 2 + 1 + 2 + 2 + 1 = 8 \text{ns} \end{array}$$

بنابراین مینیمم تاخیر دستورات برابر با <mark>5ns</mark> می باشد بنابراین داریم

hold
$$_$$
 time $< 5 \text{ns}$

هم چنین باز برای سادگی می توان $d_{max}+d_{ff}$ را ماکسیمم تاخیر دستورات در نظر گرفت که برابر است با $a_{max}+d_{ff}$ که برابر است با $a_{max}+d_{ff}$ داریم :

$$8ns + 0.3 ns = 8.3ns$$

 $8.3 \mathrm{ns}$ بنابراین کران پایین برای کلاک برابر است با

سوال ۵

الف

برای این بخش باید توجه کرد که اگر این اشکال به وجود بیاید تنها دستورات beq و x به درستی کار می کنند زیرا در دستور beq نه از واحدهای data memeory استفاده می کنیم و نه از واحد Registers بنابراین اشکال به وجود آمده هیچ ایرادی در اجرای این دستور به وجود نمی آورد .

RegDst برای دستور SW چون آدرس رجیستر مقصد در بیت ها ۱۶ تا ۲۰ می باشد با همیشه صفر بودن سیگنال SW هیچ اشکالی در اجرای این دستور به وجود نمی آید .

ب

با توجه به این که میانگین اجرای دستورات برای این پردازنده به شکل زیر می باشد :

$$0.48 * 6ns + 0.22 * 8ns + 0.11 * 7ns + 0.19 * 5ns = 6.36ns$$

بنابراین اگر بتوانیم سیگنال RegDst را درست کنیم حجم بیشتری از دستورات که شامل دستورات RegDst را درست کنیم حجم بیشتری از دستورات که شامل دستورات میباشد را می توان پوشش داد که مقرون به صرفه تر است .

ج

با توجه به این که فقط دو دستورات R type و دستور lw نیاز به سیگنال MemtoReg دارند و با توجه به مقدار سیگنال های کنترلی برای دستورات گفته شده که به صورت زیر می باشد

			Memto-	Reg	Mem	Mem			
Instruction	RegDst	ALUSrc	Reg	Write	Read	Write	Branch	ALUOp1	ALUp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0


می توان دید که اگر مقدار دو سیگنال RegWrite و MemRead را با یکدیگر and کنیم و مقدار سیگنال MemRead را از آن بگیریم می توانیم این اشکال را بر طرف کرد .

انتخاب این دو سیگنال به این دلیل است که اگر سیگنال RegWrite داشته باشیم و نوشتن در حافظه نداشته باشیم یعنی دستور از نوع R type است بنابراین باید مقدار سیگنال MemtoReg برابر با صفر باشد که برابر حاصل and این دو سیگنال است . همچنین برای دستور این قانون صدق می کند .

سوال ۶

RegDst آن select و مالتی پلکسری که سیگنال select آن select و مالتی پلکسری که سیگنال آف select باید مالتی پلکسری که سیگنال select می باشد تبدیل به ماکس های PC+4 و برای ماکس اولی در ورودی دوم باید مقدار PC+4 و برای ماکس دوم در ورودی دم آدرس رجیستر مقصد را می دهیم .

همچنین باید یک سیگنال کنترلی به نام $rac{\mathrm{Jump}}{\mathrm{Ump}}$ اضافه کنیم و هم چنین باید یک واحد شیفت دهنده به چپ برای محاسبه ۲۸ بیت پایین PC هم باید اضافه کنیم و با توجه به تغییرات بالا شکل نهایی به صورت زیر است :



که مقدار سیگنال های کنترلی به شرح زیر می باشد :

RegWrite	RegDst	Branch	MemRead	MemtoReg	MemWrite	ALUSrc	Jump
1	10	X	0	10	0	X	1

سوال عملي

در طراحی این مدار از واحد هایی برای شیفت دادن و همچنین sign extend کردن استفاده شده که جزئیات آن در طراحی آمده است .

به دلیل آین که در صورت سوال گفته نشده که مقدار اولیه PC را چند باید در نظر گرفت ، این مقدار صفر در نظر گرفته شده است .