پاسخ تمرین شماره ۵ درس معماری کامپیوتر

امیر حسین عاصم یوسفی ۹۶۱۱۰۳۲۳

۲۴ خرداد ۱۳۹۸

سوال ۱

با توجه به این طولانی ترین تاخیر مربوط به Mem می باشد که برابر با ۲ نانوثانیه می باشد و این که تاخیر رجیستر های میانی ۰/۱ نانوثانیه هستند پس برای Clock با توجه به این طولانی ترین تاخیر مربوط به Mem می باشد که برابر با ۲ نانوثانیه می باشد که برابر با ۲ نانوثانیه هستند پس برای Time

Clock Time new = 2ns + 0.1ns = 2.1ns

برای این که تاثیر stall را در نظر بگیریم باید CPI را برای زمانی که stall داریم طبق فرمول زیر به دست آوریم:

CPI = IdealCPI + stall cycles

در این جا IdealCPI = 1 در نظر می گیریم و چون به ازای هر ۴ دستور یک stall داریم پس

stall cycles = 1/4 = 0.25ns

m new~CPI~(with~Stall) = 1 + 0.25 = 1.25 ns بنابراین طبق فرمول گفته شده

تا به حال مقادير CT و CPI را براي معماري Pipeline به دست آورديم حال Speedup راطبق فرمول زير به دست مي آوريم :

 $\begin{array}{l} {\rm SpeedUp} = \frac{Single\ cycle\ EXE\ time}{Pipeline\ EXE\ time} \\ {\rm Execution\ TIme} = {\rm CPI\ .\ IC\ .\ Cycle\ time} \end{array}$

حال با توجه به بالا داريم:

SpeedUp =
$$\frac{IC \times 1 \times 7}{IC \times 1.25 \times 2.1} = \frac{7}{2.625} = 2.67 \text{ ns}$$

سوال ۲

برای این سوال با توجه به قانون Amdahl داریم :

SpeedUp =
$$\frac{1}{\frac{P}{N} + S}$$

که در این جا P نشان دهنده بخشی است که به صورت Parallel نوشته شده و N نشان دهنده تعداد پردازنده ها و S بیانگر بخشی است که به صورت موازی نوشته نشده است . پس داریم :

SpeedUp =
$$\frac{1}{\frac{x}{4} + (1-x)} = 2 \to x = \frac{2}{3} \Rightarrow x = 66\%$$

بنابراین باید ۶۶ درصد از برنامه را به صورت موازی نوشت تا اجرای برنامه بر روی این ۴ پردازنده ۲ برابر سریع تر شود .

سوال ۳

با استفاده کردن از حافظه نانو که در Nano Programming مورد استفاده قرار می گیرد که از یک Control Storage Organization دو سطحی استفاده میکند که سطح بالاتر Micromemory از نوع عمودی یا (Vertical) می باشد که آدرس مورد نیاز سطح پایین تر خود یا همان Nano Memory را تامین می کند . این سطح وظیفه تولید کردن سیگنال های کنترلی رادارند و ویژگی آن ها صرفه جویی در حجم ریز برنامه واحد کنترل می باشد . بدون وجود این نوع حافظه اگر بخواهیم به صورت یک سطحی Single Layer جلو برویم حجم ریز برنامه به صورت زیر است :

of control memory bits = # of control signals * # of microinstructions = 50 * 180 = 9000 bit

ولى اگر با حافظه هاى نانو جلو برويم با توجه به اين كه از يک چارت عملياتي با ۱۱۴ نقطه كنترلى استفاده مي كنيم داريم :

First layer (Microstore) = 180 * 8 = 1440 bit Second layer (NanoMemory) = 114 * 50 = 5700 bit

بنابراین در صورت استفاده از حافظه نانو حداقل bit bit bit - bit در حجم ریز برنامه صرفه جویی می شود .

سوال ۴

سوال ۵

با توجه به این که Full Forwarding داریم بنابراین مراحل به شکل زیر می باشد:

IF Stage	IF/ID	ID	ID/EX	EX	EX/Mem	М	M/WB	WB	
	stage	Stage	Stage	Stage	Stage	Stage	Stage	Stage	

M/WB با توجه به این مراحل و ترتیب دستورات ذکر شده در صورت سوال می توان فهمید که \$6 که در عملیات تفریق جزو عملوند ها می باشد در مرحله EX/M تولید می شود و عملوند دوم این عملیات یعنی \$8 در مرحله EX/M تولید می شود و

سوال ۶

برنامه به صورت زیر می باشد :

- sub \$a3,\$a2\$a1 .\
- and \$v1,\$a3,\$v4 .7
- or \$v2,\$v5,\$a3 .
- lw \$v4,100(\$a3) .
- sw v2,100(a3) .

الف

با توجه به شماره گذاری های بالا به مخاطرات زیر می رسیم:

١

. دارند کطوط 7 و 1 که بر سر رجیستر 33 با یک دیگر 23 دارند Data Hazard دارند

۲

. او ۱ بر سر رجیستر \$a3 با یک دیگر Data Hazard دارند \$a3

٣

. دارند Structure Hazard بین خطوط ۵ و $^{\circ}$ بر سر $^{\circ}$ با یک دیگر

۴

. دارند Data Hazard جطوط $^{\Delta}$ و ۱ بر سر 83 با یک دیگر

۵

بین خطوط ۳ و ۱ بر سر \$a3 با یک دیگر Data Hazard دارند.

۶

. دارند Structure Hazard بین خطوط $^{\circ}$ و $^{\circ}$ بر سر $^{\circ}$ با یک دیگر

·

با توجه به قسمت قبل پردازنده برای دستور دوم باید ۲ کلاک متوقف شود بنابراین برای این که دستورات به درستی اجرا شوند در کل ۲ Stall داریم که به صورت زیر می باشد :

T		1	2	3	4	5	6	7	8	9	10	11
T	1	IF	ID	EX	Mem	WB						
	2		IF	stall	stall	ID	EX	Mem	WB			
T	3					IF	ID	EX	Mem	WB		
T	4						IF	ID	EX	Mem	WB	
	5							IF	ID	EX	Mem	WB

بنابراین اجرای دستورات ۱۱ کلاک طول می کشد . با فرض این که پردازنده ۵ مرحله بوده با این توقف اجرای دستورات ۶ Clock Cycle بیشتر طول می کشد .

سوال ۷

116 ،

با توجه به این که معماری Single Cycle است بنابراین اجرای هر دستور یک کلاک طول می کشد بنابراین طول کلاک باید به اندازه ای باشد که طولانی ترین دستور نیز در یک کلاک انجام شود بنابراین برای این معماری دوره کلاک به صورت زیر است :

Clock Cycle Time =
$$400 \text{ ps} + 200 \text{ ps} + 300 \text{ ps} + 500 \text{ ps} + 200 \text{ ps} = 1600 \text{ ps}$$

ب

با توجه به این که معماری Multi Cycle می باشد بنابراین به جای این که تمام مراحل اجرای یک دستور در یک کلاک انجام شود ، هر مرحله اجرا در یک کلاک انجام می شود بنابراین کلاک آن باید طوری باشد که طولانی ترین مرحله نیز به درستی انجام شود بنابراین دوره کلاک به صورت زیر است :

Clock Cycle Time = MAX(400ps, 200ps, 300ps, 500ps, 200ps) = 500 ps

سوال ۸

:11

با توجه به این که معماری $Single\ Cycle$ می باشد بنابراین برای تمام دستورات CPI=1 پس برای انجام شدن تمام دستورات $Load\ color i$ داریم:

of Clock Cycles = CPI * IC
 IC =
$$1000000 * 0.25 = 250000$$

of Clock Cycles = $1 * 250000 = 250000$

. بنابراین برای انجام شدن تمام دستورات Load به ۲۵۰۰۰۰ کلاک نیاز داریم با توجه به معماری داریم :

Clock Cycle Time = 400 ps + 200 ps + 300 ps + 500 ps + 200 ps = 1600 ps

بنابراین زمان اجرا برای این معماری به صورت زیر است :

Execution Time = IC * CPI * Clock Cycle Time = 250000 * 1 * 1600ps = 400000000 ps = 0.0004 s

بنابراین برای اجرای تمام دستورات Load در این معماری نیاز به ۰/۰۰۰۴ ثانیه داریم .

ب

با توجه به اسلاید های درس داریم:

ALU = 4 Clock Cycle Load = 5 Clock Cycle Store = 4 Clock Cycle Branches = 3 Clock Cycle

ابتدا مقدار CPI را به دست می آوریم :

$$CPI = (4*0.5) + (3*0.15) + (5*0.25) + (4*0.1) = 4.1$$

حال مانند حالت قبل برای تعداد کلاک های لازم برای اجرا شدن تمام دستورات Load داریم :

of Clock Cycles = IC * CPI = 250000 * 4.1 = 1025000

بنابرایت تعداد کلاک های لازم برابر است با ۱۰۲۵۰۰۰ با توجه به معماری داریم :

Clock Cycle Time = MAX(400ps, 200ps, 300ps, 500ps, 200ps) = 500 ps

و مانند حالت قبل برای زمان اجرا داریم :

 $\mbox{Execution Time} = \mbox{IC * CPI * Clock Cycle Time} = 250000 * 4.1 * 500 \mbox{ps} = 512500000 \mbox{ ps} = 0.0005125 \mbox{ms}$

بنابراین اجرای تمام دستورات Load در این معماری ۰/۰۰۰۵۱۲۵ ثانیه طول می کشد .

```
سوال ۹
```

```
lw
           $t2, 12($s0)
1
2
           $t0, player_x
      la
           $t1, 0($t0)
3
      lw
      addi $t1, $t1, 16
4
5
           $t1, $t2, no_collide
      blt
6
      li
            $v0, 1
7 no collide:
8
      jr
            $ra
```

الف

با توجه به بالا داريم:

١

خطوط ۱ و ۴ با یک دیگر Structure Hazard دارند . به این دلیل که در زمانی که دستور lw می خواهد مقداری را بخواند دستور addi می خواهد Fetch بشود که چون یک حافظه داریم این موضوع باعث به وجود آمدن Structure Hazard می شود .

۲

خطوط $^{\circ}$ و $^{\circ}$ با یک دیگر Structure Hazard دارند . مانند قبل در زمانی که دستور lw می خواهد از حافظه بخواند در همان زمان دستور lv می خواهد Fetch شود که این به دلیل داشتن یک حافظه غیر ممکن است و باعث به وجود آمدن Structure Hazard می شود.

۲

خطوط ۲ و ۳ بر سر \$t0 با یک دیگر Data Hazard دارند.

۴

خطوط ۳ و $^{
m *}$ بر سر $^{
m *}$ با یک دیگر $^{
m *}$ Data Hazard دارند.

۵

خطوط ۴ و ۵ بر سر \$t1 با یک دیگر Data Hazard دارند.

۶

. دارند کطوط ۱ و $^{\upomega}$ بر سر $^{\upomega}$ با یک دیگر $^{\upomega}$ دارند

این Hazrd ممکن است به خاطر stall های موجود به وجود نیاید . ولی احتمال به وجود آمدنش صفر نیست .

٧

بعد از دستور blt یک Control Hazard به وجود می آید .

ب

در این حالت فقط باید برای مرحله MEM متوقف شویم که نمودار آن به صورت زیر می باشد :

	1	2	3	4	5	6	7	8	9	10	11	12
1 lw \$t2, 12(\$s0)	IF	ID	EX	MEM	WB							
2 la \$t0, player_x		IF	ID	EX 🔍	MEM	WB						
3 lw \$t1, 0(\$t0)			IF	ID	EX	MEM _	WB					
4 addi \$t1, \$t1, 16				IF	ID	STALL	È X ~	MEM	WB			
5 blt \$t1,\$t2,n0_collide					IF	STALL	ID	EX	MEM	WB		
6 li \$v0,1							IF	ID	EX	MEM	WB	
ir \$ra								IF	ID	FX	MEM	WB

بنابراین همان طور که می توان درنمودار دید در این حالت اجرای برنامه ۱۲ سیکل طول می کشد . Forward ها با فلش مشخص شده اند .