

معماری کامپیوتر(**40323)** بهار **98** مدرس: دکتر اسدی

- تمرینهای خود را در قالب فایل تایپشده و ذخیره شده به فرمت PDF به صورت یک فایل Zip با نام STDID که بارگذاری کنید.
 - دانشجویان مجاز هستند دو تمرین را حداکثر با دو روز تاخیر ارسال کنند.
 - سؤالات خود را صرفاً در فروم مربوطه در CW بپرسید.



معماری کامپیوتر(**40323)** بهار **98** مدرس: دکتر اسدی


-1 Datapath یک پردازنده MIPS که به صورت Single-cycle است را در نظر بگیرید. به سوالات مطرحشده پاسخ دهید.

الف – مقادیر گفتهشده برای دستورات دادهشده را مشخص کنید.

Instruction	ALUSrc	MemRead	RegDst	RegWrite	ALUResult
addi \$8, &9, -4	1	0	0	1	
lw \$t2, 8(\$at)	1	1	0	1	

addi همواره 1 باشد. چه تغییری در عملکرد دستور مطRegDst همواره 1 باشد. چه تغییری در عملکرد دستور داده در قسمت قبل ایجاد می شود؟

وتسمت نشانداده شده در datapath پردازنده MIPS را در نظر بگیرید. این بخش برای پیاده سازی دستور خاصی به آن افزوده شده است.




- الف این دستور چیست؟ چرا؟ (کار بخش نشاندادهشده را شرح دهید)
- ب هدف از قرار دادن واحد شیفت 2 بیتی چیست؟ کاملا توضیح دهید.
- ج برای اجرای این دستور دو سیگنال کنترلی Zero و Branch به طراحی افزوده شده است. توضیح دهید به هرکدام چه نیازی است و آیا یکی از آنها کافی است؟
- 3- شکل ذیل را در نظر بگیرید تغییرات لازم برای اضافه کردن دستورات گفتهشده را در مسیر داده و واحد کنترل توضیح دهید و در شکل نمایش دهید.
 - (پرش به آدرس یک رجیستر) jar




معماری کامپیوتر(**40323)** بهار **98** مدرس: دکتر اسدی

(کپی آدرس 4 + PC در یک رجیستر و پرش به آدرس جدید) jal



4- با توجه به شکل داده شده به سوالات زیر پاسخ دهید:




- الف) این datapath مسیر حرکت چه دستوری را نشان می دهد؟
 - ب) تاخیر اجرای این دستور چقدر می باشد؟

معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی

ج) با توجه به datapath داده شده و معادله های پایداری زمانی بهترین کران بالا را برای hold-time و هم چنین با فرض این که $set\ up$ -time برابر $set\ up$ -time با فرض این که

دهید: datapath پردازنده MIPS ما دچار خطا شده است حال بسته به هر مورد به سوالات پاسخ دهید:



الف سیگنال های کنترلی MemToReg و RegDst دچار ایراد شده اند و همیشه مقدار صفر به خود می گیرند و نمی توان به آن ها مقدار داد. با وضع موجود کدام دستورات هنوز درست عمل می کنند؟

ب) با توجه به ایراد ایجاد شده در بخش الف اگر تنها بتوانیم مشکل یکی از دو سیگنال را برطرف کنیم با توجه به جدول زیر تعمیر کدام یک مقرون به صرفهتر است؟


Instruction	Frequency
Arithmetic	48%
Loads	22%
Stores	11%
Branches	19 %



معماری کامپیوتر(**40323)** بهار **98** مدرس: دکتر اسدی

ج) فرض کنید که سیستم ما دچار خطا شده است و سیگنال MemToReg توسط control unit به درستی مقداردهی نمی شود چگونه می توان بدون ایجاد تغییر در control unit با کمترین دست کاری مشکل را برطرف کرد؟

وباسخ الخییرات لازم برای آن که datapath زیر بتواند دستور jal را پشتیبانی نمایید را بنویسید(نمره کامل به پاسخ کامل تعلق می گیرد.) سپس سیگنال های کنترلی مربوط به این دستور را نیز مقدار دهی کنید:



معماری کامپیوتر(40323) بهار 98 مدرس: دکتر اسدی

سوال عملى:

طراحی واحد محاسبه گر PC

در این تمرین هدف طراحی یک واحد محاسبه گر PC میباشد. این واحد که توسط یک شیفت رجیستر مقدار فعلی PC را در خود نگه میدارد، با گرفتن سیگنالهای مشخص شده در شکل به عنوان ورودی، مقدار PC بعدی را محاسبه کرده و در لبهی مثبت کلاک آن را به خروجی میفرستد. این واحد باید توانای بازنشانی سنکرون، Increment یا افزایش PC به اندازه ی یک دستور به جلو، Increment را دارا باشد. شیوه ی محاسبه ی آدرس در حالتهای افزایش PC به اندازه ی یک دستور به جلو، Increment است که در جدول زیر آمده است. دقت شود سیگنال Increment در این Increment مشابه پردازنده ی Increment است که در جدول زیر آمده است. دقت شود سیگنال Increment واحد Increment مشابه پردازنده ی Increment است که در جدول زیر آمده است. دقت شود سیگنال Increment واحد Increment است و با صفر شدن آن مقدار Increment به صفر تغییر می کند.

Reset	CLK	Jump	Branch	PC
0	1	X	X	<i>PC</i> + 4
1	1	0	0	0
1	1	0	1	PC + 4 + (SE(BranchOffset) << 2)
1	1	1	0	(PC+4)[3128]: $(JumpAddress) << 2$
1	1	1	1	X

منظور از SE عملیات $Sign\ Extend$ است. در نهایت ماژول طراحی شده SE شده عملیات SE است. در نهایت ماژول طراحی و ساخت یک SE نیز الزامیست.

