

طراحی خودکار مدارهای دیجیتال جلسه ۱

روح الله دیانت

دانشگاه قم - دانشکده فنی - گروه مهندسی کامپیوتر

منابع درس

❖ مرجع شماره ۱: کتاب Verilog HDL: A Guide to Digital Design and Synthesis مرجع شماره ۱: کتاب
 نویسنده: Samir Palnitkar ناشر: اشر: Prentice Hall ویرایش دوم (۲۰۰۳).

HDL Chip Design: A Practical guide for Designing, مرجع شماره ۲: کتاب
. Synthesizing and Simulating ASICs and FPGAs using VHDL or Verilog Rose.
نویسنده: Douglas J. Smith. ناشر:: Douglas J. Smith.

نحوه ارزيابي

- تمرینات تئوری و برنامهنویسی: ۳ نمره
 - **❖ میان ترم:** ۵ نمره
 - 💠 **پایان ترم:** ۱۲ نمره
- نمارین به ایمیل <u>rdianat@qom.ac.ir</u> ارسال گردند.

سیستمهای رقمی و مزایای طراحی رقمی

﴿ هم اکنون، برخلاف سابق، اکثر سیستمها به صورت رقمی (Digital)، طراحی میشوند. مانند دوربین دیجیتال (در مقابل دوربینهای آنالوگ)

❖ مزايا:

- سادگی طراحی.
- o مصونیت در برابر نویز (Noise immunity) مصونیت در برابر
 - o سادگی مجتمعسازی (Integration)

مراحل رشد و توسعه طراحی سیستم های دیجیتال







- ♦ طراحی با لامپ خلا (vacuum tubes)
 - 💠 استفاده از ترانزیستور.
- استفاده از مدارهای مجتمع (Integrated circuit) یا همان Iکها.
 - ∘ (SSI (Small Scale Integration) دهها گیت منطقی
 - MSI (Medium Scale Integration): صدها گیت
 - LSI (Large Scale Integration: هزاران گیت
 - VLSI (Very Large Scale Integration) صدها هزار گیت:

روش سنتی یک سیستم دیجیتال و مشکلات آن

﴿ روش عادی (سنتی) طراحی یک سیستم دیجیتال شامل تعیین قطعات و قرار دادن آنها روی یک بردبورد یا PCB و اتصال عناصر میباشد.

💠 با بزرگ شدن سیستمها، افزایش قطعات آنها، طراحی به این صورت، دشوار میشود.

البن مشكلات، بهره گیری از زبانهای توصیف سختافزار (Hardware این مشكلات، بهره گیری از زبانهای توصیف سختافزار (Field programmable gate array FPGA) و IC و IC و IC و البنانهای (HDL) (description language می باشد.

مفهوم زبانهای توصیف سخت افزار

بخ زبانهای توصیف سخت افزار، زبان هایی هستند که در آنها قابلیتهایی برای مدلسازی سخت افزار وجود دارد. به عنوان مثال در زبان Verilog که یکی از این زبانها میباشد، دستور and وجود دارد که یک گیت دارد. به عنوان مثال در زبان wire در آن وجود دارد که یک سیم را مدل میکند.

- ❖ چند زبان توصیف سخت افزار: Verilog، افزار: AHPL، AHDL، VHDL، Verilog....
- ❖ زبان مورد استفاده در این درس، Verilog میباشد. این زبان در حدود سال ۱۹۸۴ میلادی ارائه شد و در
 چند مرحله در سال های ۱۹۹۵، ۲۰۰۱ و ۲۰۰۵ استانداردسازی شد.

یک برنامه ساده Verilog

- ❖ کلمه کلیدی module نشان دهنده شروع برنامه است. Verilog به هر طرحی که میخواهد آن را پیاده کند، یک ماژول می گوید.
- ❖ بعد از کلمه module ، یک نام دلخواه برای ماژول، بیان می شود. در این مثال، این نام، and_gate مے باشد.
- 💠 سپس، در داخل پرانتز، خروجیها و ورودیهای مدار، بیان میشود. مطابق قرارداد (و نه الزام)، ابتدا خروجیها و بعد ورودیها بیان میشوند. به ورودیها و خروجیهای مدار، اصطلاحا پورت (Port) می گوییم.
 - ❖در اتهای اکثر دستورات Verilog، سمی کالن، گذاشته میشود.

❖ یک برنامه بسیار ساده به Verilog که

نوضیحات: یک گیت and را پیاده می کند.

module and_gate (c,a,b);

input a,b;

output c;

and a0(c,a,b);

endmodule

یک برنامه ساده Verilog (ادامه)

- در خط دوم و سوم، ورودی یا خروجی بودن Port ها مشخص می شود.
- ♦ خط ۴، دستور اصلی برنامه است. این دستور یک گیت and با ورودیهای a و b و خروجی c، ایجاد می کند. در اینجا لزوما باید اول خروجی and و بعد، ورودی های خروجی ذکر شوند.
 - ❖ and نام گیت and است.
 - ❖ کلمه endmodule (بدون سمی کالن در انتهای آن)، برنامه را پایان میبخشد.

```
♦ یک برنامه بسیار ساده به Verilog که ادامه توضیحات:
                            یک گیت and را پیاده می کند.
                   module and_gate (c,a,b);
```

input a,b;

output c;

and a0(c,a,b);

endmodule

اجرای برنامه Verilog

شمشابه زبانهای نرمافزاری، یک برنامه نوشته شده با یک HDL نیز می تواند اجرا شود. البته اجرای یک برنامه نوشته شده با یک زبان نرمافزاری (مانند C++)، متقاوت است. نتیجه اجرای یک برنامه HDL یکی از موارد زیر است.

- نشبیه سازی (Simulation).
 - نستز (Synthesis).
- برنامه ریزی (Programming).

اجرای برنامه Verilog (ادامه)

به معنای ارائه یک سری نمودارهای زمانی (Simulation): به معنای ارائه یک سری نمودارهای زمانی (Timing diagram)، از طرح است.

❖ سنتز (Synthesis): ارائه یک شکل (شماتیک) از مدار است.

برنامهریزی (Programming)؛ انتقال طرح به FPGA میباشد. FPGAها، اهایی هستند که شامل تعییر و تعداد زیادی عنصر منطقی (گیت، عناصر حافظه، mux...) است که اتصالات بین آنها قابل تغییر و بد برنامهریزی است. برنامه های Verilog میتوانند به فرمت قابل فهم برای FPGA تبدیل شود و به FPGA منتقل شوند. در نتیجه فرد با نوشتن یک نرم افزار یک سخت افزار، تحویل می گیرد.

ابزارهای شبیه سازی و سنتز، بیشتر برای تشخیص و رفع اشکالات برنامه کاربرد دارند.

اجرای برنامه Verilog (ادامه)

نرمافزارهایی وجود دارند که یک، دو و یا هر سه کار را انجام میدهند. مثلا Modelsim، قادر به شبیه سازی برنامههای نوشته شده با Verilog یا VHDL است. یا نرم افزار ISE میتواند هر سه کار را انجام میدهد.

شبیهسازی با Modelsim

برای انجام شبیهسازی با نرم افزارهای شبیهساز مانند Modelsim میبایست مقدمتاً قسمتی که اصطلاحا Testbench نامیده می شود، به برنامه اضافه گردد.

در Testbench برای ورودیها در لحظات مشخص، مقادیری در نظر گرفته می شود. شبیه ساز با توجه به مقادیر داده شده، خروجی را مشخص می کند.

به با ملاحظه مقادیر خروجی مشخص شده توسط شبیهساز، میتوان خطاهای احتمالی در برنامه را تشخیص داد و برای رفع آنها، اقدام کرد.

در Testbench ، Verilog تحت قالب یک ماژول مستقل، پیادهسازی میشود.


شبیه سازی با Modelsim (ادامه)

```
module and_gate (c,a,b);
input a,b;
output c;
and a0(c,a,b);
endmodule
module and_gate_test;
reg a,b;
wire c;
and gate ag0(c,a,b);
initial
begin
a=0;
```

```
b=1;
#100;
a=1;
end
endmodule
```

توضیح: در ماژول تست گفته شده است که شبیه ساز، مقادیر ورودی ها را در لحظه صفر برابر a=0 و a=0 در نظر بگیرد. در a=1 (نانو ثانیه a=1)، a=1


شبیه سازی با Modelsim (ادامه)



سنتز (Synthesis)


- ❖عمل سنتز را با استفاده از نرم افزار ISE انجام میدهیم.
- هعمل سنتز توسط این نرم افزار (و سایر نرمافزارهای سنتزگر مانند Leonardo)، به دو شیوه زیر انجام میگیرد.
- ارائه به شماتیک RTL (RTL schematic)؛ یک شکل کلی بر مبنای کتابخانههای موجود در نرمافزار، ارائه می گردد.
- ❖ شماتیک مبتنی بر تکنولوژی (Technology schematic): با استفاده از قطعات FPGAای که ما
 برای نرمافزار مشخص کرد ایم، شکلی از طرح را نمایش میدهد.

سنتز (Synthesis) (ادامه)



❖ شماتیک RTL مربوط به مثال گیت and

سنتز (Synthesis) (ادامه)



❖ شماتیک تکنولوژی مربوط به مثال گیت and

برنامه ریزی (انتقال طرح به FPGA)


- همراه لوازم سختافزاری مربوطه، در یک بورد به نام بورد FPGA board) FPGA) قرار دارد. به نام بورد FPGA board) به همراه لوازم سختافزاری مربوطه، در یک بورد به نام بورد
 - 💠 بعضی از این لوازم سختافزاری عبارتند از:
 - ❖ واحد تأمین کلاک: وظیفه تأمین سیگنال کلاک FPGA را بر عهده دارد.
- خوافظه ROM: اتصالات درون FPGA با قطع جریان برق، ریست میشوند. لذا طرح مربوطه در یک حافظه ROM: قرار می گیرد. هنگام روشن شدن بورد، طرح به طور خودکار از ROM به ROM منتقل می گردد.
- پورتهای مربوط به دسترسی به پینهای FPGA: پایههای FPGA بسیار ریز هستند و کار به طور مستقیم با آنها مشکل است. لذا پورتهای متصل به FPGA با پایههای بزرگتر وجود دارد که به FPGA وصل هستند و ما می توانیم با آنها کار کنیم.

*دیود نوری (Light emitting diode) (LED) و نمایشگر ۷ قسمتی (Light emitting diode) (LED) و نمایشگر ۷ قسمتی (Light emitting diode) (LED) و یا بخش میباشند. در صورتی که در طرح خود این پایه ها را به عنوان خروجی انتخاب کنیم، با خاموش/روشن شدن LED و یا بخش مربوطه در SSD میتوانیم متوجه یک یا صفر بودن خروجی بشویم.


- ❖ پورتهای مربوط به انتقال داده به FPGA: مانند پورت USB، موازی، JTAG...

بورد FPGA مورد استفاده در این درس، easyFPGA-Spartan-6 نام دارد که ساخت شرکت FPGA بورد استفاده در این درس،


❖ ابتدا توضیح مختصری در خصوص اجزای موجود در بورد خواهیم داشت و سپس، نحوه انتقال برنامه Verilog را به این بورد را توضیح خواهیم داد.







❖قطعه شماره ۱، FPGA مورد استفاده در بورد است که مهمترین قطعه بورد میباشد. FPGA مورد استفاده xc6slx9-tqg144 مدل Spartan-6 ساخت شرکت xilinx می باشد. عدد ۱۴۴، نشاندهنده تعداد پایهها (pins) تراشه میباشد (تراشه xc6slx9 به سه صورت ۱۴۴، ۱۹۶، ۲۲۵، ۲۵۶ و ۳۲۴پایهای عرضه شده است که FPGA موجود در بورد، از نوع ۱۴۴ پایهای مىباشد.




نراشه شماره ۱، یک flash ROM سری، با ظرفیت ۶۴Mbit است. زمانی که برق ۶۴Mbit ظرفیت میشود، محتوی آن پاک میشود. لذا، معمولا قطع میشود، داخل ROM قرار میدهند که با قطع طرح را در داخل ROM قرار میدهند که با قطع جریان برق، پاک نشود. تنظیمات، طوری انجام میشود که هر زمان که بورد روشن شد، طرح به طور خودکار از ROM به FPGA برود.

© Flash ROM به صورت سری است و بر مبنای استانداردی به نام SPI به صورت سری است و بر مبنای استانداردی به نام Flash ROM به صورت سری را مدیریت می کند. (interface) عمل انتقال را انجام می دهد. تراشه شماره ۲ واسط SPI خوانده می شود و این انتقال سری را مدیریت می کند.

♦ IC نشانداده شده در شکل، یک اسیلاتور (Oscilator) میباشد.

اسیلاتور، قطعهای است که سیگنال کلاک لازم برای عملکرد بورد FPGA را تأمین میکند.

❖ فرکانس کلاک تولید شده توسط این قطعه، ۴۸MHz میباشد.




USB → UART ❖


ناهم گام (universal asynchronous receiver-transmitter) UART ❖ (Asynchronous serial communication) ستفاده می شود.

نیز یک واسط پیشرفتهتر برای انتقال سری است. $ext{USB}$

بورد مورد استفاده از تکنولوژی UART برای انتقال داده استفاده می کند. اما با توجه به اینکه کامپیوترهای امروزی از USB استفاده می کنند. لذا وجود مبدل USB->UART ضروری می باشد.




❖ مستطیل زرد بزرگ، نشان دهنده درگاه ورود داده USB است. مستطیل زرد کوچک، تراشهای است که اصطلاحا USB−>UART bridge خوانده شده و عمل تبدیل را انجام می دهد. تراشه مورد استفاده در بورد PL2303 نام دارد که از تراشههای معروف در این حوزه است.



خقطعه نشان داده شده در شکل، یک حافظه RAM از نوع SRAM با ظرفیت روی ۶۴Mb میباشد. در انجام عملیات روی بورد، این قطعه، نقش یک حافظه موقت (بافر) را بازی می کند.

﴿ طبیعتا بر خلاف Flash ROM با قطع جریان برق، محتوی SRAM از بین میرود.




❖قطعه مشخص شده در روبرو، اصطلاحا گسترش پایه (Pin expansion)، نامیده می شود. پایه های FPGA ریز بود و امکان دسترسی به آنها فراهم نیست. برای حل مشکل، تعدادی از پایهها به Pin expansion وصل می شوند. کاربر می توان از طریق این قطعه، ورودی مورد نظر خود را به FPGA داده و خروجی خود را نیز از FPGA بگیرد.

آشنایی با اجزای بورد (ادامه) برنامه ریزی (انتقال طرح به FPGA) (اشتقال طرح به FPGA)

SPARTAN

ن قطعه مشخص شده در روبرو، اتصال JTAG خوانده می شود. یکی از روشهای انتقال طرحها به FPGA استفاده از پورت JTAG می باشد.

آشنایی با اجزای بورد (ادامه)



Seven segment) SSD عدد ۴� display) در بورد وجود دارند. تعدادی از پایههای خروجی FPGA به دیودهای نورانی مربوط به این SSDها وصل شدهاند. ❖ از این SSDها میتوان برای بررسی عملکرد مدار استفاده کرد. اگر یک خروجی باید یک باشد، دیود وصل شده به آن در SSD بایستی خاموش باشد و در غیر این صورت، دیود باید خاموش باشد.