آشنایی با نرم افزار ISE با مثال

مقدمه

در این گزارش، آشنایی با نرم افزار ISE و نحوه شبیهسازی کدهای VHDL با استفاده از نرم افزار ISE توضیح داده می شود. برای این منظور نحوه پیادهسازی یک نیم جمع کننده شرح داده می شود و نهایتا نیم جمع کننده تولید شده شبیهسازی می گردد.

ساختار یک برنامه VHDL

زبان توصیف سخت افزار VHDL برای توصیف و شبیه سازی مدارهای دیجیتال از ساده ترین نوع آن یعنی گیتها، تا سیستمهای پیجیده تری مانند پروسسورها و ... به کار برده می شود. VHDL یک زبان استاندارد بین المللی برای توصیف مدارهای دیجیتال است. در طراحی مدارهای دیجیتال، معمولا مدار را به تعدادی بلوک دیاگرام تقسیم می کنند و سپس مدار داخلی هر بلوک را، رسم می کنند. در ساده ترین حالت ، یک طرح دیجیتال شامل یک بلوک است. همانطور که در برگه مشخصات یک IC، ورودی، خروجیهای IC شرح داده می شود، در VHDL نیز در WHDL نیز در و entity ورودی، خروجیهای مدار یا ارتباط طرح با خارج مدار از طریق port آن مشخص می شود. همچنین در برگه مشخصات IC مدار داخل IC یا معماری مدار رسم می شود. در VHDL نیز توسط architecture، مدار داخلی یا معماری مدار داخلی یا معماری مدار در برگه مشخصات کار مدار توضیح داده می شود.

هر فايل VHDL از سه بخش تشكيل شده است: معرفي كتابخانهها، تعريف اينترفيس قطعه با دنياي بيرون خود، توصيف عملكرد قطعه.

برای معرفی کتابخانه از دستورات Library و use استفاده می شود. به عنوان نمونه، سه خط زیر در اغلب فایل های VHDL آورده می شود.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.std logic UNSIGNED.ALL;
```

برای تعریف اینترفیس قطعه با دنیای بیرون خود از کلمه کلیدی entity استفاده می شود. به عنوان مثال برای یک نیم جمع کننده می توان این اینترفیس را به صورت زیر تعریف کرد. (معمولا نامی که برای فایل انتخاب می شود با نامی که برای entity انتخاب می شود یکسان است)




```
entity HalfAdder is

Port (
    a :in std_logic;
    b :in std_logic;

Sum :out std_logic;
Cout :out std_logic
end HalfAdder;
```

در تعریف یک architecture باید مشخص شود که این توصیف برای کدام entity نوشته می شود.




به عنوان مثال توصيف عملكرد داخلي يك نيم جمع كننده به صورت زير خواهد بود:

آشنایی با نرم افزار *ISE*


نرم افزار ISE از محصولات شرکت زایلینکس است که یک محیط مجتمع برای کار با FPGA میباشد. این نرم افزار قابلیت شبیهسازی، سنتز و ایمپلیمنت و پراگرام کردن تمام تراشههای این شرکت را دارد. در این گزارش مراحل کامل نوشتن یک برنامه VHDL و شبیهسازی آن برای یک نیم جمع کننده توسط این نرم افزار آموزش داده میشود.

از منوی File گزینه New Project را انتخاب کنید. پنجره شکل ۱-۱ نمایش داده می شود. در این پنجره در قسمت Name نام پروژه را وارد کنید (مثلا HalfAdder)




شكل ١-١: ايجاد يك پروژه جديد

در مرحله بعد باید نام و مشخصات FPGA را معین کرد. در شکل ۱-۲، مشخصات یکی از FPGAهایی که در دانشکده موجود است انتخاب شده است.




شكل ۱-۲: انتخاب FPGA

بعد از اتمام ایجاد پروژه، باید فایلهای VHDL خود را به پروژه اضافه کنید. برای ایجاد یک برنامه VHDL جدید، مطابق شکل ۱–۳ روی نام تراشه FPGA، کلیک راست نموده و گزینه New Source را انتخاب کنید.



شكل ١-٣: ايجاد يك فايل جديد و اضافه كردن آن به پروژه

سپس در پنجره ظاهر شده، نوع فایل جدید را VHDL انتخاب کنید و نام فایل را وارد کنید. در مرحله بعد نام پورتها و نوع آن را مشخص کنید (با توجه به توضیحات داده شده در بخش ۱-۱-۱) تا نرم افزار ISE فایل VHDL را ایجاد کند.




شکل ۱-۴: انتخاب نوع فایل جدید و نامگذاری آن

بعد از اتمام مراحل فوق، فایل VHDL تولید شده نمایش داده می شود. در این فایل کتابخانه های مورد نیاز به فایل اضافه شده و همچنین Entity نیز به صورت اتوماتیک تولید شده است. تنها کاری که باید انجام شود این است که قسمت architecture نیز تکمیل گردد. طبق برنامه داده شده در بخش ۱-۱-۱، این قسمت را نیز تکمیل کنید.

شبيهسازي مدار

حال پس از طراحی مدار و قبل از پیاده سازی آن بر روی برد FPGA نیاز به محیطی است که مدار خود را در آن شبیه سازی کنید و صحت عملکرد آن را مشاهده کنید. برای وارد شدن به محیط شبیه سازی، باید سه گام انجام دهید. در شکل ۱-۵، این سه گام نمایش داده شده است. در گام اول گزینه Simulation را انتخاب کنید.




۱-۵: انتخاب گزینه Simulation

در گام دوم، روی نام فایل مورد نظر کلیک کنید (ممکن است در پروژه چندین فایل VHDL وجود داشته باشد که در این صورت با کلیک کردن روی نام فایل مورد نظر تعیین می کنید که قصد شبیهسازی کدام فایل را دارید)

در گام سوم، روی گزینه Simulate Behavioral Model، دابل کلیک کنید تا پنجره ISIM باز شود. در این گام به پنجره کنسول و پیغامهای نمایش داده شده نیز دقت کنید ممکن است در برنامه شما اشکالاتی وجود داشته باشد که پیغامهای آن در پنجره کنسول نمایش داده می شود. (نکته مهم: قبل از انجام مرحله ۳، با استفاده از گزینه Behavioral Check Syntax از صحت گرامری برنامه اطمینان حاصل کنید)

در برنامه ISIM شما می توانید با کلیک راست روی نام سیگنالها و پورتها و انتخاب گزینه ... Force Constant به سیگنالهای خود مقدار صفر یا یک را اختصاص دهید و شبیهسازی کنید. بعد از اینکه به سیگنالهای خود مقدار دهی کردید با فشردن د کمه عملیات شبیهسازی شروع میشود و به مدت زمان نمایش داده شده در تکست باکس کنار علامت مثلث، شبیهسازی انجام خواهد شد.

در شکل ۱-۶، نتیجه شبیه سازی یک HalfAdder نمایش داده شده است:



۱-۶: نتیجه شبیه سازی یک HalfAdder

برخی از گزینه های پرکاربرد در نوار ابزار نرم افزار ISIM به شرح زیر است:

