

طراحی خودکار مدارهای دیجیتال جلسه ۳- آشنایی با Verilog (بخش ۲)

روح الله دیانت

دانشگاه قم - دانشکده فنی - گروه مهندسی کامپیوتر

خلاصه مطالب قبلي

- نه ایی با دستورات ساده Verilog؛ پیادهسازی گیتهای verilog؛ پیادهسازی گیتهای vor ،nand ،nor ،not ،or ،and ،...bufif1...
 - 💠 پیادهسازی مدارهای ساده ترکیبی: مدار شامل and و mux21 ،or و mux41
 - 💠 پیادهسازی سلسلهمراتبی و امکان استفاده از ماژولهای طراحی شده قبلی در پیادهسازی ماژولهای دیگر.
- ❖ آشنایی با مفاهیم شبیهسازی، سنتز و برنامهریزی FPGA . انجام شبیهسازی با Modelsim، سنتز و برنامهریزی با ISE

فهرست مطالب این جلسه

- \diamond ماژولهای اولیه (Primitive) و غیر اولیه (Nonprimitive).
 - ♦ همزمانی (Concurrency) در Verilog
 - ♦ تعریف آرایه در Verilog .
 - ❖ طراحی جمع کننده در Verilog.

ماژولهای اولیه (Primitive) و غیر اولیه (Nonprimitive).

```
module mux21 (0, I0, I1, S);
                                           ❖ در برنامه پیادهسازی mux41، ماژول mux21 احضار شده
input IO, I1, S;
output 0;
wire w1, w2, w3;
not n1(w1,S);
                                           ❖دستور and نیز در واقع یک دستور احضار ماژول است. با این
and a1 (w2, w1, I0);
                                           تفاوت که ماژول and در خود Verilog تعریف شده است
and a2 (w3, I1, S);
or o1 (0, w2, w3);
                                                               اما mux21 را برنامهنویس، نوشته است.
endmodule
به ماژولهای تعریف شده در Verilog (مانند and)، (and)، (and) تعریف شده در wodule mux41 (0,I0,I1,I2,I3,S0,S1); (and)
input I0, I1, I2, I3, S0, S1;
                                                                    اصطلاحا ماژول اولیه گفته میشود.
output 0;
mux21 m0 (W1, I0, I1, S0);
                                           ❖به ماژولهای نوشته شده توسط برنامهنویس، اصطلاحا یک
mux21 m1 (W2, I2, I3, S0);
mux21 m2 (O, W1, W2, S1);
                                                                      ماژول غير اوليه اطلاق مي گردد.
endmodule
```

همزمانی (Concurrency) در Perilog

❖ نکته ۱: یک مدار ترکیبی مانند 21 mux21 یا mux41 را در نظر بگیرید. در یک سختافزار واقعی، اگر تغییری حتی در یک نقطه از مدار رخ دهد، می تواند در نقاط دیگر مدار تأثیر بگذارد. به بیان دیگر، اگر در نقطهای از مدار، تغییر مقدار رخ دهد، مقادیر همه نقاط مدار میبایست مورد ارزیابی مجدد قرار گیرند. به این مقهوم، اصطلاحا همزمانی در سختافزار گفته میشود.

اشد. پک زبان توصیف سختافزار این قابلیت میبایست وجود داشته باشد.

برخلاف یک برنامه نرمافزاری که در آن، دستورات به صورت ترتیبی اجرا میشوند، در یک زبان توصیف سختافزاری مانند Verilog، در هنگام شبیهسازی، با هر تغییر مقدار، همه دستورات ماژول، مورد ارزیابی مجدد قرار میگیرند.

همزمانی (Concurrency) در Verilog (ادامه)

❖ نکته ۲: ابزار سنتز در مواجهه با یک دستور احضار ماژول، آن قطعه را به مدار اضافه می کند. همچنین، هنگام رسیدن به دستورات تعریف output ،input و wire و wire و سیمها را به مدار می افزاید.

الله الله الله الكور و تأخر نوشتن دستورات اهمیتی ندارد. برای سنتز، هر دستور یک سختافزار را مدل می کند و به مدار اضافه می کند.


تعریف آرایه در Verilog

پمثال ۱: فرض کنید هدف، طراحی یک 1*8 \max اشد. این ماژول، دارای ۸ ورودی اصلی و ۳ ورودی انتخاب است. خط اول این ماژول به صورت زیر می تواند باشد.

module mux81(0,I0,I1,I2,I3,I4,I5,I6,I7,S0,S1,S2);

- اگر ابعاد mux بیشتر شود، تعداد خطوط بیشتر می شوند. نوشتن برنامه به این صورت طولانی چندان جالب نیست.
 - این مشکل را مرتفع میسازد. Verilog این مشکل را مرتفع میسازد.

تعریف آرایه در Verilog



برای درک بهتر نحوه استفاده از آرایه، ماژول را به صورت روبرو رسم نمودهایم. در اینجا I و S دو خط آرایهای به ترتیب با اندازه Λ و S میباشند.

در برنامه صفحه بعد با استفاده از تعریف آرایه، پیادهسازی ماژول mux 8*1

تعریف آرایه در Verilog

```
module mux21 (O,I0,I1,S);
                                module mux81(O,I,S);
                                                                     input [7:0] I هدستور *
input 10,11,S;
                                input [7:0] I;
output O;
                                input [2:0] S;
                                                                     یورت ورودی I را به صورت یک
wire w1,w2,w3;
                                output O;
not n1(w1,S);
                                wire W1,W2;
and a1(w2,w1,l0);
                                                                            آرایه ۸ بیتی تعریف میکند.
                                mux41 m0(W1,I[0],I[1],I[2],I[3],S[0],S[1]);
and a2(w3,l1,S);
                               mux41 m1(W2,I[4],I[5],I[6],I[7],S[0],S[1]); مشابه، طور مشابه،
or o1(O,w2,w3);
endmodule
module mux41 (O,I0,I1,I2,I3,S0,S1); endmodule
                                                                     input [2:0]، يورت ورودي
input 10,11,12,13,S0,S1;
output O;
                                                                     S را به صورت یک آرایه ۳ عنصری
mux21 m0 (W1,I0,I1,S0);
mux21 m1 (W2,I2,I3,S0);
mux21 m2 (O,W1,W2,S1);
                                                                                        تعریف می کند.
endmodule
```

امکان تعریف به صورتی مثل I input [0:7] نیز وجود دارد. در این وضعیت، سمت راستترین بیت، بیت شماره ۷ خط I است.

به طور کلی تعریف آرایه با هر محدوده دلخواه a:b به صورت افزایشی (مانند مثال بالا) یا کاهشی (مانند مثال مثال صفحه قبل) وجود دارد.

هدر اغلب موارد، این دو روش با هم معادل هستند. البته در جلسات بعد، مثالهایی را مشاهده خواهیم کرد که در آنها بین این دو نحوه تعریف آرایه تفاوت وجود دارد.

❖با استفاده از اندیس، می توان به هر عنصر آرایه دسترسی داشت. مثلا [2] .

شمال ۲: در این مثال، برنامهای مشابه مثال ۱ نوشته شده است؛ با این تفاوت که در اینجا، علاوه بر $mux \ 4*1$ در پیادهسازی $mux \ 4*1$ نیز از مفهوم آرایه استفاده شده است.


```
module mux21 (O,I0,I1,S);
                           module mux81(O,I,S);
                                                        \max 4*1 در این برنامه، در ییادهسازی *
input 10,11,S;
                           input [7:0] I;
output O;
                           input [2:0] S;
                                                                        نیز از آرایه استفاده شده است.
wire w1,w2,w3;
                           output O;
not n1(w1,S);
                                                        کردن Verilog مشخص کردن 💠
                           wire W1,W2;
and a1(w2,w1,l0);
                           mux41 m0(W1,I[3:0],S[1:0]);
and a2(w3,l1,S);
                           mux41 m1(W2,I[7:4],S[1:0]); محدودهای از آرایه وجود دارد. [3:0] در
or o1(0,w2,w3);
                           mux21 m2(O,W1,W2,S[2]);
                                                        دستور احضار ماژول mux41، بیت های 0 تا
Endmodule
                           endmodule
module mux41 (O,I,S);
                                                                      3 از خط I را مشخص می کند.
input [3:0] I;
input [1:0] S;
output O;
mux21 m0 (W1,I[0],I[1],S[0]);
mux21 m1 (W2,I[2],I[3],S[0]);
mux21 m2 (O,W1,W2,S[1]);
endmodule
```

3 نکته: زمانی که یک آرایه به صورت افزایشی (کاهشی) تعریف شده باشد دسترسی محدودهای به آن هم باید افزایشی (کاهشی) باشد. مثلا در ماژول $1 \times 1 \times 1$ به صورت کاهشی تعریف شده است، دسترسی محدودهای هم باید به صورت کاهشی انجام شود. مثلا نوشتن $1 \times 1 \times 1 \times 1 \times 1$ در اینجا درست نیست.


پیادهسازی جمع کننده موازی (PA)

❖ مثال ۳: در این قسمت، یک جمع کننده موازی (Parallel adder) بیتی طراحی می شود.
در قالب این مثال، بسیاری از نکاتی که در این جلسه و جلسه قبل بیان شد، مرور خواهد شد. همچنین با
مفهوم احضار آرایهای از ماژولها، آشنا می شویم.

نار هم قراردادن n تا هاد آوری از درس مدار منطقی: یک جمع کننده موازی n بیتی از کنار هم قراردادن n تمام جمع کننده (Full adder) ساخته می شود. ساختار یک FAدر شکل زیر نشان داده شده است.



💠 با کنار هم قراردادن ۳۲ عدد FA به صورت زیر، PA ساخته میشود.



با توجه به مطالب بیان شده در جلسه قبل، برای طراحی PA در Verilog، ابتدا

❖ با توجه به مطالب بیان شده در جلسه قبل، برای طراحی PA در Verilog، ابتدا باید ماژول FA را طراحی نمود و سپس، با توجه به شکل صفحه قبل و با ۳۲ بار احضار ماژول PA ،FA را ساخت.

❖ واضح است ۳۲ بار نوشتن دستور احضار ماژول، چندان مناسب نیست. برای حل این نقص، در Verilog امکان تعریف آرایهای از ماژولها، ارائه شده است.

استفاده شده استفاده شده استفاده شده است. 💠

```
module FA (s,co,a,b,ci);
                                 module PA (S,CO,A,B,CI);
input a,b,ci;
                                 input [32:1] A,B;
output s,co;
                                 input CI;
wire w1,w2,w3;
                                 output CO;
xor x1(w1,a,b);
                                 output [32:1] S;
and a1(w2,a,b);
                                 wire [31:1] C;
and a2(w3,w1,ci);
xor x2(s,w1,ci);
                                 FA F[32:1] (S[32:1],{CO, C[31:1]},A[32:1],B[32:1],{C[31:1],CI});
or o1(co,w2,w3);
endmodule
                                 endmodule
```

- ♦ در دستور احضار ماژول FA، عبارت FA F [32:1]، موجب ۳۲ بار احضار ماژول FA می شود.
- ❖ در ادامه این دستور، باید برای هر یک از آرگومانهای دستور، ۳۲ پارامتر مشخص کرد. مثلا برای ۶ ،
 یک آرایه ۳۲ عنصری مشخص شده است.
- أرگومان دوم، نقلی خروجی است که برای FA آخر CO بوده و برای بقیه از C[31:1] است. برای کنار هم قراردادن این موارد، در Verilog از CO استفاده می شود. C[31:1] موجب می شود یک موجودیت ۳۲ بیتی ایجاد شود که نام سمت چپترین عنصر آن CO است و بقیه عناصر (از C[31:1] می باشند.

```
module FA (s,co,a,b,ci);
                                                                                         module PA test;
                        module PA (S,CO,A,B,CI);
                                                                                         reg [32:1] A,B;
input a,b,ci;
                        input [32:1] A,B;
output s,co;
                                                                                         reg CI;
                        input CI;
wire w1,w2,w3;
                                                                                         wire CO:
                        output CO;
xor x1(w1,a,b);
                                                                                         wire [32:1] S;
                        output [32:1] S;
and a1(w2,a,b);
                        wire [31:1] C;
                                                                                         PA P0(S,CO,A,B,CI);
                                                                                         initial begin
and a2(w3,w1,ci);
                        FA F[32:1] (S[32:1],{CO, C[31:1]},A[32:1],B[32:1],{C[31:1],CI});
xor x2(s,w1,ci);
                                                                                         A=32'd234; B=32'd1000;
                        endmodule
or o1(co,w2,w3);
                                                                                         CI=0:
endmodule
                                                                                         #100:
                                                                                         A=32'd2000:
                                                                                         end
  	heta در اینجا، ماژول تست PA به برنامه اضافه شده است. خطوط A و B به صورت مبنای 	heta
                                                                                         endmodule
 مقداردهی شده اند. 4 = 32' d234 یعنی A یک مقدار ۳۲ بیتی است و عدد ۲۳۴،
                                            عددی در مبنای ۱۰ (Decimal) مے باشد.
```

