

# طراحی خودکار مدارهای دیجیتال جلسه ۲- آشنایی با Verilog (بخش ۳)

روح الله دیانت

دانشگاه قم - دانشکده فنی - گروه مهندسی کامپیوتر

#### خلاصه مطالب قبلي

- پیادهسازی گیتهای پایه
- ♦ پیادهسازی مدارهای ساده ترکیبی: مدار شامل and و mux41 و mux41 و mux41 ﴿
- 💠 پیادهسازی سلسلهمراتبی و امکان استفاده از ماژولهای طراحی شده قبلی در پیادهسازی ماژولهای دیگر.
- ❖ آشنایی با مفاهیم شبیهسازی، سنتز و برنامهریزی FPGA . انجام شبیهسازی با Modelsim، سنتز و برنامهریزی با ISE
  - 💠 تعریف آرایهای از خطوط و آرایهای از ماژولها

#### فهرست مطالب این جلسه

در این جلسه با بحث معماری رفتاری (Behavioral architecture) آشنا می شویم که یکی از مفاهیم بسیار مهم در Verilog می باشد.

# آشنایی با مفهوم معماری رفتاری


- لا برنامههایی که تاکنون به زبان Verilog در این درس، نوشته شده است، یک وجه مشترک وجود دارد: در همه آنها، ابتدا ساختار (شکل داخلی مدار)، مشخص می شد و سپس، برنامهنویسی Verilog بر مبنای این ساختار، انجام می شد.
  - 💠 به این نوع برنامهنویسی، م**عماری ساختاری (Structural architecture)** اطلاق می گردد.
- ادر نقطه مقابل معماری ساختاری، روش دیگر برنامه نویسی وجود دارد که از آن، تحت عنوان معماری رفتاری یاد می شود.
- \* در معماری رفتاری، لازم نیست ساختار داخلی مدار، از ابتدا مشخص باشد. بلکه صرفا کافی است ورودیها و خروجیها و رفتار (ارتباط بین خروجیها و ورودیها)، معلوم باشد. در چنین وضعیتی، Verilog، خود، یک ساختار داخلی مناسب برای طرح را پیدا مینماید و طرح را بدین ترتیب، پیاده سازی می کند.

#### پیادهسازی جمع کننده موازی به صورت رفتاری

💠 برای فهم بهتر موارد گفته شده، به مثال زیر توجه نمایید.

\* مثال ۱: طراحی جمع کننده موازی ۳۲ بیتی جلسه قبل، به صورت ساختاری طراحی شد. یعنی ابتدا ساختار داخلی مثال ۱: طراحی جمع کننده ۳۲ بیتی به آن، نوشته شد. در مثال این جلسه، طراحی جمع کننده ۳۲ بیتی را با استفاده از مفهوم معماری رفتاری، انجام می دهیم.

#### پیادهسازی جمع کننده موازی به صورت رفتاری(ادامه)



در برنامه صفحه بعد، پیادهسازی این جمع کننده با روش معماری رفتاری، انجام گرفته است.

#### پیادهسازی جمع کننده موازی به صورت رفتاری (ادامه)

module PA\_B(S,CO,A,B,CI); input [32:1] A,B; input CI; output [32:1] S; output CO; assign {CO,S}=A+B; endmodule ❖ در Verilog، استفاده از اپراتور + منجر به این می شود که یک
 جمع کننده به مدار اضافه شود.

یدر Verilog امکاناتی برای برنامهنویس به منظور پیادهسازی طرحها به صورت رفتاری، ارائه شده است. یکی از این امکانات، وجود اپراتورهای مختلف مانند +، −، \* و... میباشد.

برخلاف اپراتورهای موجود در یک زبان نرمافزاری، بعضی اپراتورهای موجود در یک زبان سختافزاری مانند verilog، تعبیر فیزیکی و سختافزاری دارد. مثل اپراتور + یک سختافزار جمع به مدار اضافه می کند.

#### پیادهسازی جمع کننده موازی به صورت رفتاری (ادامه)

module PA\_B(S,CO,A,B,CI); input [32:1] A,B; input CI; output [32:1] S; output CO; assign {CO,S}=A+B+CI; endmodule

💠 دستور assign برای اختصاص مقدار به خطوط مدار استفاده می شود. 💠 نحوه اختصاص مقدار در اینجا مانند زبانهای نرمافزاری نیست که عددی اختصاص داده شود. بلکه، در اینجا یک اتصال فیزیکی برقرار می شود. مثلا دستور را به خط x به صورت فیزیکی وصل می کند. y خط x دابه خط x دابه خط x $\diamond$  در مثال جمع کننده موازی دستور A+B، یک سختافزار جمع کننده به مدار اضافه می کند که دارای سه ورودی B ،A و CI است. این سختافزار دارای دو خروجی «حاصل جمع» و «نقلی خروجی» میباشد. دستور assign CO, S} = A + B + CI ، خط S را به حاصل جمع و خط CO را به نقلی خروجی، وصل می کند.

#### چند نکته در خصوص معماری رفتاری

نکته (با کمک این نکته، درک بیشتری از مفهوم سختافزاری دستور assign خواهیم داشت): فرض کنید در \$ نکته (با کمک این نکته، درک بیشتری از مفهوم سختافزاری دستور \$ assign بخشی از یک برنامه \$ ابتدا نوشته باشیم \$ ابتدا نوشته باشیم \$ ابتدا نوشته باشیم \$ ابتدا نوشته باشیم شود متوجه می شویم که مقدار \$ برابر با \$ (نامشخص) شده است. \$ ابتدا برنامه شبیه سازی شود متوجه می شویم که مقدار \$ برابر با \$ (نامشخص) شده است.

می کند. دستور (ابه ه وصل assign a=0) می کند. دستور (assign a=0) که بعد نوشته شده است، تعبیرش به این شکل نیست که ولتاژ صفر برداشته شود و ولتاژ یک قرار گیرد. بلکه این دستور می گوید، در کنار ولتاژ صفر اعمال شده، یک ولتاژ سطح یک نیز اعمال شود. در یک مدار واقعی، این امر، موجب اعمال جریان بسیار زیاد به سیم و سوختن آن می گردد. در Verilog این امر، به صورت × شدن مقدار a=0; مدل گردیده است.

#### چند نکته در خصوص معماری رفتاری (ادامه)

- 💠 آشنایی با بعضی اپراتورهای موجود در Verilog (همه این اپراتورها، تعبیر سخت افزاری دارند).
  - اپراتورهای محاسباتی) +، -، \*، / و % (باقیمانده تقسیم).
- ❖ اپراتورهای منطقی) & (and)، & ~(nand)، | (or)، | ~ (nor)، ^ (xor)، ^~ و یا ~^ (xnor).
  - اپراتورهای مقایسهای ) >، <، == و =~</li>
    - اپراتور شرطی):?
- **ن سؤال:** اپراتورهای مقایسهای و شرطی، چگونه میتوانند تعبیر فیزیکی و سختافزاری داشته باشند؟ پاسخ به این سؤال در صفحات بعد داده خواهد شد.

**◊ مثال ۲** (در این مثال، یاد می گیریم که چگونه اپراتورهای مقایسهای و یا شرطی دارای تعبیر سختافزاری هستند). به دستور زیر توجه کنید.


assign  $c=(a<b)?d:\sim d;$ 

در Verilog اپراتور : برای انجام عملیات شرطی استفاده می شود. دستور بالا می گوید اگر a < b با با d با d بشود و گرنه برابر d'.

نکته بسیار مهم آن است که این دستور، تعبیر سختافزاری دارد. ابزار سنتز، در پاسخ به این دستور، مدار c=a'bd+abd'+ab'd'+a'b'd' وحد ab=01 را ایجاد می کند. چون اگر ab=01 باشد به علت کوچک تر بودن ab=01 را ایجاد می کند. وصل شود که در مدار ذکر شده این اتفاق می افتد. اگر ab=11 باشد در مدار، فرایند خواسته شده در دستور assign را پیاده می کند.

♦ مثال ۲: مطلوبست پیادهسازی یک مقایسه کننده ۴ بیتی .

💠 پیادهسازی ساختاری مقایسه کننده ۴ بیتی، دشوار است. لذا، از روش طراحی رفتاری استفاده می کنیم.




در بلاک روبرو:

♦ اگر A<B باشد آنگاه A<B.</p>

♦ اگر A>B باشد آنگاه A>B باشد آنگاه

♦ اگر A=B باشد آنگاه 10 LEG=010.

```
module comparator4_test;
module comparator4
                                                          استفاده از معماری رفتاری،
                           reg [4:1] A,B;
(L,E,G,A,B);
                           wire L,E,G;
input [4:1] A,B;
                           ییادهسازی مقایسه گر ۴ بیتی به (comparator4 comp(L,E,G,A,B); بیادهسازی
output L,E,G;
                           initial begin
assign L=(A<B)? 1:0;
                                                                          آسانی انجام شد.
                           A=4'b0000; B=4'b0001;
assign E=(A==B)?1:0;
                           #100:
assign G=(A>B)?1:0;
                           A=4'b1000; B=4'b0001;
endmodule
                           #100;
                           A=4'b0000: B=4'b0000:
                           end
                           endmodule
```



module and8 (c,a,b); input [7:0] a,b; output [7:0] c; assign c=a&b; endmodule **♦مثال ۳:** برنامهای برای پیادهسازی ۱ and بیتی بنویسید.

برنامه نوشته در زیر، بر مبنای معماری رفتاری نوشته شده است. اگر میخواستیم این برنامه را به روش عماری ساختاری بنویسی، ۸ بار احضار ماژول and را لازم داشت.

```
په روش رفتاري. * مطلوب است طراحي يک * 1 * مطلوب است طراحي يک *
```

```
module mux21 (O,I0,I1,S);
input I0,I1,S;
output O;
assign O=(S==0)?I0:I1;
endmodule
```

**اولویت اپراتورها در Verilog):** مانند سایر زبانها، میان اپراتورهای موجود در اورویت بندی در اجرا وجود دارد. Verilog

- است. و جدول صفحه بعد، تقدم اپراتورها از بالاترین اولویت به پایین، ذکر شده است.
- 💠 ترتیب تقدم و تأخر اپراتورهای موجود در یک سطح، از چپ به راست عبارت میباشد.

	انتخاب بیت
( )	پرانتز
!	نقیض منطقی
~	نقیض بیتی
+	علامت مثبت
-	علامت منفى
{}	اتصال
*	ضرب
	تقسيم
%	باقىماندە
+	جمع دودویی
-	تفریق دودویی
<<	شیفت به چپ
>>	شیفت به راست

> >= < <=	بزرگتر، بزرگترمساوی، کوچکتر، کوچکترمساوی
== !=	تساوی منطقی ، عدم تساوی منطقی
&	And بیتی
^ ^~ or ~^	Xor بیتی xnor بیتی
	OR بیتی
&&	And منطقی
	OR منطقی
?:	شرطی سه گانه

```
به روش رفتاری. mux \ 4*1 به روش رفتاری. *1
```

در این مثال با استفاده از :? پیادهسازی mux41 انجام شده است. همان گونه که ملاحظه می شود، دستور assign پیاده کننده mux41 نسبتا پیچیده شده است. در جلسه بعد، روشهای بهتری در معماری رفتاری را فرا می گیریم که نوشتن چنین برنامههایی را آسان تر می کند.

```
module mux41 (O,I,S); input [3:0] I; input [1:0] S; output O; assign O=(S==2'b00)?I[0]:((S==2'b01)?I[1]:((S==2'b10)?I[2]:I[3])); endmodule
```

