

# طراحی خودکار مدارهای دیجیتال جلسه ۲- آشنایی با Verilog (بخش ۱)

روح الله دیانت

دانشگاه قم - دانشکده فنی - گروه مهندسی کامپیوتر

#### خلاصه مطالب قبلي

♦ در جلسه قبل با اولین مثال از یک برنامه Verilog آشنا شدیم. در آن مثال، برنامه Verilog

```
module and_gate (c,a,b);
input a,b;
output c;
and a0(c,a,b);
endmodule
```

پیادهسازی کننده یک گیت and به صورت زیر نوشته شد.

💠 شبیهسازی، سنتز و انتقال این برنامه به FPGA را انجام دادیم.

#### نکات دیگر در خصوص برنامه پیاده کننده گیت and

به علاوه بر دستور and، برای پیادهسازی سایر گیتها، دستورات مشابه and، or، مصابه xor، nor، nand or و علاوه بر دستور and برای بیادهسازی کردن بقیه گیتها وجود دارد. همچنین، دستور not برای ساخت یک معکوس کننده به صورت زیر مورد استفاده قرار می گیرد.


not n0 (b,a);

مکان تعریف گیتها با بیش از ۲ ورودی نیز وجود دارد. مثلا دستور زیر یک and دارای سه
ورودی را پیادهسازی می کند.

and a0 (d,a,b,c);

# برنامه شماره ۲ (آشنایی با نوع wire)

برنامه ۲: برنامه زیر مدار شکل روبرو را پیادهسازی می کند.



```
module and_or_circ (e,a,b,c);
input a,b,c;
output e;
wire d;
and a1 (d,a,b);
or o1(e,c,d);
endmodule
```

#### ❖نكات:


♦ ک یک خط داخلی مدار میباشد و ورودی یا خروجی ماژول نیست. لذا نباید از نوع input و یا output و یا output تعریف گردد.


♦ نوع wire (سیم) در verilog برای تعریف این نوع خطوط استفاده می شود.

```
module and_or_circ (e,a,b,c);
input a,b,c;
output e;
wire d;
and a1 (d,a,b);
or o1(e,c,d);
endmodule
```

خروجی and، یک ورودی or میباشد. با نظر گرفتن نام یکسان
 برای هر دو (d)، این اتصال و یکسان بودن را نشان میدهیم.

(RTL schematic) ISE نتیجه سنتز با






(Technology schematic) ISE نتیجه سنتز با 🛠

♦افزودن Testbench و شبیهسازی برنامه با Modelsim

```
module and_or_circ (e,a,b,c);
input a,b,c;
output e;
wire d;
and a1 (d,a,b);
or o1(e,c,d);
endmodule
```

```
module and_or_circ_test;
reg a,b,c;
wire e;
and_or_circ aoc1(e,a,b,c);
initial begin
a=0; b=0; c=1;
#100;
c=0;
end
endmodule
```

انتیجه شبیه سازی با Modelsim ♦




💠 نکته: TestBench باید جامع نوشته شود. یعنی بتواند همه حالات ممکن ورودی را تا حد امکان در

```
module and_or_circ_test;
reg a,b,c;
wire e;
and_or_circ aoc1(e,a,b,c);
initial begin
a=0; b=0; c=0; #100;
a=0; b=0; c=1; #100;
a=0; b=1; c=0; #100;
a=0; b=1; c=1; #100;
a=1; b=0; c=0; #100;
a=1; b=0; c=1; #100;
a=1; b=1; c=0; #100;
a=1; b=1; c=1;
end
endmodule
```

برگیرد تا از صحبت عملکرد سیستم، مطمئن شویم.

♦نتیجه شبیهسازی مثال قبل با Modelsim



```
module and_or_circ_test;
reg a,b,c;
wire e;
and_or_circ aoc1(e,a,b,c);
initial begin
a=0; b=0; c=0;
end
always
begin
#100;
c=~c;
end
endmodule
```

```
❖ استفاده از دستور always در
```


المي و always يک حلقه دائمي را تشکيل ميدهد.

اولیه سیگنالهای a و c و b ،a و مکمل میشود. مقدار کولیه سیگنالهای c و c و b ،a و میباشد.

💠 نتیجه شبیهسازی برنامه صفحه قبل




# برنامه شماره ۳ (طراحی 2\*1 mux)



#### برنامه شماره ۳ (طراحی 2\*1 mux) (ادامه)

```
10
                                                         11
module mux21 (0, I0, I1, S);
input IO, I1, S;
output 0;
wire w1, w2, w3;
not n1(w1,S);
and a1 (w2, w1, I0);
and a2(w3, I1, S);
                                                       w3
                                               w2
or o1 (0, w2, w3);
endmodule
```

# برنامه شماره ۳ (طراحی 2\*1 mux) (ادامه)




RTL ) ۳ سنتز برنامه شماره $\Leftrightarrow$  matic

# برنامه شماره ۴ (طراحی 2\*1 mux دارای خط enable)




# ( (طراحی 4\*1 (طراحی 4\*1 )


(enable معمولی (بدون خط mux 4\*1 (طراحی 4\*1)) برنامه شماره 4\*1



پیاده سازی با استفاده از 1\*1 mux (شکل صفحه بعد).



## برنامه شماره $\Delta$ (طراحی 4\*1 سماره $\Delta$ (ادامه)



سستفاده از چند 1\*1 سستفاده از چند 1\*1 سستفاده از چند 3\*1 سستفاده از 3\*1

در برنامه صفحه بعد، این روش طراحی مورد استفاده قرار گرفته است.


## برنامه شماره $\Delta$ (طراحی 4\*1 سماره $\Delta$ (ادامه)

```
module mux21 (0, I0, I1, S);
                                      input IO, I1, S;
output 0;
                                      4*1 با استفاده از 1*2 mux ابتدا ماژول 1 mux
wire w1, w2, w3;
not n1(w1,S);
                                      نوشته شده است. سیس، ماژول mux41 شروع مے، شود.
and a1 (w2, w1, I0);
and a2 (w3, I1, S);
                                      در این ماژول، mux21 سه بار احضار شده است. در هر
or o1 (0, w2, w3);
endmodule
                                     احضار، كلمه mux21 و به دنبال آن يك نام دلخواه براى
module mux41 (0, I0, I1, I2, I3, S0, S1);
input I0, I1, I2, I3, S0, S1;
                                      ماژول احضار شده ذکر می گردد. در ادامه، ورودیها و
output 0; wire W1, W2;
mux21 m0 (W1, I0, I1, S0);
                                                              خروجیها، بیان می گردند.
mux21 m1 (W2, I2, I3, S0);
mux21 m2 (O,W1,W2,S1);
endmodule
```

## برنامه شماره $\Delta$ (طراحی 4\*1 سماره $\Delta$ (ادامه)


```
module mux21 (0, I0, I1, S);
                                                                                        چند نکته:
input IO, I1, S;
                                           ❖ مشابه یک زبان برنامهنویسی نرمافزاری مثل C، سیگنالهای
output 0;
wire w1, w2, w3;
                                           موجود در یک ماژول، محلی (Local) آن ماژول میباشند. به
not n1(w1,S);
and a1 (w2, w1, I0);
                                           عنوان مثال، IO تعریف شده در mux21 ارتباطی با IO تعریف
and a2 (w3, I1, S);
or o1 (0, w2, w3);
                                                                             شده در mux41 ندارد.
endmodule
                                           استفاده از ماژولهای از قبل طراحی شده، موجب میشود \diamondsuit
module mux41 (0, I0, I1, I2, I3, S0, S1);
input I0, I1, I2, I3, S0, S1;
                                           برنامهنویسی سریعتر و به صورت سادهتری انجام گیرد. به این روش
output 0;
mux21 m0 (W1, I0, I1, S0);
                                           طراحی اصطلاحا طراحی سلسلهمراتبی (Hierarchical)
mux21 m1 (W2, I2, I3, S0);
mux21 m2 (O, W1, W2, S1);
                                                                                      گفته میشود.
endmodule
```

# برنامه شماره $\Delta$ (طراحی 4\*1)(ادامه)



نتیجه سنتز با ابزار XST ، ابتدا به صورت زیر خواهد بود. اگر روی هر یک از x21ها کلیک کنیم، داخل سود. اگر روی هر یک از mux21 ظاهر می شود (شکل صفحه بعد). این امر، خود گویای سلسله مراتبی بودن طراحی می باشد.

# برنامه شماره $\Delta$ (طراحی 4\*1 سماره $\Delta$ ) (ادامه)



در این شکل، روی m0 کلیک شده است و در نتیحه، داخل آن در ابزار شبیهساز نشان داده شده است.