باسمه تعالى



دستور کار آزمایشگاه مدار منطقی گروه مهندسی برق و کامپیوتر سال تحصیلی ۹۳–۹۲

بسمه تعالى

هدف از ارائهٔ ازمایشگاه مدارهای منطقی ، آشنایی دانشجویان با چگونگی کار با تراشههای دیجیتال و همچنین چگونگی طراحی وپیاده سازی مدارات ساده ترکیبی وترتیبی دیجیتال است . قبل از شروع کار در آزمایشگاه لازم نکاتی را در مورد چگونگی انجام آزمایشات و همچنین ارزیابی کار هر دانشجو متذکر شویم :

۱- دانشجو برای انجام هر آزمایش باید مقدمات آنرا قبل از ورود به آزمایشگاه انجام دهد . که این موارد عبارتند از :

الف- مطالعه راهنمای (Data Sheet) آی سی هایی که قرار است در آزمایش آنروز با آن کار انجام شود . راهنمای هر آی سی در انتهای دستور کار موجود است . البته کتابچه های راهنما را می توانید از کتابخانه دانشکده نیز تهیه فرمایید . لازم به ذکر است که در ابتدای هر جلسه ممکن است یک امتحانک (کوییز) از چگونگی کار یک آی سی به صورت کتبی گرفته شود .

ب- تهیه پیش گزارش: بسیاری از آزمایشاتی که انجام می دهید لازم است که مدار آنرا قبلا طراحی کنید. شما باید تمام مراحل طراحی را در پیش گزارش بیاورید. که این موارد شامل جداول درستی، جداول ساده سازی، عبارات و همچنین شکل مدار نهایی می باشد. پیش گزارش باید در دو نسخه و در کاغذ A4 تهیه شود که یک نسخهٔ آن به مربی آزمایشگاه تحویل داده می شود و نسخهٔ دیگر در اختیار دانشجو خواهد بود تا بر اساس آن آزمایش مربوطه را انجام دهد.

۲- حضور در تمام جلسات آزمایشگاه الزامی است و در صورت غیبت ، دانشجو باید در همان هفته و در یکی دیگر از
 گروهای آزمایشگاه و البته با هماهنگی مربی آزمایشگاه ، آزمایش مربوطه را انجام دهد . لازم به ذکر است غیبت
 بیش از دو جلسه مجاز نیست .

۳- هر آزمایش دارای چند قسمت می باشد که تمامی آنها در یک جلسه سه ساعته انجام می شود . بعد از اتمام هر جلسه آزمایشگاه دانشجو باید یک گزارش کار از آزمایشات انجام شده به مربی آزمایشگاه تحویل دهد . البته گزارش به صورت گروهی و حداکثر یک هفته بعد از انجام آزمایش تحویل می شود .

گزارش آزمایشگاه شامل نتایج هر آزمایش به صورت شکل و جداول و نتایج خروجی مدارها ، پاسخ سؤالات در هر آزمایش و در نهایت برداشت نهایی و تجربیات کسب شده دانشجو در آن آزمایش می باشد .

۴- نمره نهایی از مجموع نمرات زیر بدست خواهد آمد :

پیش گزارش(۲۵ درصد) – کار در آزمایشگاه (۳۵ درصد) – گزارش کار (۱۵ درصد) – امتحان عملی یا کتبی (۲۵ درصد) (۲۵ درصد)

مقدمه: قبل از شروع کار در آزمایشگاه لازم است آشنایی اولیه در مورد انواع تکنولوژی آی سیهای منطقی و همچنین نحوهٔ کار با آنها داشته باشیم .


متداولترین خانوادههای مدارهای منطقی که حاوی مدارهای پایه هستند عبارتند از خانوادهٔ CMOS و خانوادهٔ TTL که مورد اخیر دارای زیر گروههای مختلفی است که در جدول زیر به چند نمونه از آن اشاره شده است .

مفهوم آن	حرف اختصاري
نمونهٔ CMOS آیسی TTL آن	С
نمونهٔ سریع	F
نمونهٔ سریع و پر قدرت	Н
نمونهٔ شاتکی	S
نمونهٔسریع CMOS آیسی TTL که با CMOS سازگار است	НС
نمونهٔسریع CMOS آیسی TTL که با TTL سازگار است	НСТ
کم مصرف	L
کم مصرف با ورودی شاتکی	LS
نمونهٔ پیشرفته کم مصرف با ورودی شاتکی	ALS

سطح تغذیه در خانواده TTL ولتاژ نامی 4 و در خانوادهٔ CMOS از 7 تا 10 ولت تغییر می کند . همچنین سطوح منطقی صفر و یک برای هر کدام از این دو خانواده در جدول زیر ذکر شده است .

CMOS	TTL	
بیش از دو سوم تغذیه	بیش از ۲ ولت	سطح منطقی ۱
کمتر از یک سوم	کمتر از ۰/۸ ولت	سطح منطقی ۰
تغذيه		
بین یک سوم و	بین ۲ — ۰/۸ ولت	نا معتبر
دوسوم تغذيه		

برای شناخت یک تراشهٔ دیجیتال از نظر نوع تکنولوژی و نوع کاربرد آن ، میتوان از شمارهٔ مخصوصی که روی هر آیسی نوشته شده است استفاده کرد و با مراجعه به کتابچههای CMOS یا TTL با عملکرد آن تراشه بصورت کامل آشنا شد . متداولترین آیسیهای TTL با پیشوند ۴ و آیسیهای ۲۳۱ با پیشوند ۴ متمایز می گردند . در شکل بعد نحوهٔ شناخت تراشه و ترتیب قرار گرفتن پایههای آن آورده شده است .




آزما پشي اول

آشنایی با تراشههای گیت منطقی


وسائل مورد نیاز بِردبورد (Bread Board)، تراشههای ۷۴۰۰ (NAND) ۷۴۰۳ (NOT) ۷۴۰۳ (NAND) و NAND (NAND CMOS) ۴۰۱۱

آزمایش ۱–۱

در این آزمایش تراشه ۷۴۰۴ که حاوی شش عدد معکوس کننده می باشد را مورد آزمایش قرار میدهید . الف - ابتدا طبق شکل زیر بردبورد (Bread Board) را برای انجام آزمایش آماده کنید . منبع تغذیه را روشن نموده و ولتاژ آنرا برای ۵ ولت تنظیم نمایید . اکنون موقتاً منبع را خاموش و یا در حالت Standby قرار دهید .




ب - تراشه ۷۴۰۴ را بر روی بردبورد قرار دهید و در ابتدا سرهای تغذیه تراشه را توسط سیم به ردیفهای تغذیه مربوطه روی بردبورد متصل نمایید . توجه کنید در هنگام متصل نمودن پایههای تغذیه تراشه به ولتاژ ، حتماً منبع ولتاژ خاموش و یا در حالت Standby باشد . بعد از این مرحله میتوانید تغذیه را روشن نمایید .



	خروجی		
ورودی	ولتاژ	منطق	
۵ ولت			
۰ ولت			
باز			

ج – اکنون با استفاده از گیت NOT با ورودی سر شماره ۱ و خروجی سر شماره ۲ جدول را تکمیل کنید . ولتاژهای \cdot و α ولت با اتصال دادن سرشماره ۱ به ردیف زمین یا ردیف α ولت بدست می آید . ولتاژ خروجی سر شماره ۲ توسط ولتمتر اندازه گیری می شود .

د – در این آزمایش می خواهیم خروجی را توسط دیود نورانی (LED) مشاهده کنیم . مطابق شکل زیر مدار را ببندید و جدول مربوطه را کامل کنید .



تحقیق ۱ : در مورد مدار داخلی یک گیت NOT در خانوادهٔ TTL جستجو کنید و شکل آنرا در گزارش کار بیاورید .

سؤال ۱:در این آزمایش ورودی باز دارای چه منطقی است ؟ با توجه به شکل داخلی گیت دلیل آن چیست ؟ آیا این امر برای تمام خانوادهٔ TTL صادق است؟

آزمایش ۲–۱

یک تراشه ۴۰۱۱ (حاوی چهار گیت NAND) را روی بردبورد قرار دهید و آنرا تغذیه نمایید وسیس مطابق جدول زیرگیت NAND را آزمایش کنید .

دى	פרפי	جی	خرو
A	В	ولتاژ	منطق
0	0		
0	1		
1	0		
1	1		
0	باز	oscop	
1	باز	oscop	

خروجي

منطق


On/Off

ورودي

۵ ولت

٠ ولت

باز




تحقیق ۲: در مورد مدار داخلی یک گیت NAND در خانوادهٔ CMOS جستجو کنید و شکل آنرا در گزارش کار بیاورید .

سؤال ۲ : در این آزمایش ورودی باز دارای چه منطقی است ؟ با توجه به شکل داخلی گیت دلیل آن چیست ؟ آیا این امر برای تمام خانوادهٔ CMOS صادق است ؟

آزمایش ۳–۱

تراشهٔ ۷۴۰۰ دارای چهار گیت NAND با خروجی معمولی است . با استفاده از یک تراشه ۷۴۰۰ مدار را ببندید و سپس جدول مربوطه را تکمیل نمایید .

ورودى		خروجی	
A	В	ولتاژ	منطق
0	0		
0	1		
1	0		
1	1		




آزمایش۴–۱

الف - تراشهٔ ۷۴۰۳ دارای چهار گیت NAND با خروجی کلکتور باز (Open Collector) است . با استفاده از یک تراشه ۷۴۰۳ مدار را ببندید و سپس جدول مربوطه را تکمیل نمایید .

سؤال ٣ – آيا مقادير بدست مطابق انتظار است ؟ چرا ؟

C)0.0			جى	خرو	
ىي	ورودی		مرحلة الف		مرحل
A	В	ولتاژ	منطق	ولتاژ	منطق
0	0				
0	1				
1	0				
1	1				




ب – در این مرحله یک مقاومت $2.2 \mathrm{K}\Omega$ بین خروجی مدار و ولتاژ $5 \mathrm{v}$ قرار دهید و آزمایش مرحلهٔ قبل را تکرار کنید .

سؤال ۴ – تفاوت تراشهٔ ۷۴۰۰ و ۷۴۰۳ در چیست ؟

سؤال ۵ - آیا در این دو تراشه می توان خروجی دو گیت را به هم متصل نمود ؟ در این صورت رابطهٔ بین خروجی و ورودیها چگونه خواهد بود ؟

تحقیق ۳ — در مورد خروجیهای سه حالته (tree stat) تحقیق کنید و توضیحات لازم را درگزارش کار بیاورید .




آزما پشی دوم

مدارهای جمع کننده و مقایسه کننده

اهداف : طراحی مدارهای جمع کننده کامل و جمع کننده و تفریق کنندهٔ چهار بیتی ، و مقایسه کننده ها

آزمایش۲–۱


با استفاده از تراشههای ۷۴۰۰ و ۷۴۸۶ یک جمع کننده کامل یک بیتی(شکل زیر) طراحی نمایید. سعی کنید تعداد گیتها حداقل باشد. مدار خود را بسته و سپس جدول ترکیبات آنرا به کمک آزمایش بدست آورید. شکل مدار را بطور کامل با استفاده از گیتها رسم کنید.



Cin	A	В	Cout	SUM
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

آزمایش ۲-۲

شکل زیر یک جمع کننده و تفریق کننده چهار بیتی میباشد . ضمن توضیح در مورد طرز کار آن ، مدار را بسته ، آنرا طبق جدول زیر مورد آزمایش قرار دهید.



M	A	В	Sum	Co
0	0011	0010		
1	0011	0010		
0	0010	0011		
1	0010	0011		
0	1001	1000		
1	1001	1000		


تحقیق ۱ : بررسی کنید که در کامپیوتر یک عدد علامت دار چگونه در حافظهٔ ذخیره می گردد . آیا جوابهای مدار در حالت تفریق با جواب تحقیق شما سازگار است ؟ توضیح دهید .

سؤال ۱ : چگونه می توان با استفاده از دو تراشه ۷۴۸۳ یک جمع کننده هشت بیتی ساخت ؟ طرح خود را به طور کامل رسم نمایید .

سؤال ۲ : با استفاده از کتابها وکاتالوگهای موجود شماره چند تراشه جمع کننده دیگر از خانواده TTL و CMOS را بنویسید .

آزمایش۲-۳


با استفاده از تراشهٔ جمع کنندهٔ ۷۴۸۳ و گیتهای مناسب دیگر یک جمع کنندهٔ BCD بسازید . طرح خود را بصورت مناسب رسم نمایید . در آزمایشگاه آنرا بسته و مطابق جدول مورد آزمایش قرار دهید .



A	В	دهگان	یکان
2	3		
4	5		
6	5		
8	9		
9	9		

آزمایش۲–۴

با استفاده از تراشه های ۷۴۰۰ و ۷۴۸۶ مقایسه کننده یک بیتی طراحی و آنرا آزمایش کنید . این مدار دارای دو ورودی و سه خروجی همانند شکل زیر میباشد . (در هر حالت به ازای فعال بودن یک خروجی ، خروجیهای دیگر باید صفر باشند)



A	В	>	=	<
0	0			
0	1			
1	0			
1	1			


تحقیق ۲ – تراشهٔ ۷۴۸۵ یک مقایسه کننده چهار بیتی است . در مورد چگونگی عملکرد آن توضیح دهید . چگونه می توان توسط دو عدد از تراشه ۷۴۸۵ یک مقایسه کننده هشت بیتی ساخت ؟ طرح کامل مدار را رسم کنید . در طرح خود مشخص کنید که کدام تراشه برای چهار بیت بالا (MSB) و کدام برای چهار بیت پایین (LSB) می باشد .



4-BIT BINARY FULL ADDER WITH FAST CARRY

The SN54/74LS83A is a high-speed 4-Bit binary Full Adder with internal carry lookahead. It accepts two 4-bit binary words $(A_1-A_4,\,B_1-B_4)$ and a Carry Input (C_0) . It generates the binary Sum outputs $\Sigma_1-\Sigma_4)$ and the Carry Output (C_4) from the most significant bit. The LS83A operates with either active HIGH or active LOW operands (positive or negative logic). The SN54/74LS283 is recommended for new designs since it is identical in function with this device and features standard corner power pins.

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE: The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOADING (Note a)

PIN NAMES

		HIGH	LOW
A1-A4	Operand A Inputs	1.0 U.L.	0.5 U.L.
B1-B4	Operand B Inputs	1.0 U.L.	0.5 U.L.
C ₀	Carry Input	0.5 U.L.	0.25 U.L.
$\Sigma_1 - \Sigma_4$	Sum Outputs (Note b)	10 U.L.	5 (2.5) U.L.
C ₄	Carry Output (Note b)	10 U.L.	5 (2.5) U.L.
$\Sigma_1 - \Sigma_4$	Sum Outputs (Note b)	10 U.L.	5 (2.5) U.L.

NOTES:

- a) 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

SN54/74LS83A

4-BIT BINARY FULL ADDER WITH FAST CARRY

LOW POWER SCHOTTKY



J SUFFIX CERAMIC CASE 620-09



N SUFFIX PLASTIC CASE 648-08




D SUFFIX SOIC CASE 751B-03

ORDERING INFORMATION

SN54LSXXJ Ceramic SN74LSXXN Plastic SN74LSXXD SOIC

LOGIC SYMBOL



SN74LS85

4-Bit Magnitude Comparator

The SN74LS85 is a 4-Bit Magnitude Camparator which compares two 4-bit words (A, B), each word having four Parallel Inputs (A₀-A₃, B₀-B₃); A₃, B₃ being the most significant inputs. Operation is not restricted to binary codes, the device will work with any monotonic code. Three Outputs are provided: "A greater than B" (O_{A>B}), "A less than B" (O_{A<B}), "A equal to B" (O_{A=B}). Three Expander Inputs, I_{A>B}, I_{A<B}, I_{A=B}, allow cascading without external gates. For proper compare operation, the Expander Inputs to the least significant position must be connected as follows: I_{A>B} = I_{A>B} = L, I_{A=B} = H. For serial (ripple) expansion, the O_{A>B}, O_{A<B} and O_{A=B} Outputs are connected respectively to the I_{A>B}, I_{A<B}, and I_{A=B} Inputs of the next most significant comparator, as shown in Figure 1. Refer to Applications section of data sheet for high speed method of comparing large words.

The Truth Table on the following page describes the operation of the SN74LS85 under all possible logic conditions. The upper 11 lines describe the normal operation under all conditions that will occur in a single device or in a series expansion scheme. The lower five lines describe the operation under abnormal conditions on the cascading inputs. These conditions occur when the parallel expansion technique is used.

- · Easily Expandable
- · Binary or BCD Comparison
- O_{A>B}, O_{A<B}, and O_{A=B} Outputs Available

GUARANTEED OPERATING RANGES

Symbol	Parameter	Min	Тур	Max	Unit
Vcc	Supply Voltage	4.75	5.0	5.25	٧
T _A	Operating Ambient Temperature Range	0	25	70	°C
I _{OH}	Output Current – High			-0.4	mA
l _{OL}	Output Current – Low			8.0	mA



ON Semiconductor

Formerly a Division of Motorola http://onsemi.com

LOW POWER SCHOTTKY






D SUFFIX CASE 751B

ORDERING INFORMATION

Device Package		Shipping
SN74LS85N	N74LS85N 16 Pin DIP 2000 Units/E	
SN74LS85D	16 Pin	2500/Tape & Reel

SN74LS85

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE:


The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

	_	LOADING	(Note a)
PIN NAMES		HIGH	LOW
$A_0 - A_3$, $B_0 - B_3$	Parallel Inputs	1.5 U.L.	0.75 U.L.
I _{A = B}	A = B Expander Inputs	1.5 U.L.	0.75 U.L.
$I_{A < B'}I_{A > B}$	A < B, A > B, Expander Inputs	0.5 U.L.	0.25 U.L.
$O_{A > B}$	A Greater than B Output	10 U.L.	5 U.L.
O _{A < B}	B Greater than A Output	10 U.L.	5 U.L.
O _A = B	A Equal to B Output	10 U.L.	5 U.L.

NOTES:

a) 1 TTL Unit Load (U.L.) = 40 µA HIGH/1.6 mA LOW.

LOGIC SYMBOL




V_{CC} = PIN 16 GND = PIN 8

آزما پشی سوم

آشنایی با MUX ، ENCODER ، DECODER و DEMUX

آزمایش۳–۱


 2^n یا کدبردارها مدارهایی هستند ، با n ورودی که بر اساس هر یک از حالات ورودی یکی از n و DECODER کروجی آن فعال می گردد . اکنون با استفاده از تراشه n (AND) n (AND) و n (AND) کدبردار n به n را طراحی کنید و سپس آنرا مورد آزمایش قرار داده و درستی جدول حالات آنرا بررسی کنید .



A	В	D3	D2	D1	D0
0	0				
0	1				
1	0				
1	1				

آزمایش ۳-۲

ENCODER و یا کدگذارها عمل عکس کدبردارها را انجام میدهند . به اینصورت که دارای 2^n ورودی (حداکثر) و ENCODER میباشند . اگر یکی از ورودیها فعال باشد ، خروجی یک عدد n بیتی متناظر با همان ورودی خواهد بود اکنون با استفاده از تراشهٔ ۷۴۰۰ یک کدگذار 4 به 7 را طراحی کرده و جدول درستی آنرا با توجه به آزمایش مورد بررسی قرار دهید .




I3	I2	I1	10	D1	D0
0	0	0	1		
0	0	1	0		
0	1	0	0		
1	0	0	0		

آزمایش۳-۳

DEMUX یا پخش کننده داده دارای n خط ورودی (بعنوان آدرس و یا خطوط کنترل) و حداکثر n خروجی و تنها دارای یک ورودی اطلاعات میباشد . بر اساس فرمانی که روی خطوط کنترل می آید ورودی به یکی از خروجیها منتقل می گردد .

حال یک پخش کننده داده که دارای چهار خروجی است طراحی کرده و آنرا مورد آزمایش قرار دهید . در طراحی از تراشه ۷۴۰۰ و ۷۴۰۸ استفاده کنید .

(مطابق شكل و جدول صفحهٔ بعد)



S1	S0	I	Q3	Q2	Q1	Q0
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

آزمایش ۳-۴

تراشه V\$100 دارای دو انتخاب کننده داده (<math>MUX)چهار به یک میباشد . با مراجعه به کاتالوگ این تراشه ، با نحوهٔ کار آن آشنا شوید .

اکنون با استفاده از این تراشه و گیتهای اضافی یک مالتی پلکسر ۸ به ۱ طراحی کنید و سپس آنرا مورد آزمایش قرار دهید .

آزمایش ۳-۵

ب – با استفاده از مالتی پلکسر ساخته شده در قسمت قبل تابع F(A,B,C)=(0,2,4,5) را پیاده سازی نمایید . و در عمل آنرا مورد آزمایش قرار دهید .

سؤال ۱ - تراشهٔ ۴۰۵۱ یک مالتی پلکسر ۸ به ۱ میباشد با مراجعه به کتابهای CMOS ، قابلیتهای این تراشه را بنویسید . قابلیت اضافی این تراشه نسبت به مشابه TTL آن در چیست ؟




DUAL 4-INPUT MULTIPLEXER

The LSTTL/MSI SN54/74LS153 is a very high speed Dual 4-Input Multiplexer with common select inputs and individual enable inputs for each section. It can select two bits of data from four sources. The two buffered outputs present data in the true (non-inverted) form. In addition to multiplexer operation, the LS153 can generate any two functions of three variables. The LS153 is fabricated with the Schottky barrier diode process for high speed and is completely compatible with all Motorola TTL families.

- · Multifunction Capability
- · Non-Inverting Outputs
- · Separate Enable for Each Multiplexer
- . Input Clamp Diodes Limit High Speed Termination Effects

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE: The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOADING (Note a)


PIN NAMES

		HIGH	LOW
<u>S</u> 0 E I ₀ , I ₁ Z	Common Select Input Enable (Active LOW) Input Multiplexer Inputs Multiplexer Output (Note b)	0.5 U.L. 0.5 U.L. 0.5 U.L. 10 U.L.	0.25 U.L. 0.25 U.L. 0.25 U.L. 5 (2.5) U.L.
	,		` '

NOTES:


- a) 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

LOGIC DIAGRAM



SN54/74LS153

DUAL 4-INPUT MULTIPLEXER LOW POWER SCHOTTKY



J SUFFIX CERAMIC CASE 620-09




N SUFFIX PLASTIC CASE 648-08



D SUFFIX SOIC CASE 751B-03

ORDERING INFORMATION

SN54LSXXXJ Ceramic SN74LSXXXN Plastic SN74LSXXXD SOIC



SN54/74LS153

FUNCTIONAL DESCRIPTION

The LS153 is a Dual 4-input Multiplexer fabricated with Low Power, Schottky barrier diode process for high speed. It can select two bits of data from up to four sources under the control of the common Select Inputs (S $_0$, S $_1$). The two 4-input multiplexer circuits have individual active LOW Enables (E $_a$, E $_b$) which can be used to strobe the outputs independently. When the Enables (E $_a$, E $_b$) are HIGH, the corresponding outputs (Z $_a$, Z $_b$) are forced LOW.

The LS153 is the logic implementation of a 2-pole, 4-position switch, where the position of the switch is determined by the logic levels supplied to the two Select Inputs. The logic equations for the outputs are shown below.

$$\begin{split} &Z_{a} = \overline{E}_{a} \cdot (I_{0a} \cdot \overline{S}_{1} \cdot \overline{S}_{0} + I_{1a} \cdot \overline{S}_{1} \cdot S_{0} + I_{2a} \cdot S_{1} \cdot \overline{S}_{0} + \\ &I_{3a} \cdot S_{1} \cdot S_{0}) \\ &Z_{b} = \overline{E}_{b} \cdot (I_{0b} \cdot \overline{S}_{1} \cdot \overline{S}_{0} + I_{1b} \cdot \overline{S}_{1} \cdot S_{0} + I_{2b} \cdot S_{1} \cdot \overline{S}_{0} + \\ &I_{3b} \cdot S_{1} \cdot S_{0}) \end{split}$$

The LS153 can be used to move data from a group of registers to a common output bus. The particular register from which the data came would be determined by the state of the Select Inputs. A less obvious application is a function generator. The LS153 can generate two functions of three variables. This is useful for implementing highly irregular random logic.

TRUTH TABLE

SELECT	INPUTS	INPUTS (a or b)			OUTPUT		
s_0	s ₁	E	I ₀	I ₁	l ₂	l3	Z
Х	Х	Н	Х	Χ	Х	Χ	L
L	L	L	L	X	X	X	L
L	L	L	Н	X	X	X	Н
Н	L	L	Х	L	Χ	X	L
Н	L	L	Х	Н	X	X	Н
L	Н	L	Х	X	L	X	L
L	Н	L	Χ	X	Н	X	Н
Н	Н	L	Χ	X	Χ	L	L
Н	Н	L	Х	Χ	Χ	Н	Н

H = HIGH Voltage Level

L = LOW Voltage Level

X = Don't Care

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Тур	Max	Unit
Vcc	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	٧
Тд	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
loh	Output Current — High	54, 74			-0.4	mΑ
loL	Output Current — Low	54 74			4.0 8.0	mA

74HC/HCT157


Philips Semiconductors Product specification


Quad 2-input multiplexer


74HC/HCT157

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1	S	common data select input
2, 5, 11, 14	1l ₀ to 4l ₀	data inputs from source 0
3, 6, 10, 13	1I ₁ to 4I ₁	data inputs from source 1
4, 7, 9, 12	1Y to 4Y	multiplexer outputs
8	GND	ground (0 V)
15	Ē	enable input (active LOW)
16	Vcc	positive supply voltage








Philips Semiconductors Product specification

Quad 2-input multiplexer

74HC/HCT157




FUNCTION TABLE

	INP	OUTPUT		
Ē	s	nl ₀	nl ₁	nY
Н	Х	Х	Х	L
L	L	L	Х	L
L	L	Н	Х	Н
L	Н	X	L	L
L	Н	X	Н	Н

Notes

H = HIGH voltage level
 L = LOW voltage level
 X = don't care



آزمایش چهارم

آشنایی با فلیپ فلایها

آزمایش ۱-۴

مدار RS دو مرحلهای همگام را طبق شکل زیر ببندید . با اعمال یک پالس مربعی با فرکانس کم به ورودی CP و تغییر دادن ورودیها ، طرز کار مدار را بررسی نمایید . جدول حالات را برای مدار بنویسید . بررسی کنید که تغییر حالات در خروجی ، در لبهٔ پایین روندهٔ پالس ورودی اتفاق میافتد یا در لبهٔ بالا روندهٔ آن ؟


5 •	1 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0
	IC1 IC2
R ·	9 8 13 11 10 8 12 11 -Q
CP •	IC3

S	R	Q	Q`
0	0		
0	1		
1	0		
1	1		

آزمایش ۲-۴

الف - مدار شکل زیر یک مول پالس خودکار می باشد . مدار را ببندید و خروجی نقاط A و B و C را توسط اسیلوسکوپ مشاهده کنید . (نقطهٔ A خروجی اصلی می باشد) مدار را برای آزمایش بعد نگهدارید .

سؤال : مدار چگونه کار می کند ؟ توضیح دهید .



$$f = \frac{1}{2.2RC}$$

$$R=R1+R2$$

$$RL>10R$$

C: set Range Of Opration R2: Sets Of Max Ferq R1+R2: Sets Of Min Freq

آزمایش۲-۴

ب- تراشه ۷۴۷۳ حاوی دو عدد فلیپ فلاپ JK میباشد ، یکی از فلیپ فلاپها را انتخاب کرده مورد آزمایش قرار دهید و جدول درستی آنرا بنویسید . خروجی را همزمان با ورودی کلاک بصورت همزمان توسط اسیلوسکوپ مشاهده کنید .

توجه : برای پایهٔ کلاک از مدار مولد پالسی که در آزمایش قبل ساخته اید استفاده کنید . سؤال – این فلیپ فلاپ به چه لبه ای از پالس ساعت حساس است ؟ ج- با استفاده از تراشهٔ ۷۴۷۳ مداری طراحی کنید که فرکانس پالس ساعت را به چهار تقسیم کند . طرح خود را آزمایش نمایید . خروجی و کلاک را توسط اسکوپ مشاهده کنید .

آزمایش ۳-۴

الف - تراشهٔ 747 دارای دو فلیپ فلاپ D میباشد . اکنون این فلیپ فلاپ را مورد آزمایش قرار داده و جدول تغییر حالات آنرا بنویسید . بررسی کنید که تغییر حالات در خروجی ، در لبهٔ پایین روندهٔ پالس ورودی اتفاق میافتد یا در لبهٔ بالا رونده آن ؟

ب- قسمت ج آزمایش قبل را توسط D فلیپ فلاپ تکرار کنید .

Hex inverter

DESCRIPTION

The HEF4069UB is a general purpose hex inverter. Each of the six inverters is a single stage.




Fig.1 Functional diagram.




Fig.2 Pinning diagram.

HEF4069UBP(N): 14-lead DIL; plastic

(SOT27-1)

HEF4069UBD(F): 14-lead DIL; ceramic (cerdip)

(SOT73)

HEF4069UBT(D): 14-lead SO; plastic

(SOT108-1)

(): Package Designator North America




Fig.3 Schematic diagram (one inverter).

FAMILY DATA, I_{DD} LIMITS category GATES


See Family Specifications for VIH/VIL unbuffered stages



DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

The SN54LS/74LS73A offers individual J, K, clear, and clock inputs. These dual flip-flops are designed so that when the clock goes HIGH, the inputs are enabled and data will be accepted. The logic level of the J and K inputs may be allowed to change when the clock pulse is HIGH and the bistable will perform according to the truth table as long as minimum set-up times are observed. Input data is transferred to the outputs on the negative-going edge of the clock pulse.

LOGIC DIAGRAM (Each Flip-Flop)



MODE SELECT — TRUTH TABLE

OPERATING MODE		INPUTS	OUTPUT\$		
OPERATING MODE	<u>C</u> D	J	К	Q	Q
Reset (Clear) Toggle Load "0" (Reset) Load "1" (Set) Hold	L H H H	X h l h	X h h		H a H ¬ I a

H, h = HIGH Voltage Level

L, I = LOW Voltage Level

X = Don't Care

I, h (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the HIGH to LOW clock transition.

SN54/74LS73A

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

LOW POWER SCHOTTKY



J SUFFIX CERAMIC CASE 632-08



N SUFFIX PLASTIC CASE 646-06




D SUFFIX SOIC CASE 751A-02

ORDERING INFORMATION

SN54LSXXJ Ceramic SN74LSXXN Plastic SN74LSXXD SOIC

LOGIC SYMBOL






DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOP

The SN54/74LS74A dual edge-triggered flip-flop utilizes Schottky TTL circuitry to produce high speed D-type flip-flops. Each flip-flop has individual clear and set inputs, and also complementary Q and \overline{Q} outputs.

Information at input D is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level of the clock pulse and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the HIGH or the LOW level, the D input signal has no effect.

LOGIC DIAGRAM (Each Flip-Flop)



MODE SELECT — TRUTH TABLE

OPERATING MODE		INPUTS	OUTPUTS		
OF LING WODE	s _D	<u>s</u> D	D	Q	Q
Set Reset (Clear) *Undetermined Load "1" (Set) Load "0" (Reset)	HHHH	HLLHH	X X h	HLHHL	L H H L H

* Both outputs will be HIGH while both S_D and C_D are LOW, but the output states are unpredictable if S_D and C_D go HIGH simultaneously. If the levels at the set and clear are near V_{IL} maximum then we cannot guarantee to meet the minimum level for V_{OH}.

H, h = HIGH Voltage Level

L, I = LOW Voltage Level


X = Don't Care


i, h (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the HIGH to LOW clock transition.

SN54/74LS74A

DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOP

LOW POWER SCHOTTKY





آزما بش بنجن


طراحی شمارندههای همگام و ناهمگام

آزمایش۵–۱

یک شمارندهٔ همگام مبنای ۱۲ بااستفاده از تراشههای ۷۴۷۳ و ۷۴۰۸ طراحی کنید . ابتدا با اعمال پالس ساعت با فرکانس پایین ، خروجیها را توسط LED نمایش دهید .


آزمایش۵–۲

یک شمارندهٔ نا همگام مبنای ۱۰ طراحی کنید . با اعمال پالس ساعت با فرکانس پایین ، خروجیها را توسط LED نمایش دهید و خروجیها را توسط اسکوپ مشاهده و رسم نمایید.



آزمایش۵-۳

یک مقسم فرکانس ۱۲ متقارن درحالت ناهمگام طراحی کنید . در این مدار خروجی در پنج پالس در حالت صفر و در پنج پالس بعدی در حالت یک خواهد بود . مدار را ببندید ، ابتدا با دادن کلاک با فرکانس یک کیلو هرتز خروجی را با اسکوپ مشاهده نموده و با شکل زیر مقایسه کنید . سپس فرکانس را به یک هرتز کاهش دهید و خروجی ها را با LED نمایش دهید . به ترتیب شمارش در خروجی دقت کنید .



آزمایش۵-۴

یک شمارندهٔ همگام صعودی انزولی مبنای M را توسط تراشهٔ M و حداقل گیت طراحی کنید . این شمارنده دارای یک ورودی کنترل M میباشد بطوریکه اگر M=0 شمارنده بصورت صعودی و اگر M=1 بصورت نزولی شمارش نماید . خروجی را توسط LED مشاهده نمایید .

سؤال ۱ - محاسن و معایب شمارندههای همگام ونا همگام نسبت به یکدیگر چیست ؟


آ زُول فِينْ شَيْسَى

آشنایی با تراشه شمارنده ۷۴۹۲ و ۷۴۱۹۲ و کدبرداردهدهی به هفت قسمتی آزمایش۶–۱

الف – تراشه ۷۴۴۷ یا ۷۴۴۸ را به یک نمایشگر هفت قسمتی همانند شکل زیر متصل کرده و به ازاء حالات مختلف ورودی (۱۱۱۱) ، علائم مشخص شده روی نمایشگر را یادداشت کنید . توجه داشته باشید قرار دادن مقاومت بین تراشه و نمایشگر جهت جلوگیری از سوختن نمایشگر و تراشه الزامی است .

ب – پایه شماره ۳ تراشه (Lamp Test) را به ولتاژ LOW متصل کنید و به ازاء حالات مختلف ورودی تغییرات خروجی را مشاهده کنید .

ج – پایه شماره ۵ تراشه (blank-in) را به ولتاژ LOW وصل کرده و به ازاء حالات مختلف ورودی ، اَشکال نمایش داده شده توسط نمایشگر و همچنین ولتاژ پایه \dagger تراشه (blank-out) را توسط ولتمتر مشاهده نمایید .(مدار را برای آزمایش بعد نگهدارید)



آزمایش۶-۲

تراشهٔ ۷۴۹۲ می تواند بصورت یک شمارندهٔ مبنای ۱۲ ناهمگام عمل کند . با مراجعه به کاتالوگ این تراشه ، با شیوهٔ کار آن آشنا شوید .

الف – با استفاده از تراشهٔ ۷۴۹۲ یک شمارندهٔ مبنای ۱۲ را پیاده سازی کنید . خروجی را توسط مدار 7_segment مشاهده نمایید .

- با استفاده از دو ورودی RESET (MR2 و MR1) میتوان شمارش در مبناهای دیگر را انجام داد . در ابتدا مدار را برای شمارش در مبنای ۱۲ ببندید (قسمت الف) سپس طبق جدول زیر با اتصال پایههای RESET به خروجیهای مشخص شده ، مبنای شمارش را در جدول بنویسید .

MR1	MR2	مبنا
Q3	Q1	
Q3	Q0	
Q3	Q3	
Q2	Q1	
Q0	Q1	

ج - مدار را بصورت یک مقسم ۱۲ متقارن بسته و سپس با اتصال خروجیها به مدار نمایشگر ، ترتیب شمارش را مشاهده کنید (فرکانس کلاک 1Hz) . سپس پالس ورودی و خروجی با مقسم ۱۲ متقارن را بصورت همزمان توسط اسکوپ مشاهده کنید (فرکانس کلاک 10KHz).

د – با استفاده از دو V۴۹۲ و گیت اضافی شمارنده ای طرح کنید که از ۱ تا ۲۰ را به صورت BCD شمارش نماید. مدار را ببندبد و خروجی را با مدار نمایشگر مشاهده نمایید .

آزمایش۶–۳

شمارندهٔ ۷۴۱۹۲ یک شمارندهٔ در مبنای ۱۰ همگام میباشد . که قابلیت شمارش صعودی و نزولی و همچنین قابلیت بارگذاری را نیز دارد . با مراجعه به کتابچهٔ TTL با نحوهٔ عملکرد این تراشه آشنا شوید و سپس با استفاده از این تراشه آزمایش زیر را انجام دهید .

- برای شمارش صعودی و نزولی توسط یک خط کنترل مداری را با استفاده از ۷۴۰۰ طرح نمایید . مدار را ببندید و خروجی را با مدارنمایشگر seg مشاهده کنید .


سؤالات :


۱- تراشه ۴۵۱۱ یک کد بردار BCD به هفت قسمتی از نوع CMOS برای نمایشگرهای کاتد مشترک میباشد . اکنون با مراجعه به کاتالوگ این تراشه ، تفاوت این تراشه با تراشه ۷۴۴۷ را بنویسید .

۲- نقش یایه Lamp-Test در تراشههای ۷۴۴۷ و ۷۴۴۸ چیست ؟

۳- نحوهٔ استفاده از پایههای blank-in و blank-out در تراشهٔ ۷۴۴۷ را شرح دهید .

 $^{+}$ جهت نمایش دادن یک عدد اعشاری از شش نمایشگر استفاده شده است که طبق شکل زیر سه عدد آن ارقام اعشاری و سه نمایشگر دیگر آن ارقام صحیح را نمایش میدهند . اگر بخواهیم صفرهای قبل از عدد صحیح و صفرهای بعد از عدد اعشاری را نمایش ندهیم ، اتصالات لازم بین تراشه ها را طراحی و رسم نمایید .







BCD TO 7-SEGMENT DECODER


The SN54/74LS48 is a BCD to 7-Segment Decoder consisting of NAND gates, input buffers and seven AND-OR-INVERT gates. Seven NAND gates and one driver are connected in pairs to make BCD data and its complement available to the seven decoding AND-OR-INVERT gates. The remaining NAND gate and three input buffers provide lamp test, blanking input/ripple-blanking input for the LS48.

The circuit accepts 4-bit binary-coded-decimal (BCD) and, depending on the state of the auxiliary inputs, decodes this data to drive other components. The relative positive logic output levels, as well as conditions required at the auxiliary inputs, are shown in the truth tables.

The LS48 circuit incorporates automatic leading and/or trailing edge zero-blanking control (RBI and RBO). Lamp Test (LT) may be activated any time when the BI/RBO node is HIGH. Both devices contain an overriding blanking input (BI) which can be used to control the lamp intensity by varying the frequency and duty cycle of the BI input signal or to inhibit the outputs.

- . Lamp Intensity Modulation Capability (BI/RBO)
- Internal Pull-Ups Eliminate Need for External Resistors
- · Input Clamp Diodes Eliminate High-Speed Termination Effects


CONNECTION DIAGRAM DIP (TOP VIEW) VCC f g a b c d e 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 B C LT BITRBO RBI D A GND




SN54/74LS48

BCD TO 7-SEGMENT DECODER

LOW POWER SCHOTTKY





SN54/74LS48

PIN NAMES

LOADING (Note a)

		HIOH	LOW
A, B, C, D	BCD Inputs	0.5 U.L.	0.25 U.L.
RBI	Ripple-Blanking (Active Low) Input	0.5 U.L.	0.25 U.L.
LT	Lamp-Test (Active Low) Input	0.5 U.L.	0.25 U.L.
BI/RBO	Blanking Input or Ripple-	0.5 U.L.	0.75 U.L.
	Blanking Output (Active Low)	1.2 U.L.	2(1) U.L.
BI	Blanking (Active Low) Input	0.5 U.L.	0.25 U.L.
		Open-Collector	3.75 (1.25) U.L. (48)

NOTES:

- a) Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW

b) Outut current measured at V_{OUT} = 0.5 V
Output LOW drive factor is SN54LS/74LS48: 1.25 U.L. for Military (54), 3.75 U.L. for Commercial (74).



NUMERICAL DESIGNATIONS — RESULTANT DISPLAYS

TRUTH TABLE SN54/74LS48

	_		INPU	TS	_				0	UTP	UTS	3 -		\neg	
DECIMAL OR FUNCTION	ĽŤ	RBI	D	С	В	А	BI/RBO	a	b	С	d	e	f	g	NOTE
0	Н	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	L	1
1	Н	Х	L	L	L	Н	Н	L	Н	Н	L	L	L	L	1
2	Н	Х	L	L	Н	L	Н	Н	Н	L	Н	Н	L	Н	
3	Н	Х	L	L	Н	Н	Н	Н	Н	Н	Н	L	L	Н	
4	Н	Х	L	Н	L	L	Н	L	Н	Н	L	L	Н	Н	
5	Н	Х	L	Н	L	Н	Н	Н	L	Н	Н	L	Н	Н	
6	Н	Х	L	Н	Н	L	Н	L	L	Н	Н	Н	Н	Н	
7	Н	Х	L	Н	Н	Н	Н	Н	Н	Н	L	L	L	L	
8	Н	Х	Н	L	L	L	Н	Н	Н	Н	Н	Н	Н	Н	
9	Н	Х	Н	L	L	Н	Н	Н	Н	Н	L	L	Н	Н	
10	Н	Х	Н	L	Н	L	Н	L	L	L	Н	Н	L	Н	
11	Н	Х	Н	L	Н	Н	Н	L	L	Н	Н	L	L	Н	
12	Н	Х	Н	Н	L	L	Н	L	Н	L	L	L	Н	Н	
13	Н	Х	Н	Н	L	Н	Н	Н	L	L	Н	L	Н	Н	
14	Н	Х	Н	Н	Н	L	Н	L	L	L	Н	Н	Н	Н	
15	Н	Х	Н	Н	Н	Н	Н	L	L	L	L	L	L	L	
Bī	Х	Х	Х	Х	Х	Х	L	L	L	L	L	L	L	L	2
RBI	Н	L	L	L	L	L	L	L	L	L	L	L	L	L	3
ĽΤ	L	Х	Х	Х	Х	Х	Н	Н	Н	Н	Н	Н	Н	Н	4

NOTES:

- (1) BI/RBO is wired-AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO). The blanking out (BI) must be open or held at a HIGH level when output functions 0 through 15 are desired, and ripple-blanking input (RBI) must be open or at a HIGH level if blanking of a decimal 0 is not desired. X=input may be HIGH or LOW.
- (2) When a LOW level is applied to the blanking input (forced condition) all segment outputs go to a LOW level, regardless of the state of any other input condition.
- (3) When ripple-blanking input (RBI) and inputs A, B, C, and D are at LOW level, with the lamp test input at HIGH level, all segment outputs go to a HIGH level and the ripple-blanking output (RBO) goes to a LOW level (response condition).
- (4) When the blanking input/ripple-blanking output (BI/RBO) is open or held at a HIGH level, and a LOW level is applied to lamp-test input, all segment outputs go to a LOW level.





DECADE COUNTER; DIVIDE-BY-TWELVE COUNTER; 4-BIT BINARY COUNTER

The SN54/74LS90, SN54/74LS92 and SN54/74LS93 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) or divide-by-eight (LS93) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (Q to $\overline{\text{CP}}$) to form BCD, bi-quinary, modulo-12, or modulo-16 counters. All of the counters have a 2-input gated Master Reset (Clear), and the LS90 also has a 2-input gated Master Set (Preset 9).

- . Low Power Consumption . . . Typically 45 mW
- . High Count Rates . . . Typically 42 MHz
- Choice of Counting Modes . . . BCD, Bi-Quinary, Divide-by-Twelve, Binary
- Input Clamp Diodes Limit High Speed Termination Effects

PIN NAMES		LOADIN	G (Note a)
		HIGH	LOW
CP ₀	Clock (Active LOW going edge) Input to +2 Section	0.5 U.L.	1.5 U.L.
CP ₁	Clock (Active LOW going edge) Input to +5 Section (LS90), +6 Section (LS92)	0.5 U.L.	2.0 U.L.
CP ₁	Clock (Active LOW going edge) Input to +8 Section (LS93)	0.5 U.L.	1.0 U.L.
MR ₁ , MR ₂	Master Reset (Clear) Inputs	0.5 U.L.	0.25 U.L.
MS ₁ , MS ₂	Master Set (Preset-9, LS90) Inputs	0.5 U.L.	0.25 U.L.
Q ₀	Output from +2 Section (Notes b & c)	10 U.L.	5 (2.5) U.L.
Q ₁ , Q ₂ , Q ₃	Outputs from +5 (LS90), +6 (LS92), +8 (LS93) Sections (Note b)	10 U.L.	5 (2.5) U.L.

NOTES:

- a. 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b. The Output LOW drive factor is 2.5 U.L. for Military, (54) and 5 U.L. for commercial (74) Temperature Ranges.
- c. The ${\bf Q}_0$ Outputs are guaranteed to drive the full fan-out plus the $\overline{{\bf CP}}_1$ input of the device.
- d. To insure proper operation the rise (t_{Γ}) and fall time (t_{Γ}) of the clock must be less than 100 ns.

SN54/74LS90 SN54/74LS92 SN54/74LS93

DECADE COUNTER; DIVIDE-BY-TWELVE COUNTER; 4-BIT BINARY COUNTER

LOW POWER SCHOTTKY



J SUFFIX CERAMIC CASE 632-08



N SUFFIX PLASTIC CASE 646-06





D SUFFIX SOIC CASE 751A-02

ORDERING INFORMATION

SN54LSXXJ SN74LSXXN SN74LSXXD Ceramic Plastic SOIC


LOGIC SYMBOL





LS93

SN54/74LS90 • SN54/74LS92 • SN54/74LS93



FUNCTIONAL DESCRIPTION

The LS90, LS92, and LS93 are 4-bit ripple type Decade, Divide-By-Twelve, and Binary Counters respectively. Each device consists of four master/slave flip-flops which are internally connected to provide a divide-by-two section and a divide-by-five (LS90), divide-by-six (LS92), or divide-by-eight (LS93) section. Each section has a separate clock input which initiates state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes. The $\rm Q_0$ output of each device is designed and specified to drive the rated fan-out plus the $\overline{\rm CP}_1$ input of the device.

A gated AND asynchronous Master Reset ($MR_1 \bullet MR_2$) is provided on all counters which overrides and clocks and resets (clears) all the flip-flops. A gated AND asynchronous Master Set ($MS_1 \bullet MS_2$) is provided on the LS90 which overrides the clocks and the MR inputs and sets the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the devices may be operated in various counting modes.

LS90

- A. BCD Decade (8421) Counter The \(\overline{\text{CP}}_1\) input must be externally connected to the \(\overline{\text{Q}}_0\) output. The \(\overline{\text{CP}}_0\) input receives the incoming count and a BCD count sequence is produced.
- B. Symmetrical Bi-quinary Divide-By-Ten Counter The Q₃ output must be externally connected to the \(\overline{CP}_0\) input. The input count is then applied to the \(\overline{CP}_1\) input and a divide-byten square wave is obtained at output Q₀.

LS90 MODE SELECTION

RES	ET/SE	T INP	UTS	(OUTP	UTS		
MR ₁	MR_2	MS ₁	MS ₂	Q_0	Q ₁	Q_2	Q_3	
Н	Н	L	Х	L	L	L	L	
Н	Н	Х	L	L	L	L	L	
X	Х	Н	Н	Н	L	L	Н	
L	Х	L	X	l	Cou	ınt		
X	L	Х	L	Count				
L	Х	Х	L	Count				
X	L	L	X	1	Cou	ınt		

H = HIGH Voltage Level

X = Don't Care

LS90 BCD COUNT SEQUENCE

COUNT		OUT	PUT	
COUNT	Q ₀	Q ₁	Q_2	Q3
0	L	L	L	L
1	Н	L	L	L
2 3	L	Н	L	L
3	Н	Н	L	L
4 5	L	L	Н	L
5	Н	L	Н	L
6	L	Н	Н	L
7	Н	Н	Н	L
8	L	L	L	н
9	Н	L	L	Н

NOTE: Output Q₀ is connected to Input CP₁ for BCD count.

C. Divide-By-Two and Divide-By-Five Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function ($\overline{\text{CP}}_0$ as the input and Q_0 as the output). The $\overline{\text{CP}}_1$ input is used to obtain binary divide-by-five operation at the Q_3 output.

LS92

- A. Modulo 12, Divide-By-Twelve Counter The CP₁ input must be externally connected to the Q₀ output. The CP₀ input receives the incoming count and Q₃ produces a symmetrical divide-by-twelve square wave output.
- B. Divide-By-Two and Divide-By-Six Counter —No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function. The $\overline{\text{CP}}_1$ input is used to obtain divide-by-three operation at the Q_1 and Q_2 outputs and divide-by-six operation at the Q_3 output.

LS93

- A. 4-Bit Ripple Counter The output Q₀ must be externally connected to input \(\overline{CP}_1\). The input count pulses are applied to input \(\overline{CP}_0\). Simultaneous divisions of 2, 4, 8, and 16 are performed at the Q₀, Q₁, Q₂, and Q₃ outputs as shown in the truth table.
- B. 3-Bit Ripple Counter— The input count pulses are applied to input CP₁. Simultaneous frequency divisions of 2, 4, and 8 are available at the Q₁, Q₂, and Q₃ outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.

LS92 AND LS93 MODE SELECTION

	SET UTS	OUTPUTS					
MR ₁	MR ₂	Q_0	Q ₁	Q_2	Q_3		
Н	Н	L	L	L	L		
L	Н	1	Cou	ınt			
Н	L	Count					
L	L	1	Cou	ınt			

H = HIGH Voltage Level L = LOW Voltage Level

X = Don't Care

LS92 TRUTH TABLE

INCIII IADEE								
COUNT	OUTPUT							
COUNT	Q ₀	Q ₁	Q ₂	Q3				
0	L	L	L	L				
1	Н	L	L	L				
2 3	L	Н	L	L				
	Н	Н	L	L				
4 5	L	L	Н	L				
5	Н	L	Н	L				
6	L	L	L	Н				
7	Н	L	L	Н				
8	L	Н	L	Н				
9	Н	Н	L	Н				
10	L	L	Н	Н				
11	Н	L	Н	Н				

NOTE: Output Q₀ is connected to Input

LS93 TRUTH TABLE

COUNT		OUT	PUT	
COONT	Q_0	Q ₁	Q_2	Q_3
0	L	L	L	L
1	Н	L	L	L
2 3	L	Н	L	L
3	Н	Н	L	L
4 5	L	L	Н	L
5	Н	L	Н	
6	L	Н	Н	L
7	Н	Н	Н	L
8	L	L	L	Н
9	Н	L	L	Н
10	L	Н	L	Н
11	Н	Н	L	Н
12	L	L	Н	Н
13	Н	L	Н	Н
14	L	Н	Н	Н
15	Н	Н	Н	Н

NOTE: Output Q₀ is connected to Input




PRESETTABLE BCD/DECADE UP/DOWN COUNTER PRESETTABLE 4-BIT BINARY UP/DOWN COUNTER

The SN54/74LS192 is an UP/DOWN BCD Decade (8421) Counter and the SN54/74LS193 is an UP/DOWN MODULO-16 Binary Counter. Separate Count Up and Count Down Clocks are used and in either counting mode the circuits operate synchronously. The outputs change state synchronous with the LOW-to-HIGH transitions on the clock inputs.

Separate Terminal Count Up and Terminal Count Down outputs are provided which are used as the clocks for a subsequent stages without extra logic, thus simplifying multistage counter designs. Individual preset inputs allow the circuits to be used as programmable counters. Both the Parallel Load (PL) and the Master Reset (MR) inputs asynchronously override the clocks

- Low Power . . . 95 mW Typical Dissipation
- · High Speed . . . 40 MHz Typical Count Frequency
- · Synchronous Counting
- · Asynchronous Master Reset and Parallel Load
- · Individual Preset Inputs
- · Cascading Circuitry Internally Provided
- . Input Clamp Diodes Limit High Speed Termination Effects

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE: The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOADING (Note a)

PIN NAMES

		HIGH	LOW
CPU	Count Up Clock Pulse Input	0.5 U.L.	0.25 U.L.
CPD	Count Down Clock Pulse Input	0.5 U.L.	0.25 U.L.
<u>MR</u>	Asynchronous Master Reset (Clear) Input	0.5 U.L.	0.25 U.L.
PL	Asynchronous Parallel Load (Active LOW) Input	0.5 U.L.	0.25 U.L.
P_n	Parallel Data Inputs	0.5 U.L.	0.25 U.L.
Qn	Flip-Flop Outputs (Note b)	10 U.L.	5 (2.5) U.L.
<u>IC</u> D	Terminal Count Down (Borrow) Output (Note b)	10 U.L.	5 (2.5) U.L.
TCU	Terminal Count Up (Carry) Output (Note b)	10 U.L.	5 (2.5) U.L.


a. 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.


b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges

SN54/74LS192 SN54/74LS193

PRESETTABLE BCD/DECADE UP/DOWN COUNTER PRESETTABLE 4-BIT BINARY UP/DOWN COUNTER


LOW POWER SCHOTTKY





SN54/74LS192 • SN54/74LS193

STATE DIAGRAMS




LS192 LOGIC EQUATIONS FOR TERMINAL COUNT

 $\begin{array}{l} \overline{TC}_U = \underline{Q}_0 \cdot \underline{Q}_3 \cdot \overline{CP}_U \\ TC_D = \underline{Q}_0 \cdot \underline{Q}_1 \cdot \underline{Q}_2 \cdot \underline{Q}_3 \cdot \overline{CP}_D \end{array}$


LS193 LOGIC EQUATIONS FOR TERMINAL COUNT

 $\begin{array}{l} \overline{\textbf{TC}}_{\textbf{U}} = \underline{\textbf{Q}}_{\textbf{0}} \cdot \underline{\textbf{Q}}_{\textbf{1}} \cdot \underline{\textbf{Q}}_{\textbf{2}} \cdot \underline{\textbf{Q}}_{\textbf{3}} \cdot \overline{\textbf{CP}}_{\textbf{D}} \\ \textbf{TC}_{\textbf{D}} = \underline{\textbf{Q}}_{\textbf{0}} \cdot \underline{\textbf{Q}}_{\textbf{1}} \cdot \underline{\textbf{Q}}_{\textbf{2}} \cdot \underline{\textbf{Q}}_{\textbf{3}} \cdot \overline{\textbf{CP}}_{\textbf{D}} \end{array}$

COUNT UP COUNT DOWN ----



LOGIC DIAGRAMS



LS192

V_{CC} = PIN 16 GND = PIN 8 = PIN NUMBERS

SN54/74LS192 • SN54/74LS193

FUNCTIONAL DESCRIPTION

The LS192 and LS193 are Asynchronously Presettable Decade and 4-Bit Binary Synchronous UP/DOWN (Reversable) Counters. The operating modes of the LS192 decade counter and the LS193 binary counter are identical, with the only difference being the count sequences as noted in the State Diagrams. Each circuit contains four master/slave flip-flops, with internal gating and steering logic to provide master reset, individual preset, count up and count down operations.

Each flip-flop contains JK feedback from slave to master such that a LOW-to-HIGH transition on its T input causes the slave, and thus the Q output to change state. Synchronous switching, as opposed to ripple counting, is achieved by driving the steering gates of all stages from a common Count Up line and a common Count Down line, thereby causing all state changes to be initiated simultaneously. A LOW-to-HIGH transition on the Count Up input will advance the count by one; a similar transition on the Count Down input will decrease the count by one. While counting with one clock input, the other should be held HIGH. Otherwise, the circuit will either count by twos or not at all, depending on the state of the first flip-flop, which cannot toggle as long as either Clock input is LOW.

_The Terminal Count Up (TC_U) and Terminal Count Down (TC_D) outputs are normally HIGH. When a circuit has reached the maximum count state (9 for the LS192, 15 for the LS193), the next HIGH-to-LOW transition of the Count Up Clock will cause TC_U to go LOW. TC_U will stay LOW until CP_U goes HIGH again, thus effectively repeating the Count Up Clock, but delayed by two gate delays. Similarly, the TC_D output will go LOW when the circuit is in the zero state and the Count Down Clock goes LOW. Since the TC outputs repeat the clock waveforms, they can be used as the clock input signals to the next higher order circuit in a multistage counter.

Each circuit has an asynchronous parallel load capability permitting the counter to be preset. When the Parallel Load (PL) and the Master Reset (MR) inputs are LOW, information present on the Parallel Data inputs (P0, P3) is loaded into the counter and appears on the outputs regardless of the conditions of the clock inputs. A HIGH signal on the Master Reset input will disable the preset gates, override both Clock inputs, and latch each Q output in the LOW state. If one of the Clock inputs is LOW during and after a reset or load operation, the next LOW-to-HIGH transition of that Clock will be interpreted as a legitimate signal and will be counted.

MODE SELECT TABLE

MR	PL	СРU	CPD	MODE
Н	Х	Х	Х	Reset (Asyn.)
L	L	Х	X	Preset (Asyn.)
L	Н	Н	Н	No Change
L	Н	J	Н	Count Up
L	Н	H	7	Count Down

L = LOW Voltage Level

H = HIGH Voltage Level


X = Don't Care


آزما پشی هفتن

آشنایی با SHIFT REGISTER

آزمایش ۱-۷

یک ثبات انتقالی (shift register) با ورودی و خروجی سریال و ورودی و خروجی موازی و قابلیت شیفت به راست و ثبات انتقالی (Shift register) با ورودی و خروجی سریال و ورودی و خروجی موازی و قابلیت شیفت به راست و چپ با استفاده از تراشههای D-FF) V+V+V) طرح کنید و مورد آزمایش قرار دهید .





آزمایش۲-۷

تراشهٔ ۷۴۱۹۴ یک ثبات انتقالی چهار بیتی با امکانات ورودی موازی و سری و انتقال به راست و چپ میباشد با مراجعه به کتابچهٔ TTL با نحوهٔ کار آن آشنا شوید . در ادامه آزمایشهای زیر را با تراشه انجام دهید .

الف – ابتدا مقدار بایتری 0110 را به ورودی موازی اعمال کنید سپس با استفاده خط Load ، آنرا بارگذاری کرده و سپس آنرا در خروجی به راست شیفت دهید. برای شیفت به چپ نیز این کار را تکرار کنید .

ب- با استفاده از دو شیفت رجیستر ، یک شیفت رجیستر هشت بیتی انتقال به راست و چپ طرح کرده وآنرا آزمایش کنید . مدار را به صورت کامل ترسیم نمایید .

آزمایش ۳-۷

تراشهٔ ۷۴۱۹۵ یک ثبات انتقالی چهار بیتی با امکانات ورودی موازی وسری و انتقال میباشد با مراجعه به کتابچهٔ TTL با نحوهٔ کار آن آشنا شوید . در ادامه آزمایشهای زیر را با تراشه انجام دهید .

الف – ابتدا مقدار بایتری 0110 را به ورودی موازی اعمال کنید سپس با استفاده خط Load ، آنرا بارگذاری کرده و سپس آنرا در خروجی شیفت دهید .



4-BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER

The SN54/74LS194A is a High Speed 4-Bit Bidirectional Universal Shift Register. As a high speed multifunctional sequential building block, it is useful in a wide variety of applications. It may be used in serial-serial, shift left, shift right, serial-parallel, parallel-serial, and parallel-parallel data register transfers. The LS194A is similar in operation to the LS195A Universal Shift Register, with added features of shift left without external connections and hold (do nothing) modes of operation. It utilizes the Schottky diode clamped process to achieve high speeds and is fully compatible with all Motorola TTL families

- · Typical Shift Frequency of 36 MHz
- · Asynchronous Master Reset
- · Hold (Do Nothing) Mode
- · Fully Synchronous Serial or Parallel Data Transfers
- . Input Clamp Diodes Limit High Speed Termination Effects

CONNECTION DIAGRAM DIP (TOP VIEW) VCC Q0 Q1 Q2 Q3 CP S1 S0 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 MR DSR P0 P1 P2 P3 DSL GND

PIN NAMES		LOADING (Note a)				
		HIGH	LOW			
S ₀ , S ₁	Mode Control Inputs	0.5 U.L.	0.25 U.L.			
P0-P3	Parallel Data Inputs	0.5 U.L.	0.25 U.L.			
DSR	Serial (Shift Right) Data Input	0.5 U.L.	0.25 U.L.			
D _{SL}	Serial (Shift Left) Data Input	0.5 U.L.	0.25 U.L.			
CP	Clock (Active HIGH Going Edge) Input	0.5 U.L.	0.25 U.L.			
MR	Master Reset (Active LOW) Input	0.5 U.L.	0.25 U.L.			
Q_0-Q_3	Parallel Outputs (Note b)	10 U.L.	5 (2.5) U.L.			


NOTES:

- a. 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.


SN54/74LS194A

4-BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER

LOW POWER SCHOTTKY



SN54/74LS194A



FUNCTIONAL DESCRIPTION

The Logic Diagram and Truth Table indicate the functional characteristics of the LS194A 4-Bit Bidirectional Shift Register. The LS194A is similar in operation to the Motorola LS195A Universal Shift Register when used in serial or parallel data register transfers. Some of the common features of the two devices are described below:

All data and mode control inputs are edge-triggered, responding only to the LOW to HIGH transition of the Clock (CP). The only timing restriction, therefore, is that the mode control and selected data inputs must be stable one set-up time prior to the positive transition of the clock pulse.

The register is fully synchronous, with all operations taking place in less than 15 ns (typical) making the device especially useful for implementing very high speed CPUs, or the memory buffer registers.

The four parallel data inputs (P $_0$, P $_1$, P $_2$, P $_3$) are D-type inputs. When both S $_0$ and S $_1$ are HIGH, the data appearing on P $_0$, P $_1$, P $_2$, and P $_3$ inputs is transferred to the Q $_0$, Q $_1$, Q $_2$, and

Q₃ outputs respectively following the next LOW to HIGH transition of the clock.

The asynchronous Master Reset (MR), when LOW, overrides all other input conditions and forces the Q outputs LOW.

Special logic features of the LS194A design which increase the range of application are described below:

Two mode control inputs (S_0, S_1) determine the synchronous operation of the device. As shown in the Mode Selection Table, data can be entered and shifted from left to right (shift right, $Q_0 = Q_1$, etc.) or right to left (shift left, $Q_3 = Q_2$, etc.), or parallel data can be entered loading all four bits of the register simultaneously. When both S_0 and S_1 , are LOW, the existing data is retained in a "do nothing" mode without restricting the HIGH to LOW clock transition.

D-type serial data inputs (D $_{SR}$, D $_{SL}$) are provided on both the first and last stages to allow multistage shift right or shift left data transfers without interfering with parallel load operation.

MODE SELECT — TRUTH TABLE

OPERATING MODE	INPUTS						OUTPUT S				
OFERATING MODE	MR	S 1	s_0	DSR	DSL	Pn	Q ₀	Q ₁	Q ₂	Q ₃	
Reset	L	Х	Х	Х	Х	Х	L	L	L	L	
Hold	Н	I	I	Х	Х	Х	90	q 1	q 2	q3	
Shift Left	Н	h	I	Х	I	Х	q 1	q2	q3	L	
	Н	h	- 1	Х	h	Х	q1	q2	q3	Н	
Shift Right	Н	- 1	h	I	Х	Х	L	90	91	q2	
	Н	I	h	h	Х	Х	Н	90	91	q 2	
Parallel Load	Н	h	h	Х	Х	Pn	P ₀	P ₁	P ₂	P ₃	

L = LOW Voltage Level

H = HIGH Voltage Level

X = Don't Care

I = LOW voltage level one set-up time prior to the LOW to HIGH clock transition

h = HIGH voltage level one set-up time prior to the LOW to HIGH clock transition

 $p_{\text{N}}\left(q_{\text{N}}\right)$ = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the LOW to HIGH clock transition.




UNIVERSAL 4-BIT SHIFT REGISTER

The SN54/74LS195A is a high speed 4-Bit Shift Register offering typical shift frequencies of 39 MHz. It is useful for a wide variety of register and counting applications. It utilizes the Schottky diode clamped process to achieve high speeds and is fully compatible with all Motorola TTL products.

- · Typical Shift Right Frequency of 39 MHz
- · Asynchronous Master Reset
- . J, K Inputs to First Stage
- · Fully Synchronous Serial or Parallel Data Transfers
- . Input Clamp Diodes Limit High Speed Termination Effects

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE: The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOADING (Note a)

PIN NAMES

		HIGH	LOW
PE	Parallel Enable (Active LOW) Input	0.5 U.L.	0.25 U.L.
$P_0 - P_3$	Parallel Data Inputs	0.5 U.L.	0.25 U.L.
J	First Stage J (Active HIGH) Input	0.5 U.L.	0.25 U.L.
K	First Stage K (Active LOW) Input	0.5 U.L.	0.25 U.L.
CP	Clock (Active HIGH Going Edge) Input	0.5 U.L.	0.25 U.L.
MR	Master Reset (Active LOW) Input	0.5 U.L.	0.25 U.L.
<u>Q</u> 0 – Q3	Parallel Outputs (Note b)	10 U.L.	5 (2.5) U.L.
Q ₃	Complementary Last Stage Output (Note b)	10 U.L.	5 (2.5) U.L.


NOTES:


- b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

SN54/74LS195A

UNIVERSAL 4-BIT SHIFT REGISTER


LOW POWER SCHOTTKY





SN54/74LS195A

LOGIC DIAGRAM



FUNCTIONAL DESCRIPTION

The Logic Diagram and Truth Table indicate the functional characteristics of the LS195A 4-Bit Shift Register. The device is useful in a wide variety of shifting, counting and storage applications. It performs serial, parallel, serial to parallel, or parallel to serial data transfers at very high speeds.

The LS195A has two primary modes of operation, shift right Q₁) and parallel load which are controlled by the state of the Parallel Enable (PE) input. When the PE input is HIGH, serial data enters the first flip-flop Q_0 via the J and K inputs and is shifted one bit in the direction Q_0 Q_1 Q_2 Q_3 following each LOW to HIGH clock transition. The JK inputs provide the flexibility of the JK type input for special applications, and the simple D type input for general applications by tying the two pins together. When the PE input is LOW, the LS195A appears as four common clocked D flip-flops. The data on the parallel inputs P0, P1, P2, P3 is transferred to the respective Q0, Q1, Q2, Q3 outputs following the LOW to HIGH clock transition. Shift left operations (Q3 Q2) can be achieved by tying the Qn Outputs to the P_{n-1} inputs and holding the PE input LOW.

All serial and parallel data transfers are synchronous, occurring after each LOW to HIGH clock transition. Since the LS195A utilizes edge-triggering, there is no restriction on the activity of the J, K, Pn and PE inputs for logic operation except for the set-up and release time requirements.

A LOW on the asynchronous Master Reset (MR) input sets all Q outputs LOW, independent of any other input condition.

MODE SELECT - TRUTH TABLE

OPERATING MODES	INPUTS					OUTPUT S				
OFERATING MODES	MR	PE	J	K	Pn	Q_0	Q ₁	Q_2	Q3	Q3
Asynchronous Reset	L	Х	Х	Х	Х	L	L	L	L	Н
Shift, Set First Stage Shift, Reset First Shift, Toggle First Stage Shift, Retain First Stage	H H H H	h h h	h h	h – – h	X X X	40 T H	90 90 90 90	91 91 91 91	92 92 92 92	92 92 92 92 92
Parallel Load	Н	Ī	Х	Х	Pn	P0	P1	p2	р3	р3

L = LOW voltage levels

H = HIGH voltage levels

I = LOW voltage level one set-up time prior to the LOW to HIGH clock transition.

h = HIGH voltage level one set-up time prior to the LOW to HIGH clock transition.

pn (qn) = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the LOW to HIGH clock transition.

پروژهٔ عملی اول

ساخت ساعت

با استفاده از تراشه های شمارندهٔ دهدهی و همچنین نمایشگر سون سگمنت یک ساعت که فقط دارای دقیقه و ثانیه شمار است طراحی و پیاده سازی کنید . این ساعت دارای یک مولد کلاک ساعت با فرکانس مناسب است که آنرا باید بسازید. ضمنا قسمت دقیقه شمار دارای قابلیت تنظیم نیز می باشد (با استفاده از خاصیت بارگذاری) .

پروژهٔ عملی دوم

تقسیم کنندهٔ دو عدد چهار بیت با استفاده از روش تفریق و مقایسه

مطابق شکل زیر و با استفاده از تراشه هایی که تاکنون با آن کار کرده اید مداری طراحی کنید که بتواند دو عدد چهار بیت را به هم تقسیم کرده ($A \div B$) و در خروجیهای خود خارج قسمت و باقیمانده را نمایش دهد . مدار را با استفاده از تراشه هایی که تاکنون در آزمایشگاه از آن استفاده کرده اید طراحی کنید .

