
## دانشگاه شهید بهشتی دانشکده مهندسی و علوم کامپیوتر آزمون پایانی درس طراحی کامپیوتری سیستمهای دیجیتال

- ۱. یک شمارنده قابل سنتز طراحی و مدلسازی کنید که دو سیگنال ساعت مختلف داشته باشد و در لبه بالارونده هر کدام از سیگنالهای ساعت یک واحد بشمارد. [۲۰ نمره]
- ۲۰ یک حافظه دو درگاهه به صورت شکل زیر در نظر بگیرید. حافظه با لبه بالارونده سیگنال ساعت کار می کند. [۲۰ نمره]



این حافظه دو خط آدرس، دو خطا داده ورودی، دو خط ۳w ورودی و دو خط داده خروجی دارد. هر مسیر به صورت مجزا و موازی کار می کند. هر گاه یک خواندن و یک نوشتن در یک حافظه رخ دهد اول نوشتن رخ دهد و سپس خواندن انجام شود. هر گاه دو نوشتن در یک آدرس رخ دهد، اولویت با خط اول است. در همه حالات خروجی خواندن انجام شود. هر گاه دو نوشتن در یک آدرس رخ میدهد این خروجی °0 میرابر °1 است و تنها در حالتی که دو نوشتن با داده مختلف در یک آدرس رخ میدهد این خروجی °0 است.

- ۳. به سوالات زیر یاسخ کوتاه دهید. [۲۰ نمره]
- الف. چگونه با وجود ترتیبی بودن عملیات در پراسس، عملکرد واقعی آن موازی است؟
  - ب. چرا حلقههایی که تعداد تکرار آنها ثابت نیست، قابل سنتز نیستند؟
- ج. كدام نوع WAIT قابل سنتز است؟ چه تفاوتي با ساير حالات دارد كه باعث شده قابل سنتز باشد؟
  - د. فرق BUFFER با INOUT چیست؟
- ۴. یک MUX8x1 را در قالب یک ENTITY مدل کنید. سپس با نمونه گیری از حداقل تعداد لازم از آن یک FullAdder
   ۱۵ نمره]
  - ۵. با استفاده از پراسس بدون لیست حساسیت یک لچ بدون ریست مدل کنید. [۱۵ نمره]

## دانشگاه شهید بهشتی دانشکده مهندسی و علوم کامپیوتر آزمون پایانی درس طراحی کامپیوتری سیستمهای دیجیتال

۶ کد زیر قرار است یک ضرب کننده را مدل کند، اما اشکالات متنی و محتوایی دارد. کد را اصلاح کنید. [۲۰ نمره]

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
use ieee.std logic unsigned.all;
entity mult is
  port(n1, n2 : in std_logic_vector(1 downto 0);
        pd: out std logic vector(3 downto 0));
end mult;
architecture test of mult is
 signal n1 reg: std logic vector(2 downto 0);
 signal pd_reg: std_logic_vector(5 downto 0);
begin
  process(n1, n2)
  begin
   n1 reg <= '0' & n1;
   pd reg <= "0000" & n2;
   for i in 1 to 3 loop
     if pd reg(0)='1' then
           pd_reg(5 downto 3) <= pd_reg(5 downto 3) + n1_reg(2 downto 0);
     pd_reg(5 downto 0) := '0' and pd_reg(5 downto 1);
   end loop;
   pd <= pd reg;
  end process;
end test;
```