

به نام خدا



دانشگاه تهران دانشکده مهندسی برق و کامپیوتر VLSI

گزارش پروژه چهارم

امیرحسام جعفری راد	نام و نام خانوادگی
۸۱۰۱۰۰۲۴۷	شماره دانشجویی
	تاریخ ارسال گزارش

فهرست

۲	بستر	- رجي	- 1
۴	ب كننده	- ضرد	-۲
٨	کثر فرکانس کاری مدار	- حداً	-٣

۱- رجیستر

الف) D-Latch

ابتدا مدار D-Latch زير را در HSpice پياده سازي مي كنيم:

* D-Latch

.subckt DLATCH D CLK Q Qbar Vdd Vss

X CLK CLkbar Vdd Vss INV

x2 D Dbar Vdd Vss INV


D CLkbar out3 Vdd Vss NAND

Manager Dbar CLkbar out4 Vdd Vss NAND


out3 out6 Q Vdd Vss NAND

X6 out4 Q Qbar Vdd Vss NAND

.ends DLATCH



همچنین برای درستی سنجی آن شکل موج حاصل به شرح ذیل میباشد:



مشاهده می شود که خروجی به درستی نمایش داده شده است.


برای مشاهده setup time و hold time نیز دستور زیر را به کد اضافه می کنیم:

.measure tran tsetup TRIG v(D) VAL=1.8 RISE=1 TARG v(CLK) VAL=0.9 .measure tran thold TRIG v(D) VAL=1.8 RISE=1 TARG v(CLK) VAL=0.9 TD=1n نتیجه در فایل lis به شرح ذیل است:

****** transient analysis tnom= 25.000 temp= 25.000 ******
tsetup=-500.0000p targ= 500.0000p trig= 1.0000n
thold= 5.5000n targ= 6.5000n trig= 1.0000n

ب) D Flip Flop

ابتدا به کمک مدار D-Latch بخش قبل مدار جدید زیر را در HSpice پیاده سازی می کنیم:




* DFF

.subckt DFF D CLK Q Qbar Vdd Vss

- x11 CLK CLkbar Vdd Vss INV
- x22 D CLkbar q qbar Vdd Vss DLATCH
- x33 CLkbar CLkbarbar Vdd Vss INV
- x44 q CLkbarbar Q Qbar Vdd Vss DLATCH ends DFF

همچنین برای درستی سنجی آن شکل موج حاصل به شرح ذیل میباشد:



مشاهده می شود که خروجی به درستی نمایش داده شده است.


برای مشاهده setup time و hold time نیز مانند قبل عمل میکنیم. نتیجه در فایل lis. به شرح ذیل است:

****** transient analysis tnom= 25.000 temp= 25.000 ******
tsetup=-500.0000p targ= 500.0000p trig= 1.0000n
thold= 5.5000n targ= 6.5000n trig= 1.0000n


۲- ضرب کننده

Full Adder (FA) (الف

ابتدا کدهای مربوط به مدار را در HSpice مینویسیم:




دو مسیری که با رنگ های قرمز و نارنجی مشخص شده اند به ترتیب طولانی ترین مسیر ها برای خروجی S و خروجی Cout میباشند. این حالت در زمانی پیش می آید که ورودی های S و S و S این اتفاق در شبیه سازی و شکل موج نیز مشخص است که به شرح ذیل است:




جهت تست کردن مدار نیز چند ورودی به شرح ذیل به مدار داده شده است:

- ABCin = 011 انتظار میرود S برابر با 0 و Cout برابر با 1 شود که همینطور مشاهده میشود:



- ABCin = 001. انتظار میرود S برابر با I و Cout برابر با I شود که همینطور مشاهده میشود:




طبق این نمودار ها و تئوری نتیجه میشود که به ازای ۱ بودن هر سه ورودی مدار دچار مسیر بحرانی میشود. درواقع تاخیر این مسیر برابر است با S تا تاخیر گیت NAND برای رسیدن به NAND برای رسیدن به این مسیر برابر است با S تا تاخیر گیت NAND برای رسیدن به این مسیر مسیر ۱ شدن خروجی S، با تاخیر S با تاخیر S میباشد.

ب) Wallace Tree Multiplier

در طراحی این نوع ضرب کننده به تعدادی FA و همچنین HA نیاز میباشد. در این بخش بجای استفاده از ماژول FA در طراحی این نوع ضرب کننده به تعدادی Adder و همچنین Adder از همان FA ها منتها با Cin

شماتیک طراحی این نوع ضرب کننده به صورت زیر است



در این حالت ابتدا Partial Products که در کل به فرمت PPij مشخص شده اند توسط گیت های NAND تعریف شده و سپس با توجه به ساختار والاس در stage های بعدی مورد استفاده قرار می گیرند.


همچنین مسیر بحرانی در این طرح نیز با رنگ آبی مشخص شده است که شامل:

یک گیت NAND + شش عدد Half Adder + هشت عدد NAND می باشد.

همچنین برای تست کردن این مدار ۲ عدد ۲ و ۳ را به عنوان ورودی ها به صورت زیر به مدار دادیم:

* A = 3 -> 00000011* $B = 2 \rightarrow 00000010$ V_A0 A0 0 DC 1.8V V_B0 B0 0 DC 0V V_A1 A1 0 DC 1.8V **V_B1** B1 0 **DC** 1.8V V_A2 A2 0 DC 0V V B2 B2 0 DC 0V V_A3 A3 0 DC 0V V_B3 B3 0 DC 0V **V_A4** A4 0 **DC** 0V V_B4 B4 0 DC 0V V_A5 A5 0 DC 0V V_B5 B5 0 DC 0V **V_A6** A6 0 **DC** 0V V_B6 B6 0 DC 0V **V_A7** A7 0 **DC** 0V V_B7 B7 0 DC 0V

با توجه به اینکه حاصل ضرب این دو عدد برابر با ۶ است درنتیجه خروجی S که درواقع از S0 تا S15 است باید بصورت S1 توجه به اینکه حاصل ضرب این دو عدد برابر با S1 و S3 باید مقدار S3 باید مقدار S4 ولتاژ داشته باشند و بقیه باید حدود صفر ولت ولتاژ داشته باشند. این موضوع در شبیه سازی نیز قابل مشاهده میباشد:



علت اینکه بقیه بیت ها مقدار ۱۲.۴۵۳ میلیولت را نشان میدهند نیز خطاهای موجود است اما در عمل این مقدار ولتاژ نسبت به ۱.۸ ولت مقدار ناچیزی است و با تقریب برابر با ۰ یا همان وضعیت خاموش است.

در نتیجه شبیه سازی مشخص است که بیت های S1 و S3 دارای مقدار ۱.۸ ولت و بقیه بیت ها مقدار ۰ دارند که این نشان دهنده درست بودن مدار میباشد.

۳- حداکثر فرکانس کاری مدار

با قرار دهی دو مدار در بین دو رجیستر DFF، پس از شبیه سازی نمودار به شرح زیر خواهد شد:

