
توضيحات آزمايش ششم

هدف از این این آزمایش طراحی رجیستر با قابلیت انتقال ریاضی و منطقی به چپ و راست است. با استفاده از D-Flip هدف از این آزمایش طراحی رجیستر با قابلیت انتقال ریاضی و و ودی و خروجی همانند شکل 1 باشد طراحی کنید. این طرح باید با توجه به سیگنال های ورودی عملکرد مناسب را انجام دهد. پورتها به صورت زیر تعریف می شوند:


- Parallel_in ورودی رجیستر خاصیت load موازی است و مقادیر آن همزمان در رجیستر ذخیره می شوند.
 - − clk ورودی پالس ساعت است رجیستر باید حساس به لبه بالارونده کلاک باشد.
- سیگنال کنترلی rst غیرهمگام با پالس ساعت و Low-active باید باشد. rst تک بیتی و از نوع std_logic است و رمانی که مقدار سیگنال '0' =rst باشد، مقدار رجیستر برابر با "00000000" گردد. در غیر این صورت رجیستر با توجه به ورودیهای کنترلی رفتار کند.
- ورودی load تک بیتی و از نوع std_logic تعریف گردد. در صورت یک بودن، ورودی ۸ بیتی std_logic تعریف گردد. در صورت صفر بودن ثبات مقدار قبلی خود را نگه می دارد.
- LR ورودی دوبیتی برای مشخص کردن نوع انتقال چپ و یا راست ریاضی و منطقی است. "LR" 11" ثبات مقدار ورودی را در خود ذخیره کند. ورودی انتقال به چپ ریاضی و منطقی یک حالت فرض شوند. در جدول ۱ حالتهای مختلف انتقال برای ورودی LR آورده شده است.

LR (2 bits)	function
"00"	Left shift (arithmetic and logic)
"01"	Right shift (logical)
"10"	Right shift (Arithmetic)
"11"	Load Parallel Input data

نام entity و پورتهای ورودی و خروجی ماژولهای مورد نظر به صورت زیر باشد. تهیه testbench الزامی است.



شکل ۱) ماژول رجیستر 8 بیتی و تعریف پورتهای ورودی و خروجی




Q را از نوع Inout تعریف کرد و یا اینکه ابتدا خروجیهای پلکسر میتوان پورتهای Q را از نوع نوع اینکه ابتدا خروجیهای Out را در سیگنال میانی ریخته و مقدار سیگنالهای میانی را در وردی مالتی پلکسر و پورتهای خروجی که از نوع out هستند بریزید.

۲) چگونگی ایجاد مقدار تأخیر مشخص برای نمایش خروجی روی برد: (در حد شبیه سازی کافی است.)

برای ایجاد تأخیر و قابل رویت شدن تغییرات خروجیها بر روی برد، از شمارنده برای تنظیم و کاهش فرکانس کلاک روی برد استفاده می شود. فرکانس کاری برد موجود در آزمایشگاه * مگاهر تز می باشد، بنابراین برای دستیابی به تأخیر * ثانیه، نیاز به شمارنده ای است که به میزان * * * * * بار بشمارد تا تأخیری به میزان * ثانیه ایجاد گردد.

در این بخش از آزمایش شمارندهای طراحی و به کد بخش ۱ اضافه کنید تا بتوان خروجیهای شیفت رجیستر را با تأخیرهای مناسب بر روی برد مشاهده نمود. در testbench فرکانس کلاک ورودی را در برابر با 40 مگاهرتز قرار دهید.



شکل ۳) ماژول frequency_devidor

 $F_{in} = 400 \text{ Hz}$, $F_{out} : 1 \text{ Hz}$ scale = f_{in} / f_{out}


```
library IEEE;
      use IEEE.std_logic_ll64.all;
    E entity frq devidor is
    port (
               clk in : in std logic;
               clk_out : out std_logic
    end entity frq_devidor;
8
9
10
    Farchitecture frq_devidor_arch of frq_devidor is
      --- scale = fin / fout = Tout / Tin = 400hz/1Hz= 1s/2.50ms = 400
12
      signal counter: integer range 1 to 400 := 1;
     signal temp: STD_LOGIC:='0';
13
14
    Degin
15
               freq devidor : process (clk in)
16
               begin
17
                       if rising edge (clk in) then
    白
18
                               if (counter = 200) then
19
                                       temp <= not(temp);
20
                                       counter <= 1;
21
                               else
22
                                       counter <= counter + 1;
23
                               end if;
24
                       end if:
25
      end process freq_devidor;
26
      clk out <= temp;
27
      end frq devidor arch;
```

شکل ۴) کد سخت افزاری تقسیم کننده فرکانس

نمایش محتوای رجیستر بر روی 7-segment

۳) در مرحله بعد باید ماژولی طراحی شود که ۴ بیت کم ارزش خروجی رجیستر را به صورت نمایش segment Seven کدگذاری کند و علاوه بر آن فرکانس ساعت را نیز کم کند. برای اینکار باید یک شمارنده طراحی شود.


نمایشگر هفت قسمتی، از هفت قطعه فتوالکتریک، مانند کریستال مایع یا LED ساخته می شود. این قطعات به گونهای که در شکل ۳ مشاهده می شود در کنار هم قرار داده شده اند. با روشن کردن برخی از این LED ها می توان اعداد و همچنین برخی از کاراکترها را نمایش داد.



شکل ۴) چگونگی نمایش اعداد

ا	Binary	Inputs		Decoder Outputs								7-Segment Display Outputs
D	С	В	Α	•	g	f	е	d	С	b	а	
0	0	0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	0	0	0	0	1	1	0	1
0	0	1	0	0	1	0	1	1	0	1	1	2
0	0	1	1	0	1	0	0	1	1	1	1	3
0	1	0	0	0	1	1	0	0	1	1	0	4
0	1	0	1	0	1	1	0	1	1	0	1	5
0	1	1	0	0	1	1	1	1	1	0	1	6
0	1	1	1	0	0	0	0	0	1	1	1	7
1	0	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	0	1	1	0	1	1	1	1	9

شکل ۵) نگاشت مقادیر BCD به Seven-segment



شکل ۶) بلوک دیاگرام مبدل bcd به کدsegment seven برای نمایش داده ذخیره شده در