توضيحات آزمايش هفتم


هدف از این این آزمایش آشنایی با واحد حافظه و نحوه طراحی و مدل کردن چند نوع واحد حافظه است.برای طراحی این حافظهها میتوانید از توصیف رفتاری استفاده کنید.

١) طراحي حافظه

یک حافظه RAM مطابق با شکل زیر طراحی کنید. پارامترهای این بلوک به شرح زیر می باشد:

- W: عرض حافظه و برابر با ۸ در نظر گرفته شود.
- D: تعداد خانههای حافظه و برابر با ۱۶ در نظر گرفته شود.
 - C عرض درگاه آدرس است که برابر با log 2 (D) است.

در شکل ۱ پورتهای ورودی و خروجی واحد حافظه RAM تک پورتی نشان داده شده است.




شکل ۱) واحد حافظه RAM و تعریف پورتهای ورودی و خروجی

- data_in داده ورودی به حافظه است که باید در آدرس مورد نظر ریخته شود.
- Addr ورودی حافظه و آدرس داده ای که باید در حافظه ریخته شود و یا آز حافظه خوانده شود را مشخص می کند.
 - data_Out داده خروجی است و داده ای که از حافظه خوانده می شود را نشان می دهد.
- w و r سیگنالهای کنترلی برای عملیات نوشتن و خواندن هستند. این سیگنالها حساس به لبه بالارونده و همگام با پالس ساعت هستند. یعنی زمانی که مقدار سیگنال w برابر با ۱ باشد، داده ای که در امار دارد در او addr قرار دارد ریخته می شود. همینطور زمانی که سیگنال r در برابر با ۱ باشد ، عملیات خواندن از آدرس مربوطه انجام می شود. باید توجه داشت که در یک زمان تنها یک عملیات خواندن و یا نوشتن می تواند انجام شود.
 - clk ورودي يالس ساعت است.
- سیگنال کنترلی rst غیرهمگام با پالس ساعت و Low-active باید باشد. rst تک بیتی و از نوع std_logic و است و زمانی که مقدار سیگنال 'o' =rst باشد، مقدار داده هر خانه برابر با آدرس آن می شود. به طور مثال مقدار

داده خانه ۰ برابر با "۰" می شود و مقدار خانه آدرس ۱ برابر با "۱" و به همین ترتیب تمام خانههای حافظه مقدار دهی می شوند.

۲) طراحی حافظه ROM:

حافظه ROM با ۱۶ خط حافظه و کلمههای ۸ بیتی را مانند شکل ۲ طراحی کنید.




شکل ۲) واحد حافظه ROM و تعریف پورتهای ورودی و خروجی

- Addr ورودی حافظه و آدرس دادهای که باید از حافظه خوانده شود را مشخص می کند.
- data_Out داده خروجی است و دادهای که از حافظه خوانده میشود را نشان میدهد.
 - clk ورودي پالس ساعت است.

طراحی حافظه RAM دو درگاهه (dual-port)

این حافظه مشابه حافظه RAM طراحی شده در بخش ۱ است، با این تفاوت که دو درگاه کاملاً مستقل برای خواندن/نوشتن وجود دارد.




شکل ۲) واحد حافظه Mual-port RAM و تعریف پورتهای ورودی و خروجی

٣) طراحي حافظه CAM

در حافظه بدون در حافظه بدون محتوای داده، آدرس داده مشابه با داده ورودی را در خروجی نشان می دهد. این حافظه بدون در گاه آدرس بوده، و خواندن یا نوشتن در آن بر اساس محتوا انجام خواهد شد. در هنگام نوشتن داده یعنی w'' = w'' داده داخل حافظه نباشد، آن داده در اولین مکان خالی نوشته می شود. اما اگر داده در حافظه باشد آدرس مربوطه در w'' = w'' addr_out قرار می گیرد و مقدار سیگنال خروجی hit_out برابر با '1' می شود. در هنگام خواندن داده یعنی w'' = w'' در صورتی که داده وارد شده در حافظه وجود داشته باشد، خروجی hit_out برابر با '1' می گردد به معنای آنکه داده در حافظه یافت شده است و در غیر اینصورت صفر خواهد بود.

با مشخصات داده شده در بخش ۱) حافظه آدرسپذیر محتوا (Content Addressable Memory) طراحی و پیادهسازی کنید. پورتهای ورودی و خروجی مانند شکل ۴ تعریف گردد.



شکل ۴) واحد حافظه CAM و تعریف پورتهای ورودی و خروجی

Type conversion


- 1) The std logic arith package in the ieee library:
 - **CONV_INTEGER**--Converts a parameter of type INTEGER, UNSIGNED, SIGNED, or STD_ULOGIC to an INTEGER value. The size of operands in CONV_INTEGER functions are limited to the range -2147483647 to 2147483647, that is, to a 31-bit UNSIGNED value or a 32-bit SIGNED value.
 - **CONV_UNSIGNED--Converts a parameter of type** INTEGER, UNSIGNED, SIGNED, **or** STD ULOGIC **to an** UNSIGNED **value with** SIZE **bits**.
 - **CONV_SIGNED--Converts a parameter of type** INTEGER, UNSIGNED, SIGNED, or STD ULOGIC to a SIGNED value with SIZE bits.
 - **CONV_STD_LOGIC_VECTOR--Converts a parameter of type** INTEGER, UNSIGNED, SIGNED, **or** STD LOGIC **to a** STD LOGIC VECTOR **value with** SIZE **bits**

```
--signal definitions
signal index : integer: = 8;
signal size : integer: = 4;
signal int : integer;
signal V : std_logic_vector

--FROM integer TO std_logic_vector
v <= conv_std_logic_vector(index, size);

--FROM std_logic_vector TO integer
int <= conv_integer(addr_in);
```

1. The **library:numeric_std** package in the **ieee** library



Type conversion in vhdl

توابعی که برای تبدیل مقادیر علامت دار/ بدون علامت به std_logic_vector و یا برعکس استفاده می شوند.

```
-- signal definitions
       signal slv : std_logic_vector(7 downto 0);
 4
 5
       signal s : signed(7 downto 0);
 6
       signal us : unsigned(7 downto 0);
 7
 8
       -- FROM std_logic_vector TO signed/unsigned
9
       sgn <= signed(slv);</pre>
10
       usgn <= unsigned(slv);
11
12
       -- FROM signed/unsigned TO std logic vector
13
       svl <= std_logic_vector(sgn);
14
       svl <= std_logic_vector(usgn);</pre>
```

توابعی که برای تبدیل مقادیر علامت دار/ بدون علامت به Integer و یا برعکس استفاده می شوند.

```
--signal definitions
 4
       signal i : integer;
 5
       signal sgn : signed(7 downto 0);
 6
       signal usgn : unsigned (7 downto 0);
 7
 8
       -- FROM integer TO signed/unsigned
 9
       sgn <= to_signed(i,8);
       usgn <= to_unsigned(i,8);
10
11
12
       --FROM signed/unsigned TO integer
13
       i <= to_integer(sgn);
14
    i <= to_integer(usgn);</pre>
```

توصيف كد VHDL حافظه

```
LIBRARY IEEE;
       USE IEEE.std_logic_1164.ALL;
       USE IEEE.std_logic_unsigned.ALL;
 3
 4
      USE IEEE.std_logic_arith.all;
       -- USE IEEE. numeric std. ALL;
    entity ROM2 is
     □ generic (
 8
       W1 : integer := 8; -- number of word bit
       D: integer := 4; -- address bit
 9
10
       C: integer := 16 -- number of word
11
     port (
12
13
                clk : in std logic;
14
                addr : in std_logic_vector(D-1 downto 0);
15
                data_out : out std_logic_vector(W1-1 downto 0));
      end ROM2;
16
    Farchitecture ROM_arch of ROM2 is
     type mem_type is array (C-1 downto 0) of std_logic_vector (W1-1 downto 0);
constant ROM_block : mem_type := ( "00111000",
19
20
                        "00000001",
                        "00000010",
21
22
                        "00000011",
23
                        "00000100",
                        "00000101",
24
25
                        "00000110",
26
                        "00000111",
                        "00001000",
27
                        "00001001",
28
                        "00001010",
29
30
                        "00001011",
                        "00001100",
31
32
                        "00001101",
33
                        "00001110",
                        "00001111");
34
     - begin
     process (clk)
36
      begin
38
                if (rising edge(clk)) then
39
                        data_out <= ROM_block(conv_integer(addr));
40
      -end if;
41
      -end process;
42
       end architecture ROM arch;
```