فصل ۵

طراحی یک پردازنده ساده

در فصل دوم دیدم که کارایی یک پردازنده به سه عامل کلیدی وابسته بود: تعداد دستورات، پریود کلاک و تعداد کلاک متوسط لازم برای اجرای هر دستور یا همان CPI. در فصل سوم و چهارم همان طور که دیدیم کامپایلر و معماری مجموعه دستورات (ISA)، تعداد دستورات یک برنامه را تعیین می کنند. اما پریود کلاک و تعداد کلاک لازم برای اجرای هر دستور توسط سختافزار تعیین می شود. در این فصل یک پردازنده ساده برای مجموعه دستورات پردازنده MIPS طراحی خواهیم نمود. پردازندهای که ما طراحی می کنیم، تعداد محدودی از دستورات را پیاده سازی خواهد نمود و شامل همهٔ دستورات پردازنده که ما طراحی می کنیم، تعداد محدودی از دستورات را پیاده سازی خواهد شد به شرح زیر مجموعه از دستورات پردازنده که پشتیبانی خواهد شد به شرح زیر است.

- دستورات مراجعه به حافظه مشتمل بر lw و sw
- دستورات محاسباتی و منطقی مشتمل بر or ،and ،sub ،add و منطقی
- دستورات پرش شرطی و غیر شرطی مشستمل بر beq و j یا همان

در زیر مجموعه انتخاب شده سایر دستورات اعداد صحیح مانند دستورات ضرب و تقسیم و یا دستورات ممیز شناور وجود ندارند و پردازندهای که در این فصل طراحی می کنیم آنها را پشتیبانی نخواهد نمود. با وجود این، اصول اولیه و کلیدی طراحی یک پردازنده در این فصل توضیح داده خواهد شد و می توان دستورات دیگر را به روش مشابه، به این مجموعه اضافه و پیاده سازی نمود. به هنگام پیاده سازی ما این شانس را خواهیم داشت که ببینیم چگونه معماری مجموعه دستورات جنبههای مختلف طراحی سخت افزار را تحت تأثیر قرار می دهد و همچنین انتخاب استراتژی های مختلف پیاده سازی چگونه پریود کلاک و CPI یک ماشین را تعیین می کند. بسیاری از اصول کلیدی طراحی که در فصل ۳ مطرح شدند همانند اصول «موارد پر استفاده را سریعتر کن» و «منظم تر بودن ساده تر می کند» را در این فصل به هنگام طراحی سخت افزار لمس خواهیم نمود. علاوه بر این مباحثی که در این فصل مطرح خواهد شد همانند ایده هایی است که امروزه در طراحی انواع مختلف پردازنده استفاده می شود.

<sup>1 -</sup> Sub set

#### -1-1- مروری بر پیادهسازی

در فصلهای ۳ و۴ ما دستورات مختلف پردازنده MIPS، مشتمل بر دستورات محاسباتی و منطقی، دستورات مراجعه به حافظه و دستورات پرش را بررسی کردیم. برای پیاده سازی سخت افزاری این دستورات، اکثر کارهایی که لازم است انجام گیرد مشابه هم بوده و مستقل از کلاس واقعی دستورات می باشد. برای همهٔ دستورات دو مرحله اول یکسان است:

- فرستادن شمارنده برنامه (PC) به حافظه دستورات که برنامه را نگهداری می کند و واکشی (خواندن) دستور از حافظه.
- ۲. خواندن محتوای یک یا دو رجیستر با استفاده از فیلدهای موجود در دستور. به کمک این فیلدها می توانیم عمل انتخاب بین رجیسترها را انجام دهیم و تصمیم بگیریم که کدام یک از آنها باید خوانده شوند. برای دستور ۱۷ ما نیاز داریم که فقط یک رجیستر را بخوانیم ولی برای اکثر دستورات دیگر دو رجیستر لازم است.

بعد از این دو مرحله، کاری که لازم است انجام شود تا اینکه دستور اجرا شود، به نوع دستور و به کلاس آن بستگی دارد. خوشبختانه برای هر کدام از سه کلاس دستورات (مراجعه به حافظه، دستورات محاسباتی و منطقی و پرشها )، کاری که لازم است انجام شود یکی است و بستگی به دستورات داخل آن کلاس ندارد.


حتی با وجود تفاوتهایی که بین کلاسهای مختلف دستورات وجود دارد، برخی تشابهات هم بین آنها وجود دارد. به طور مثال همهٔ کلاسهای دستورات بعد از خواندن محتوای رجیسترها، از واحد ALU استفاده می کنند. دستورات مراجعه به حافظه از ALU برای محاسبه آدرس حافظه، دستورات محاسباتی و منطقی برای انجام عملیات و دستورات پرش برای انجام عمل مقایسه استفاده می کنند. همان طور که می بینیم، سادگی و منظم بودن معماری مجموعه دستورات، باعث می شود تعداد زیادی دستور همانند هم اجرا شوند و این باعث می شود طراحی سخت افزار نیز ساده تر شود.

بعد از اینکه از ALU استفاده کردیم، کارهایی که لازم است انجام گیرد تا دستور خاتمه پیدا کند، بین کلاسهای مختلف متفاوت است. یک دستور مراجعه به حافظه نیاز به دسترسی به حافظه جهت انجام عمل ذخیره سازی برای دستور SW و یا خواندن برای دستور الا دارد. یک دستور محاسباتی و منطقی باید نتیجه حاصل شده از ALU را داخل یکی از رجیسترها بنویسد. در نهایت برای یک دستور پرش، ممکن است لازم شود که آدرس دستور بعدی را بر اساس نتیجه مقایسه عوض کنیم.

<sup>1 -</sup> Fetch

در شکل ۱ یک مرور سطح بالا از پیاده سازی سخت افزار پردازنده MIPS نشان داده شده است. در ادامه این فصل ما این شکل را با جزئیات بیشتری توضیح خواهیم داد. ما به این شکل واحدهای عملیاتی بیشتری اضافه خواهیم نمود و تعداد خطوط ارتباطی بین واحدهای مختلف را نیز افزایش خواهیم داد.

همچنین یک واحد کنترل که کار انجام شده برای کلاسهای مختلف دستورات را کنترل می-کند، نیز به این شکل اضافه خواهد شد. قبل از اینکه ما شروع کنیم و یک سختافزار کامل طراحی کنیم، نیار به یک سری مفاهیم مطرح شده در مدار منطقی خواهیم داشت به همین دلیل در ابتدا مروری خواهیم داشت بر این مفاهیم.



شکل ۱: یک مرور کلی بر پیاده سازی سخت افزاری زیر مجموعهای از دستورات پردازنده MIPS که در آن فقط ماجولهای عملیاتی اصلی و ارتباطات اصلی نشان داده شده است

# ۵-۱-۲ مروری بر مدارهای منطقی و مفهوم کلاک

مدارهای منطقی به دو دسته کلی مدارهای ترکیبی و ترتیبی تقسیم بندی می شوند. مدارهای ترکیبی مدارهایی هستند که در آنها عناصر حافظه وجود ندارد و خروجی های مدار در هر لحظه فقط به ورودیهای مدار وابسته اند. به طور مثال ALU یک مدار ترکیبی است. بر عکس مدارهای ترتیبی مدارهایی هستند که دارای عناصر حافظه اند و در آنها خروجی مدار در هر لحظه علاوه بر ورودیهای مدار به حالتهای داخلی یا همان مقادیر ذخیره شده در داخل حافظه ها نیز بستگی دارد. از جمله مدارهای ترتیبی می توانیم به رجیسترها و حافظه ها اشاره کنیم.

هر عنصری از مدار ترتیبی که دارای حافظه باشد، یک عنصر حالت نامیده می شود. هر عنصر حالت خداقل دارای دو ورودی و یک خروجی می باشد. یکی از ورودیها داده ای است که داخل عنصر حالت ذخیره خواهد شد و ورودی دیگر کلاک می باشد که مشخص می کند عمل ذخیره سازی چه

۴

<sup>&</sup>lt;sup>1</sup> - Control unit

<sup>&</sup>lt;sup>2</sup> - Combinational

<sup>&</sup>lt;sup>3</sup> - Sequential

<sup>&</sup>lt;sup>4</sup> - State element

موقع انجام خواهد شد. خروجی عنصر حالت هم دادهای است که در کلاک قبلی در داخل آن ذخیره شده است. به طور مثال فلیپ فلاپ نوع D یکی از ساده ترین عناصر حالت می باشد که دارای دو ورودی D و کلاک و یک خروجی می باشد. علاوه بر فلیپ فلاپ نوع D، سخت افزار پردازنده MIPS که در این فصل پیاده سازی خواهیم کرد، دارای دو عنصر حالت دیگر نیز می باشد: حافظه و رجیسترها. ماژول مربوط به حافظه و رجیسترها به همراه چند ماژول دیگر در شکل ۱ نشان داده شده است.

عملیات نوشتن در داخل عنصر حالت با توجه به کلاک انجام خواهد شد اما عملیات خواندن از عنصر حالت در هر زمانی امکان پذیر است.

#### -1-4 متودولوژی کلاک


متودولوژی کلاک ا تعیین می کند که سیگنالها چه موقع می توانند خوانده شوند و چه موقع می-توانند نوشته شوند. مشخص کردن زمانبندی خواندنها و نوشتنها امر مهمی است، به دلیل اینکه وقتی یک سیگنال در یک زمان هم نوشته شود و هم خوانده شود در این صورت مقداری که خوانده می-شود، می تواند مقدار قبلی نوشته شده در زمانهای قبل، مقدار فعلی که نوشته می شود و یا ترکیبی از این دو باشد. بدیهی است که قابل پیش بینی نبودن در طراحی کامپیوتر پذیرفتنی نیست. یک متودولوژی کلاک برای از بین بردن این عدم قطعیت طراحی می شود. برای سادگی، ما یک متودولوژی کلاک حساس به لبه از را به کار خواهیم کرد. یک متودولوژی کلاک حساس به لبه به این معنی است که مقادیر ذخیره شده در داخل ماشین فقط در لبههای کلاک می توانند تغییر کنند. بنابراین عناصر حالت مقدارشان فقط در لبههای کلاک می توانند تغییر کند و بروز شود". به دلیل اینکه فقط عناصر حالت می توانند مقدار داده ٔ را داخل خود نگهداری کنند، بنابراین مدارهای ترکیبی باید ورودیهای خود را از عناصر حالت دریافت کنند و خروجی را به عناصر حالت تحویل دهند. مقادیر ورودی مدارهای تركيبي همان مقاديري هستند كه در كلاك قبلي داخل عناصر حالت ذخيره شدهاند و خروجي آنها مقادیری است که باید در کلاک بعدی داخل عناصر حالت ذخیره شوند. شکل ۲ دو عنصر حالت را نشان می دهد که یک مدار ترکیبی را در میان گرفتهاند و با یک کلاک واحد کار می کنند. همهٔ سیگنالها باید از عنصر حالت شماره ۱ شروع شده، از مدار ترکیبی رد شده و به طرف عنصر حالت شماره ۲ منتشر شوند. مدت زمان لازم برای انتشار نباید از یک پریود کلاک بیشتر شود. بنابراین تأخیر انتشار از عنصر حالت ۱ تا عنصر حالت ۲ يريود كلاك را تعيين مي كند.

<sup>&</sup>lt;sup>1</sup> - Clocking methodology

<sup>&</sup>lt;sup>2</sup> - Edge triggered


<sup>&</sup>lt;sup>3</sup> - Update

<sup>&</sup>lt;sup>4</sup> - Data value



شکل ۲: مدارهای ترکیبی، عناصر حالت و کلاک، ارتباط نزدیکی به هم دارند

برای سادگی، ما سیگنال کنترل عملیات نوشتن (write) را به هنگامی که عنصر حالت در هر لبهٔ کلاک مقدارش بروز کلاک نوشته می شود را نشان نمی دهیم. اما اگر یک عنصر حالت در هر لبهٔ کلاک مقدارش بروز نمی شود، در این صورت یک خط کنترلی نوشتن مورد نیاز خواهد بود. سیگنالهای کلاک و write ورودی هستند و عنصر حالت فقط زمانی تغییر پیدا می کند که به هنگام اتفاق افتادن لبهٔ کلاک، و write ورودی خال باشد. متودولوژی حساس به لبه بودن این امکان را در اختیار ما قرار می دهد که محتوای یک رجیستر را بخوانیم و مقدار خوانده شده را از یک مدار ترکیبی رد کنیم و نتیجه بدست آمده را در لبهٔ کلاک بعدی در همان رجیستر بنویسیم. این امر در شکل ۳ نشان داده شده است. فرض اینکه عملیات نوشتن در لبهٔ مثبت کلاک اتفاق بیافتد یا در لبهٔ منفی آن، مهم نیست، به دلیل اینکه ورودی های مدار ترکیبی که خروجی عناصر حالت هستند تا لبه انتخاب شده کلاک نمی توانند تغییر کنند. با استفاده از متودولوژی زمان بندی حساس به لبه، هیچ نوع مسیر feedback و یا Loop ای در داخل یک سیکل کلاک وجود نخواهد داشت و مدار به درستی کار خواهد کرد.



شکل ۳: یک متودولوژی حساس به لبه این امکان را در اختیار قرار میدهد که بتوانیم در یک سیکل کلاک عملیات خواندن و نوشتن در داخل یک عنصر حالت را به درستی انجام دهیم

تقریباً همهٔ عناصر حالت و مدارهای ترکیبی در پردازنده MIPS دارای ورودیها و خروجیهای ۳۲ بیتی خواهند بود، به دلیل اینکه اکثر دادههایی که توسط پردازنده MIPS دستکاری میشوند دارای طول ۳۲ بیت هستند. در جاهایی که هرکدام از این ورودیها و یا خروجیها دارای طولی غیر از ۳۲ بیت باشند، مشخصاً اعلام خواهیم کرد. در شکلهایی که رسم خواهد شد اگر طول سیگنال بیشتر از ۱ بیت باشد در این صورت خط مربوط به آن سیگنال ضخیم تر رسم خواهد شد که نشان دهندهٔ طول بیش از یک است. سیگنالی که طول آن بیشتر از ۱ بیت است اصطلاحاً باس ایا گذرگاه نامیده می شود.

<sup>1 -</sup> Bus


بعضی مواقع ما چند تا باس را با هم ترکیب نموده و یک باس ضخیم تر ایجاد خواهیم کرد. به طور مثال یک باس ۳۲ بیتی را از ترکیب دو باس ۱۶ بیتی ایجاد خواهیم کرد. در این صورت برچسبهایی که روی خطوط قرار می دهیم به وضوح نشان خواهد داد که دو تا باس به هم متصل شده و یک باس بزرگتر را ایجاد کرده اند پیکانهایی نیز بر روی خطوط شکلها رسم می شود که نشان دهنده جهت جریان داده ها بین عناصر حالت خواهد بود.

#### MIPS پیاده سازی زیر مجموعه ای از دستورات -4-4

ما چند پیاده سازی مختلف از سخت افزار ارائه خواهیم کرد. در این فصل یک پردازنده ساده طراحی خواهد شد که در آن هر دستوری در یک کلاک انجام می گیرد ولی پریود این کلاک بزرگ می باشد. این پیاده سازی ساده همانند شکل ۱ خواهد بود. در این پردازنده ساده، هر دستوری در یک لبهٔ کلاک شروع به اجرا می کند و در لبهٔ کلاک بعدی اجرای آن خاتمه پیدا می کند. به دلیل اینکه پردازنده ساده طراحی شده در این فصل سرعت پایین تری دارد، ما یک پردازنده سریعتر را در فصل ۶ ارائه خواهیم کرد که از تکنیک پاپیلاین استفاده می کند.

## ۵-۲- رجیسترها

به دلیل استفاده زیاد و کاربردهای بسیار رجیسترها در طراحی پردازنده، این بخش از فصل به مجموعه رجیسترهای پردازنده، اختصاص پیدا کرده است. رجیسترها در داخل یک پردازنده معمولاً به عنوان فضای ذخیره سازی موقت مورد استفاده قرار می گیرند. رجیسترها از حافظههای اصلی سریعترند و استفاده از آنها راحت تر است. هر رجیستری به تعداد بیتهایی که می تواند ذخیره کند در داخل خود فلیپ فلاپ دارد. به طور مثال یک رجیستر ۴ بیتی دارای ۴ عدد فلیپ فلاپ می باشد. هر رجیستری دارای ۲ ورودی به نامهای ماهای clock و ورودی می باشد که بین همه فلیپ فلاپها مشترک است. ورودی کلاک، پالس ساعت را تأمین می کند و ورودی اورودی توجه تر بالک می کند. بلاک دیاگرام یک رجیستر در شکل ۴ نشان داده شده است. ورودیهای کلاک و reset به دلیل سادگی در این شکل نشان داده نشدهاند، ولی به صورت ضمنی می دانیم که این ورودیها و وجود دارند.



شکل ۴: بلاک دیاگرام رجیستر

با توجه به بلاک دیاگرام، هر رجیستر دارای دو ورودی به نامهای Load و Load و اورودی در داخل رجیستر ذخیره خواهد شد. (ورودی داده) میباشد. هر موقع که Load=1 باشد، داده ورودی در داخل رجیستر ذخیره خواهد شد. و هر موقع که Load=0 باشد، رجیستر محتوای فعلی خود را حفظ خواهد نمود. محتوای داخلی رجیستر همیشه از طریق خروجی Data Output (خروجی داده)، بدون توجه به ورودی Load در دسترس خواهد بود.

همان طور که گفته شد، یک رجیستر n بیتی دارای n عدد فلیپ فلاپ است. بنابراین تعداد بیت-هایی که می توان داخل رجیستر ذخیره نمود، n بیت است. پس ورودی Data Input شامل n خط است. همچنین طول داده ای که می توان از داخل رجیستر خواند، n بیت است. بنابراین خروجی Data Data و Data Output بیشتر از Output نیز باید دارای n خط باشد. به دلیل اینکه تعداد خطوط Data Input و Data Output بیشتر از یک خط است، این خطوط در دیا گرام ضخیم تر رسم شده اند.

## -1-1 رجیسترهای عمومی پردازنده


هر پردازندهای در داخل خود تعدادی رجیستر برای کاربردهای عمومی دارد که معمولاً در دستورات محاسباتی و منطقی از آنها استفاده می کند. در پردازندههای مدرن، برای افزایش کارآیی و منظم تر شدن طراحی، رجیسترهای عمومی به صورت خاصی گروهبندی شده و در داخل یک ماژول به نام بانک رجیستر ا قرار داده می شوند. در این بخش بانک رجیستر را مورد بررسی دقیق قرار می دهیم.

#### -1-1-1 بانک رجیستر

بانک رجیستر بسیار شبیه به حافظه RAM می باشد که کلمات ذخیره شده در آن همان دادههای داخل داخل رجیسترهای بانک رجیستر می باشد. برای دسترسی به محتویات هر کدام از رجیسترهای داخل بانک رجیستر، باید آدرس آن رجیستر را مشخص کنیم. بلاک دیاگرام یک نمونه بانک رجیستر در شکل ۵ نشان داده شده است

٨

<sup>&</sup>lt;sup>1</sup> - Register File



شکل ۵: بانک رجیستر

# این بانک رجیستر شامل مشخصات زیر است:

- این بانک رجیستر دارای دو پورت خواندن و یک پورت نوشتن است. یعنی در هر زمان می توان محتوای دو رجیستر مختلف از مجموعه رجیسترها را خواند و استفاده نمود و در همان حین یک عملیات نوشتن به داخل یکی از رجیسترها انجام داد.
- پورتهای Read register2 برای آدرسدهی و Read register2 برای آدرسدهی مورد استفاده قرار می گیرند. یعنی با هر کدام از این خطوط می توان یک رجیستر را آدرس دهی نمود. تعداد رجیسترها مساوی  $2^k$  است در نتیجه تعداد خطوط آدرس می شود k.
- دادههای خوانده شده از دو رجیستر بر روی پورتهای Read register1 و Read یانک register2 خارج می شود. دادهای هم که قرار است داخل یکی از رجیسترهای بانک رجیستر نوشته شود، بر روی پورت Write data قرار داده می شود. هر رجیستر قادر است n بیت اطلاعات را ذخیره نماید. بنابراین طول هر کدام از پورتهای مربوط به داده مساوی n می باشد.
- به دلیل اینکه تعداد خطوط آدرس k و تعداد خطوط داده n میباشد، در نتیجه اندازه این بانک رجیستر مساوی  $2^k \times n$  میباشد.

# -7-1-7- عملیات خواندن از بانک رجیستر

همان طور که ذکر شد، می توان در یک حین از دو رجیستر متفاوت عملیات خواندن را انجام داد. برای انجام این کار کافی است که آدرس دو رجیستر را به ترتیب بر روی پورتهای Read

register1 و Read register2 و Read data1 ظاهر خواهد شد. به طور مثال فرض کنید برای دستوری مانند Read data1 و Read data2 ظاهر خواهد شد. به طور مثال فرض کنید برای دستوری مانند جورتهای 1 مطلع و Read data2 و Read data2 ظاهر خواهد شد. به طور مثال فرض کنید برای دستوری مانند 32,\$2,\$2\$ (را انجام می دهد، تصمیم گرفته باشیم محتوای دو رجیستر با شماره های 2 و 5 را از بانک رجیستر بخوانیم، در این صورت باید بر روی پورت Read register1 عدد 5 قرار داده شود. با انجام این کار محتوای رجیستر 2 عدد 2 و بر روی پورت Read data2 و محتوای رجیستر 5 بر روی پورت Read data1 به بیرون فرستاده خواهد شد.

## -7-1-7- عملیات نوشتن در داخل بانک رجیستر

برای انجام عملیات نوشتن، آدرس رجیستری که قرار است نوشته شود بر روی پورت Pwrite data و دادهای که قرار است نوشته شود بر روی پورت Write data قرار داده می شود و همچنین پورت RegWrite نیز 1 می شود. با انجام این کار در لبه مثبت کلاک داده مورد نظر در آن رجیستر نوشته خواهد شد. به طور مثال فرض کنید بخواهیم عدد 398 را در داخل رجیستر شماره 8 بنویسیم. برای این کار باید مقدار 398 را بر روی پورت Write data و مقدار 8 را بر روی پورت RegWrite و مقدار 8 را بر روی پورت register قرار دهیم و پورت ورودی RegWrite را نیز 1 نمائیم.

توجه: همان طور که گفته شد بانک رجیستر شامل رجیسترهای عمومی پردازنده است و چون هر رجیستری به کلاک نیاز دارد، باید بانک رجیستر ورودی کلاک هم داشته باشد. در بلاک دیاگرام بانک رجیستر ورودی کلاک نشان داده نشده است ولی به طور ضمنی این ورودی وجود دارد. ما هر موقعی که لازم باشد می توانیم از بانک رجیستر بخوانیم ولی عملیات نوشتن فقط در لبه مثبت کلاک انجام خواهد شد.

# -4-1-4 طراحی سخت افزار بانک رجیستر

پرازنده MIPS دارای ۳۲ رجیستر ۳۲ بیتی است. بنابراین برای بانک رجیستر آن تعداد خطوط آدرس و خطوط داده باید به ترتیب مساوی ۵ و ۳۳ باشد. وقتی که میخواهیم از بین ۳۲ رجیستر، دو مورد را انتخاب کنیم و محتویات آنها را بخوانیم، حتماً باید برای هر کدام از انتخابها از یک مالتی- پلکسر استفاده کنیم چون فقط با مالتی پلکسر است که می توانیم عمل انتخاب را انجام دهیم. از طرفی برای عملیات نوشتن باید فقط خط Load یکی از رجیسترها را فعال کنیم چون در عملیات نوشتن فقط یکی از رجیسترها نوشته خواهد شد. همان طور که میدانیم دیکدر مداری است که در هر زمان فقط یکی از خروجیهای آن فعال می شود و بقیه خروجیها غیر فعال اند. بنابراین به هنگام نوشتن داخل


بانک رجیستر می توان از یک دیکدر برای فعال کردن خط Load یکی و فقط یکی از رجیسترها استفاده نمود.

شکل ۶ مدار داخلی بانک رجیستر پردازنده MIPS را نشان می دهد. خطوط پر رنگ در این شکل نشان دهنده این است که این خط شامل چند خط (چند بیت) است به طور مثال خط مست شمل نشان دهنده این است شامل ۳۲ خط است. همان طور که در این شکل دیده می شود، برای انتخاب یک رجیستر از بین ۳۲ رجیستر از یک مالتی پلکسر ۲۳ به ۱ استفاده می شود و چون مالتی پلکسر دارای ۳۲ خط ورودی است، پس تعداد خطوط انتخاب مالتی پلکسر باید ۵ باشد. از آنجایی که باید این امکان وجود داشته باشد که ما بتوانیم محتوای دو رجیستر را در یک زمان بخوانیم، به همین دلیل در این شکل دو مالتی پلکسر تعبیه شده است. ورودی های اعتخاب دو رحیستر از بین ۳۲ رجیستر در عملیات خواندن استفاده می شوند، به همین دلیل باید این دو ورودی را به خطوط انتخاب مالتی پلکسرها وصل کنیم (هر کدام به یک مالتی پلکسر)، و از آنجا که هر کدام از مالتی پلکسرها از بین ۳۲ رجیستر یکی را انتخاب می کنند بنابراین هر کدام از این ورودی ها باید شامل مالتی پلکسرها از بین ۳۲ رجیستر موجود است و چون هر رجیستری ۳۲ بیتی است. خروجی هو مالتی پلکسر به تروجیهای Read datal و Read datal و Read datal و کدام از این می کدام از این خروجی ها باید ۳۲ بیتی است، بنابراین هر کدام از این می کدام از این خروجیهای Read datal و Read datal و می شده است، بنابراین هر کدام از این خروجیها باید ۳۲ بیتی باشد.

همان طور که ذکر شد از دیکدر می توان برای عملیات نوشتن داخل بانک رجیستر و فعال کردن خط Load رجیسترها استفاده نمود. در مدار بانک رجیستر پردازنده MIPS به دلیل وجود ۳۲ رجیستری رخیستر، از یک دیکدر ۵ به ۳۲ استفاده شده است. ورودی را باید به خطوط ورودی دیکدر وصل که نوشته خواهد شد به کار می رود، به همین دلیل این ورودی را باید به خطوط ورودی دیکدر وصل کنیم و تعداد بیتهای آن باید مساوی ۵ باشد. همچنین دیکدر استفاده شده دارای یک خط فعال ساز به نام EN است که هر موقع فعال شود (۱ شود)، یکی از خروجیهای دیکدر فعال خواهد شد و بنابراین عملیات نوشتن داخل یکی از ۳۲ رجیستر انجام خواهد گرفت. همان طور که می دانیم در پردازنده MIPS همه دستورات نتیجه خود را داخل رجیستر نمی نویسند. به طور مثال دستوراتی مانند پردازنده sub و beq داخل رجیستر هی نویسند ولی دستوراتی مانند ولی دیک رجیستر می نویستر داخل بانک رجیستر را به صورت

<sup>1 -</sup> Enable

کنترل شده انجام دهیم. ورودی WriteReg که به خط فعال ساز دیکدر وصل می شود برای این منظور استفاده می شود.




شكل ۶: مدار داخلی بانک رجیستر پردازنده MIPS

خط Write data به ورودی داده همه رجیسترهای بانک رجیستر وصل شده است. وقتی عملیات نوشتن انجام می شود، این داده ورودی داخل یکی از رجیسترها نوشته خواهد شد. به دلیل اینکه هر رجیستر شامل ۳۲ بیت است، این خط ورودی نیز باید شامل ۳۲ بیت باشد.

نکتهای که در اینجا باید ذکر شود این است که هر کدام از مالتی پلکسرهای بانک رجیستر نشان داده شده از چند مالتی پلکسر تشکیل شدهاند: یک مالتی پلکسر برای انتخاب از بین بیتهای 0 ، یک مالتی پلکسر برای انتخاب از بین بیتهای ۱ و به همین ترتیب. در کل چون ۳۲ بیت داریم، هر کدام از مالتی پلکسرها شامل ۳۲ مالتی پلکسر هستند که خط انتخاب همه این مالتی پلکسرها مشترک است. برای روشنتر شدن مطلب، شکل ۷ را مشاهده کنید. در این شکل مالتی پلکسر مربوط به Read data1 برای روشنتر شدن مطلب، نشکل ۷ را مشاهده کنید. در این شکل مالتی پلکسر مربوط به ۱۳۲ مالتی پلکسر میباشد. مالتی پلکسر سمت راست برای انتخاب از بین بیت-

های 0 ، مالتی پلکسر بعدی برای انتخاب از بین بیتهای ۱ و به همین ترتیب تا اینکه مالتی پلکسر آخری هم برای انتخاب از بین بیتهای ۳۱ رجیسترهای بانک رجیستر به کار می رود. همان طور که مشاهده می شود خط انتخاب همه این مالتی پلکسرها مشترک است بنابراین در همه مالتی پلکسرها، بیتهای مربوط به بیک رجیستر انتخاب خواهد شد. به طور مثال اگر مالتی پلکسر اولی بیت 0 مربوط به رجیستر R1 را انتخاب کند (Read Register = 00001)، حتماً رجیستر بعدی بیت ۱ رجیستر R1 را انتخاب خواهد کرد، و به همین ترتیب. بنابراین در نهایت همه بیتهای مربوط به R1 انتخاب خواهند شد.



شکل ۷: مدار هر کدام از مالتی پلکسرهای بانک رجیستر

#### ۵-۲-۲- رجیسترهای مخصوص

در داخل هر پردازنده تعدادی رجیستر خارج از مجموعه رجیسترهای عمومی یا عام منظوره وجود دارند. این رجیسترها استفاده خاصی دارند و نمی توان در دستورات پردازنده از آنها استفاده نمود. به عبارتی توسط کاربر قابل دسترسی نیستند. در پردازنده MIPS، تعدادی رجیستر وجود دارد که استفاده خاص داشته و خارج از مجموعه رجیسترهای عمومی یا بانک رجیستر قرار گرفته اند. یکی از این رجیسترها، رجیستر شمارنده برنامه یا PC می باشد. رجیستر PC برای دسترسی به حافظه دستورات مورد استفاه قرار می گیرد و آن را آدرس دهی می کند. به عبارتی دستور بعدی که در داخل پردازنده اجرا خواهد شد از آدرس کو فقط برای عملیات ضرب و تقسیم از آنها استفاده می شود. دیگر به نامهای PC و جود دارد که فقط برای عملیات ضرب و تقسیم از آنها استفاده می شود.


تعریف: به رجیسترهایی که استفاده مخصوص دارند رجیسترهای خاص منظوره یا رجیسترهای با کاربرد خاص نیز گفته می شود. و به رجیسترهای عمومی رجیسترهای با عام منظوره یا رجیسترهای با کاربرد عام نیز گفته می شود.

<sup>&</sup>lt;sup>1</sup> - Program Counter

## $-\pi$ –۵ ساختن یک مسیر داده

مسیر داده یا data path واحدی از پردازنده است که همهٔ عملیات محاسباتی و منطقی مورد نیاز همهٔ دستورات را انجام می دهد. یک روش ساده برای طراحی مسیر داده، پیدا کردن ماژولهای اصلی مورد نیاز برای اجرای هر کدام از کلاسهای دستورات می باشد. بنابراین ما برای هر کدام از کلاسهای دستورات می باشد. بنابراین ما برای هر کدام از کلاسهای دستورات، ماژولهای مورد نیاز را پیدا کرده و بخشهایی از مسیر داده که برای اجرای این کلاس دستور مورد نیاز ایت را طراحی خواهیم کرد. در کنار عناصر مسیر داده که برای هر بخش نشان خواهیم داد، سیگنالهای کنترلی مربوطه را نیز در برخی موارد توضیح خواهیم داد.

اولین ماژولی که مورد نیاز است یک محل ذخیرهسازی برای نگهداری دستورات یک برنامه است. یک واحد حافظه که یک عنصر حالت میباشد برای نگهداری دستورات به کار میرود و به کمک یک خط آدرس می توانیم این حافظه را آدرس دهی کرده و دستورات را از داخل آن بخوانیم. عنصر حافظه مورد نیاز در شکل ۸ نشان داده شده است. آدرس دستور نیز باید در داخل یک عنصر حالت نگهداری شود که به آن شمارنده برنامه ایا PC گفته می شود. شمارنده برنامه نیز در شکل ۸ نشان داده شده است. و در نهایت ما نیاز به این داریم که PC را اضافه کنیم تا اینکه آدرس دستور بعدی بدست آید بنابراین نیاز به یک جمع کننده نیز داریم. این جمع کننده یک مدار ترکیبی است که می تواند از همان ALU که در فصل ۴ طراحی شد بدست آید، برای این منظور کافی است که خط کنترلی ALU را طوری مقداردهی کنیم که همیشه عملیات جمع را انجام دهد، به عبارتی باید به این صورت مقداردهی کنیم: ALU Operation = 010. ما این ALU خاص را که فقط عملیات جمع انجام می دهد، با برچسب Add نشان خواهیم داد. جمع کننده آدرس نیز در شکل ۸ نشان داده شده است.




شکل ۸: برای ذخیره سازی و دسترسی به دستورات، دو عنصر حالت مورد نیاز است. همچنین یک جمع کننده نیز برای محاسبه آدرس دستور بعدی مورد نیاز است.

14


<sup>1 -</sup> Program counter

برای اجرای هر دستور، در ابتدا باید دستور از حافظه خوانده شود. به این عمل، واکشی دستور یا Fetch گفته می شود. برای اینکه آماد گی این را داشته باشیم که پس از اجرای این دستور، دستور بعدی را نیز اجرا کنیم، ما باید شمارنده برنامه را طوری اضافه کنیم تا به ۴ بایت بعدتر اشاره کند چون هر دستوری در پردازنده MIPS دارای طول ۴ بایت است. بنابراین برای اینکه PC به دستور بعدی اشاره کند باید به آن ۴ واحد اضافه نمود. مسیر داده مورد نیاز برای این کار در شکل ۹ نشان داده شده است. همان طور که مشاهده می شود، این شکل از ۳ عنصر نشان داده شده در شکل ۸ استفاده می نماید.




شکل ۹: قسمتی از مسیر داده که برای واکشی دستور از حافظه و همچنین افزایش PC به کار میرود

حال بیائید دستورات نوع R را در نظر بگیریم. همهٔ این دستورات محتوای دو رجیستر را میخوانند، یک عملیات ALU بر روی محتوای رجیسترهای خوانده شده انجام می دهند و نتیجه حاصل
شده را در داخل یک رجیستر می نویسد. دستورات این کلاس شامل add slt ،sub ،add و or میباشند. به طور مثال دستور \$12, \$12, \$13 add \$1, \$12 ورجیستر \$12 و رجیستر \$12 ورجیستر \$12 وربیستر \$13 وراخوانده و با هم جمع کرده و نتیجه را در \$11 می نویسد. برای اجرای دستورات نوع R ما نیاز به
یک بانک رجیستر داریم تا از طریق آن محتوای دو رجیستر را بخوانیم. همچنین برای انجام عملیات،
نیاز به یک ALU داریم. در نهایت که عملیات انجام گرفت نتیجه باید در داخل بانک رجیستر ذخیره
گردد. ماژولهای لازم برای دستورات نوع R در شکل ۱۰ نشان داده شده اند. ALU نشان داده شده در
این شکل همان ALU طراحی شده در فصل ۴ می باشد. این ALU دو ورودی ۳۲ بیتی دریافت نموده
و یک خروجی ۳۲ بیتی را به عنوان نتیجه تولید می کند. بانک رجیستر نشان داده شده در این فصل است.



شکل ۱۰: دو عنصر مورد نیاز برای پیاده سازی دستورات نوع R عبارتند از: بانک رجیستر و ALU


مسیر داده لازم برای اجرای دستورات نوع R که از ماژولهای شکل ۱۰ استفاده می کند در شکل ۱۱ نشان داده شده است. به دلیل اینکه شماره رجیسترهایی که باید خوانده شوند و یا نوشته شوند از فیلدهای مربوطه در دستوری که اجرا می شود، استخراج می شوند، ما برای این شکل یک ورودی به نام Instruction در نظر گرفته ایم. این ورودی باید به خروجی حافظه در شکل P وصل گردد چون این حافظه، دستورات برنامه را نگهداری می کند و خروجی آن همان دستوری است که اجرا خواهد شد.



شكل ۱۱: مسير داده دستورات نوع R

حال بیائید دستورات مراجعه به حافظه الا و الا الارسی نمائیم. این sw \$t1, offset\_value(\$t2) و الا \$t1, offset\_value(\$t2) الا \$t2, offset\_value(\$t2) و الا \$t1, offset\_value(\$t2) و الا \$t1, offset\_value(\$t2) و الا \$t1, offset\_value(\$t2) و الا \$t1, offset\_value(\$t2) و الا \$t2, offset\_value(\$t2) و الا \$t2, offset\_value(\$t2) و الا \$t2, offset\_value(\$t2) و الا \$t3, offset\_value(\$t2) و الا \$t4, offset\_value(\$t4) و الا \$t4, offset\_value(\$t4, offset\_value(\$


علاوه بر این، ما به یک واحد به نام واحد گسترش بیت علامت که مقدار ثابت ۱۶ بیتی فیلد Offset را به ۳۲ بیت تبدیل می کند نیاز داریم. این واحد ۱۶ بیت بالا را با علامت عدد پر می کند. همچنین ما به یک ماژول حافظه برای خواندن یا نوشتن دادهها نیاز داریم. این ماژول حافظه چون برای دادهها استفاده می شود، حافظه داده ٔ نامیده می شود. چون حافظه داده، هم می تواند خوانده شود و هم می تواند نوشته شود، بنابراین باید دارای خطوط کنترلی برای عملیات نوشتن و خواندن باشد. همچنین این حافظه باید یک ورودی برای آدرس و یک ورودی برای دادهای که نوشته خواهد شد داشته باشد. شكل ۱۲ ماژولهای حافظه داده و گسترش بت علامت را نشان می دهد.



شکل ۱۲: ماژولهای حافظه داده و گسترش بیت علامت که در دستورهای مراجعه به حافظه از آنها استفاده می شود

شکل ۱۳ مسیر داده مربوط به دستورات lw و sw را نشان می دهد. همان طور که دیده می شود در این شکل ماژولهای ALU، بانک رجیستر، گسترش بیت علامت و حافظه دادهها وجود دارند. در این شکل ALU یک عدد ثابت ۱۶ بیت که تبدیل به ۳۲ بیت شده را با محتوای یک رجیستر که از بانک رجیستر خوانده می شود با هم جمع کرده و آدرس حافظه را نتیجه می دهد. شماره رجیستری که محتوای آن از بانک رجیستر خوانده می شود و همچنین عدد ثابت ۱۶ بیتی در فیلدهای مربوطه در دستورهای lw و sw قرار دارند. بنابراین یکی از ورودیهای این مسیر داده دستور خوانده شده از حافظه است.

<sup>&</sup>lt;sup>1</sup> - Data memory



شكل ١٣: مسير داده دستورات مراجعه به حافظه

دستور beq دارای سه عملوند میباشد: دو رجیستر که با هم مقایسه می شوند و یک مقدار ثابت ۱۶ بیتی که برای بدست آوردن آدرس پرش استفاده می شود. به آدرس پرش، آدرس مقصد پرش یا beq \$t1,\$t2,offset نیز گفته می شود. شکل دستور beq به صورت branch target address برای پیاده سازی این دستور ما باید مقدار ثابت ۱۶ بیتی را با محتوای شمارنده برنامه جمع کنیم.

# در مورد دستورات پرش باید به دو نکته مهم توجه کنیم:

- معماری مجموعه دستورات بیان می کند که آدرس base برای دستورات پرش، آدرس دستور بعد از دستور پرش می باشد. به دلیل اینکه ما محاسبه PC+4 (آدرس دستور بعدی) را در مسیر داده مربوط به واکشی دستور انجام داده ایم، راحت تر این است که ما این مقدار را برای محاسبه آدرس دستور پرش نیز استفاده کنیم.
- معماری مجموعه دستورات همچنین بیان می کند که فیلد offset باید دو مرتبه به سمت چپ شیفت پیدا کند. به دلیل این که این offset آفست یک کلمه ۳۲ بیتی است. همان طور که در فصل ۳ نیز توضیح داده شد، این میزان شیفت باعث می شود که محدودهٔ مؤثر آفست با ضریب ۴ افزایش پیدا کند.

برای اینکه مورد دوم را در سختافزار به درستی انجام دهیم باید فیلد آفست را دو مرتبه به سمت چپ شیفت دهیم.


علاوه بر محاسبهٔ آدرس پرش، ما باید این مورد را نیز مشخص کنیم که آیا دستور beq بعد از اجرا واقعاً به آدرس مقصد پرش، پرش را انجام خواهد داد و یا اینکه پرش انجام نخواهد شد و

<sup>1 -</sup> Operand

بعد از دستور beq دستور پشت سر آن اجرا خواهد شد. موقعی که شرط مقایسه برقرار می شود (یعنی دو عملوند با هم مساوی می شوند)، مقدار جدید pc، آدرس محاسبه شده برای مقصد پرش خواهد بود و در این حالت می گوییم که پرش انجام می شود و یا اصطلاحاً گفته می شود (یا Branch is taken).

بنابراین مسیر داده دستور پرش باید دو عملیات را انجام دهد: محاسبه آدرس مقصد پرش و مقایسه محتوای رجیسترها. (دستورهای پرش برای انجام شدن درست عملیات نیاز دارند که مسیر داده مربوط به واکشی دستور را مقداری تغییر دهند که این مورد را بعداً توضیح خواهیم داد.)

شکل ۱۴ مسیر داده دستور beq را نشان می دهد. برای محاسبهٔ آدرس مقصد پرش، مسیر داده دستور beq باید شامل یک واحد گسترش بیت علامت و یک واحد ALU باشد. برای انجام مقایسه ما باید از بانک رجیستر استفاده کنیم که محتوای دو رجیستر را در اختیار ما قرار دهد و همچنین از یک ALU بلید از بانک رحیستر استفاده کنیم که عملیات مقایسه این دو رجیستر را انجام دهد. به دلیل اینکه این ALU یک خروجی به نام Zero دارد که نشان می دهد نتیجه عملیات ALU صفر شده است یا خیر، ما می توانیم به کمک ALU عملیات تفریق را بر روی محتوای دو رجیستر انجام دهیم (خط کنترل ALU را طوری مقداردهی کنیم که عملیات عملیات که دو رجیستر با هم مساوی هستند و در غیر این صورت خروجی یک شود نشان دهنده این است که دو رجیستر با هم مساوی هستند و در غیر این صورت مساوی نیستند. در ادامه ما نحوه اتصال خطوط کنترلی را توضیح خواهیم داد.



شکل ۱۴: مسیر داده دستور beq

دستور العمل و بنت به این صورت انجام می شود که ۲۸ بیت پایین PC را با ۲۶ بیت از بیتهای دستور العمل و که ۲ بیت به سمت چپ شیفت داده می شود، پر می کنیم. این شیفت به سادگی با قرار دادن دو بیت (00) در سمت راست ۲۶ بیت انجام می شود. نتیجه شیفت ۲۸ بیت می شود که این ۲۸ بیت به جای ۲۸ بیت پایین PC قرار می گیرد.

حال که ما مسیر داده مورد نیاز برای اجرای کلاسهای مختلف دستورات را توضیح دادیم، میتوانیم این مسیر دادهها را با هم ترکیب نموده و یک مسیر داده کلی ایجاد کنیم و خطوط کنترلی را نیز
به آن اضافه کنیم تا اینکه طراحی ما کامل شود. در بخشهای بعدی ما یک پردازنده ساده به کمک
مسیر دادههایی که توضیح داده شد، طراحی خواهیم نمود. این پردازنده هر دستوری را در یک کلاک
انجام خواهد داد. چون هر دستور در این پردازنده در یک کلاک انجام می شود، نامی که به آن
اختصاص خواهیم داد، پردازنده تک سیکلی یا Single cycle processor خواهد بود.

# طراحی یک پردازنده ساده -4-4

در این بخش ما ساده ترین پیاده سازی ممکن از زیر مجموعه انتخاب شده پردازنده MIPS را ارائه خواهیم کرد. این پیاده سازی شامل یک مسیر داده ساده و یک بخش کنترل ساده است. مسیر داده پردازنده ساده از ترکیب مسیر داده های معرفی شده در بخش قبلی ایجاد خواهد شد. پردازنده ای که ما طراحی خواهیم کرد دستورات stl و هایه نهه نهه و stl و ایشتیبانی خواهد کرد.

#### -4-1 طراحی یک مسیر داده ساده

فرض کنید که ما بخواهیم یک مسیر داده را از قطعههایی که در شکل ۹، شکل ۱۱، شکل ۱۳ و شکل ۱۴ نشان داده شدهاند بسازیم. این مسیر داده ساده هر دستوری را در یک کلاک اجرا خواهد کرد. اگر هر دستوری در یک کلاک اجرا شود، در این صورت هیچ کدام از مسیرهای داده مرجع نمی توانند بیش از یک بار در یک دستور استفاده شوند، بنابراین اگر ماژولی بیش از یک بار استفاده شود باید به تعداد مورد نیاز از آن ماژول قرار دهیم.

در مسیر داده ساده ای که طراحی می شود ممکن است یک ماژول در بیش از چند دستور استفاده شود. برای اینکه از یک ماژول در بیش از چند دستور استفاده شود، ما باید امکان اتصال چند ورودی را به ورودی آن ماژول فراهم کنیم و یک سیگنال کنترلی داشته باشیم که از بین آنها یکی را انتخاب کند. عمل انتخاب معمولاً به کمک مالتی پلکسر صورت می گیرد.


مثال: مسیر داده دستورات نوع R نشان داده شده در شکل N و مسیر داده دستورات مراجعه به حافظه نشان داده شده در شکل N شباهت زیادی به هم دارند.

تفاوتهای مهمی که بین آنها وجود دارد به شرح زیر است:

- ورودی دومی که وارد ALU می شود یا یک رجیستر است (اگر دستور از نوع R باشد)
  و یا داده ای است که گسترش بیت علامت داده شده است (در دستورات مراجعه به حافظه)
- مقداری که در داخل یک رجیستر ذخیره خواهد شد یا از ALU می آید (دستورات نوع R) و یا از حافظه(دستور load)


توضیح دهید که چگونه می توانیم این دو مسیر داده را با هم ترکیب کنیم به شرطی که از ماژول ماژول مشترکی که در این دو شکل وجود دارند فقط یکبار استفاده کنیم؟ (به طور مثال ماژول بانک رجیستر در هر دو شکل وجود دارد و در ترکیب دو مسیر داده فقط باید از یک بانک رجیستر استفاده کنیم).

جواب: برای ترکیب این دو مسیر داده و استفاده از فقط یک ALU و یک بانک رجیستر، ما باید برای ورودی دوم ALU این امکان را فراهم کنیم که از دو منبع مختلف داده دریافت کند، و همین طور برای دادهای که داخل بانک رجیستر ذخیره خواهد شد باید از دو منبع مختلف داده استفاده کنیم. بنابراین ما به یک مالتی پلکسر در ورودی دوم بانک رجیستر نیاز خواهیم داشت. شکل ۱۵ مسیر داده ترکیب شده را نشان می دهد.



شكل ۱۵: تركيب مسير داده دستورات مراجعه به حافظه و دستورات نوع R


مسیر داده مربوط به واکشی دستور که در شکل P نشان داده شده است به راحتی می تواند به مسیر داده شکل P اضافه گردد. شکل P نتیجه را نشان می دهد. این مسیر داده دارای دو حافظه جدا یکی برای دستورات و دیگری برای داده ها است. همچنین این مسیر داده به دو P احتیاج دارد به دلیل اینکه یکی از P ها برای اضافه کردن P و دیگری در همان زمان برای اجرای دستور به کار می رود.



شکل ۱۶: ترکیب مسیرهای داده دستورات مراجعه به حافظه، دستورات نوع R و واکشی دستور

حال ما می توانیم با اضافه کردن مسیر داده دستورات پرش نشان داده شده در شکل ۱۴ به شکل ۱۶ یک مسیر داده ساده برای معماری MIPS ایجاد کنیم. شکل ۱۳-۵ مسیر دادهای را که ما با ترکیب همهٔ تکه مسیرهای داده جداگانه بدست آوردهایم نشان می دهد. دستور پرش از ALU اصلی برای مقایسه دو عملوند رجیستری استفاده می کنید، بنابراین ما باید جمع کنندهای که در شکل ۱۰-۵ برای بدست آوردن آدرس پرش استفاده می شود را در مسیر داده نهایی حفظ کنیم.

همان طور که در شکل ۵-۱۳ نشان داده شده است یک مالتی پلکسر دیگر نیز مورد نیاز خواهد بود تا از بین آدرس بعدی (PC+4) و آدرس مقصد پرش یکی را برای نوشته شدن در داخل PC یکی را انتخاب کنیم.



شکل ۱۷: مسیر داده ساده برای معماری MIPS که از ترکیب همه قطعه مسیرهای قبلی بدست آمده است

حال که ما طراحی مسیر داده ساده را کامل کردیم، می توانیم واحد کنترل را به آن اضافه کنیم و بدین ترتیب، کار طراحی پردازنده ساده را کامل کنیم. کار واحد کنترل همان طور که از نام آن پیداست کنترل عملکرد بخشهای مختلف پردازنده است. واحد کنترل است که بسته به دستوری که اجرا می شود، به مسیر داده فرمان می دهد که عملیات مشخصی را انجام دهد مثلاً اگر دستور add اجرا می شود، عملیات جمع را انجام دهد. واحد کنترل باید توانایی دریافت ورودیها را داشته باشد و سیگنالهای write مورد نیاز برای همهٔ عناصر حالت، خطوط انتخاب همهٔ مالتی پلکسرها و خطوط کنترلی میلی را تولید نماید. از آنجایی که کنترل ALU تا اندازهای با کنترل عناصر دیگر متفاوت است، بنابراین بهتر است قبل از طراحی بقیه قسمتهای واحد کنترل، در ابتدا طراحی واحد کنترل میلیم.

# ALU طراحی واحد کنترل-4-4

اگر به یاد داشته باشید ALU طراحی شده در فصل ۴ دارای سه ورودی کنترلی بود. فقط ۵ ترکیب از ۸ ترکیب ممکن ورودیها در این ALU استفاده می شد و عملکرد ALU مطابق با جدول زیر بود:

ورودیهای کنترل ALU	عملی که ALU انجام میدهد
000	AND
001	OR
010	add
110	subtract
111	Set on less than (slt)

بسته به کلاس دستور، ALU باید یکی از ۵ عملیات این جدول را انجام دهد. برای دستورات الله به کلاس دستور، ALU برای محاسبه آدرس حافظه استفاده می کنیم که در این حالت ALU عملیات الله sw و w slt این میدهد. برای دستورات نوع R باید یکی از ۵ عملیات میدهد. برای دستورات نوع R باید یکی از ۵ عملیات مقداری داشته باشد.) برای دستور را انجام دهد (بسته به اینکه فیلد ۶ بیتی Funct در فرمت دستور چه مقداری داشته باشد.) برای دستور beq نیز باید عملیات تفریق توسط ALU انجام شود.

ما می توانیم خطوط کنترلی ALU را توسط یک واحد کنترل کوچک تولید نمائیم. این واحد کنترلی کوچک، در ورودی خود فیلد ۶ بیتی Funct و دو بیت را که ما آن را ALUOp نام گذاری می کنترلی کوچک، در ورودی خود فیلد ۶ بیتی bunct و دو بیت را که ما آن را ALUOp نام گذاری می کنیم دریافت می کند. ALUOp مشخص می کند که عملیاتی که باید انجام گیرد، (۵۵) برای دستورهای این واحد کنترل sub و یا توسط فیلد Funct دستور مشخص شود (10). خروجی این واحد کنترل کوچک سه بیت کنترلی مربوط به خطوط کنترل ALU می باشد.

شکل ۱۸ یک جدول صحت را نشان می دهد که در آن خروجی های واحد کنترل کوچک که همان خطوط کنترل کلی اساس ورودیها که همان فیلد Funct و دو بیت ALUOp می- همان خطوط کنترل مقدار دهی شده اند. برای کامل تر شدن شکل، ارتباط بین بیتهای ALUOp و محتور نیز نشان داده شده است. در ادامه این فصل خواهیم دید که بیتهای ALUOp توسط واحد کنترل اصلی تولید خواهند شد.

opcode دستور	ALUOp	عملیاتی که دستور انجام میدهد	فی <i>لد</i> Funct	عملیاتی که ALU انجام میدهد	خطوط کنترلی ALU
LW	00	Load word	XXXXXX	add	010
SW	00	Store word	XXXXXX	add	010
branch equal	01	Branch equal	xxxxxx	subtract	110
R-type	10	add	100000	add	010
R-type	10	subtract	100010	subtract	110

R-type	10	AND	100100	and	000
R-type	10	OR	100101	or	001
R-type	10	Set on less than	101010	Set on less than	111

شکل ۱۸: نحوه مقدار گیری خطوط کنترل ALU بر اساس بیتها ورودی ALUOp و Sunct (فیلد Funct)

استفاده از چند سطح برای عملیات دیکدینگ (به این معنی که واحد کنترل اصلی بیتهای ALUOp را تولید نماید و پس از آن ALUOp به عنوان ورودی به واحد کنترل ALU که سیگنالهای کنترلی ALU را تولید می کند فرستاده شود)، یک تکنیک معمول، برای پیاده سازی است. استفاده از چند واحد چند سطح کنترل می تواند موجب کوچکتر شدن اندازه واحد کنترل اصلی شود. استفاده از چند واحد کنترل کوچک به جای یک واحد کنترل بزرگ ممکن است باعث بهبود سرعت واحد کنترل نیز بشود. بهینه سازی هایی از این دست، امر مهمی است به دلیل اینکه واحد کنترل معمولاً در مسیر بحرانی پردازنده قرار داشته و باعث کاهش فرکانس می شود.

روشهای زیادی برای طراحی این مدار که دارای دو بیت ورودی ALUOp و ۶ بیت ورودی Funct بوده و سه بیت خروجی برای کنترل ALU را تولید می کند، وجود دارد. به دلیل اینکه فقط تعداد کمی از ۶۴ حالت ممکن فیلد Funct در اینجا استفاده می شود و فیلد Funct فقط زمانی استفاده می شود که دو بیت ممکن فیلد ALUOp مساوی 10 باشند، بنابراین ما می توانیم یک مدار کوچک طراحی کنیم که این حالتهای ممکن را تشخیص داده و بیتهای کنترلی ALU را تولید نماید.

به عنوان یک گام از طراحی این مدار، بهتر است که یک جدول صحت برای ترکیبهای ممکن از فیلد Funct بیتهای ALUOp ایجاد کنیم. شکل ۱۹ این جدول را نشان می دهد و در آن مقادیر خطوط کنترلی (operation) ALU بر اساس ورودیها مشخص شده اند. به دلیل اینکه جدول صحت کامل برای این مثال خیلی بزرگ است (۲۵ $^-$ ۲ سطر جدول) و همچنین برای ما مهم نیست که به ازای بعضی از این ترکیبات ورودی، بیتهای کنترلی ALU چه مقداری داشته باشند، بنابراین ما در این جدول فقط سطرهایی را نشان داده ایم که به ازای آن خطوط کنترل ALU باید مقدار مشخص داشته باشند. در تمامی این فصل ما به این صورت عمل خواهیم کرد و فقط سطرهایی را نشان خواهیم داد. در داد که مورد نیاز می شوند و سطرهایی را که مقدار آنها برای ما مهم نیست را نشان نخواهیم داد. در جدول نشان داده شده در شکل ۱۹، در بر خی از این سطرها مقدار بعضی از ورودیها X است. این X به معنی این است که خروجی موجود در این سطرها به مقدار این ورودی بستگی ندارد و ورودی می تواند هر مقداری داشته باشد. به طور مثال وقتی که بیتهای ALUOp مساوی 00 هستند (سطر اول جدول)، ما همیشه خروجیها (خطوط کنترل ALU) را بدون توجه به فیلد Funct مساوی 100 قرار می دهیم. در این حالت بیتهای ورودی Funct مساوی 100 قرار می دهیم. در این حالت بیتهای Funct به همین دخواهند داشت به همین دلیل مقدار آنها بین حالت بیتهای ورودی Funct مساوی 100 قرار می دهیم. در

را X قرار داده ایم. به محض اینکه جدول صحت آماده شد، ما می توانیم این جدول را ساده سازی نموده (به طور مثال ممکن است از جدول کارنو استفاده کنیم) و آن را تبدیل به مدار کنیم.

AL	UOp		فیلد Funct				Operation (خطوط	
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0	کنتول ALU)
0	0	X	X	X	X	X	X	010
X	1	X	X	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	X	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111

شكل ۱۹: جدول صحت براى سه بيت كنترلى ALU

ما قصد داریم که این مدار (مدار واحد کنترل ALU) را طراحی کنیم. فرض کنید این مدار دارای سه خروجی جداگانه به نامهای Operation1، Operation2 و Operation2 باشد که هر کدام از آنها متناظر با یکی از بیتهای خروجی ستون آخر جدول شکل ۱۹ باشد. مدار لازم برای هر کدام از این خروجیها با ترکیب سطرهایی از جدول که در آنها این خروجی خاص ۱ شده است، بدست می-آید. به طور مثال بیت کم ارزش خطوط کنترلی Operation () فقط در دو سطر آخر جدول شکل ۱۹ دارای مقدار ۱ میباشد بنابراین جدول صحت برای Operation0 فقط این دو سطر را خواهد داشت. شكل ۲۰ جدول صحت را براي هر سه بيت كنترلي ALU نشان مي دهد. ما از ساختار مشترك در هر جدول صحت استفاده کردیم تا اینکه حالتهای بی اهمیت بیشتری داشته باشیم. به طور مثال، ۵ سطر از جدول شکل ۱۹ که خط خروجی Operationl را ۱ می کنند، فقط به دو سطر در شکل ۲۰ كاهش پيدا كرده است. مطلبي كه در اينجا لازم است ذكر شود اين است كه حالتهاي بي اهميت در مدار به این منظور استفاده می شوند که تعداد گیتهای مدار و تعداد ورودی های لازم برای هر گیت را كاهش دهند و باعث بهبود مدار شوند. با استفاده از جدول ساده شده شكل ۲۰، ما مي توانيم مدار شكل ۲۱ را بدست بیاوریم. ما این مدار را واحد کنترل ALU نام گذاری می کنیم. همان طور که مشاهده شد، مدار كنترل ALU، به دليل اينكه فقط سه خروجي توليد ميكند و براي طراحي آن فقط تعداد كمي از سطرهای جدول مورد استفاده قرار می گیرد، مدار سادهای است. اگر تعداد ورودیها و خروجیها بیشتر شود طراحی واحد کنترل نیز سخت تر می شود.

ALUOp		فیلد Funct					
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
X	1	X	X	X	X	X	X
1	X	X	X	X	X	1	X

(الف) جدول درستی برای Operation2=1


ALUOp		فیلد Funct					
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
0	X	X	X	X	X	X	X
X	X	X	X	X	0	X	X

(ب) جدول درستی برای Operation1=1

ALU		]	Func	يلد t	ۏ		
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
1	X	X	X	X	X	X	1
1	X	X	X	1	X	X	X

(ج) جدول درستی برای 1=Operation0

شکل ۲۰: جدول درستی برای بیتهای کنترلی ALU



شكل ۲۱: مدار واحد كنترل ALU

# 4-8-8 طراحی واحد کنترل اصلی

حال که طراحی واحد کنترل ALU را انجام دادیم، در این بخش قصد داریم که طراحی واحد کنترل اصلی که بقیه قسمتهای پردازنده را کنترل می کند را طراحی کنیم. برای انجام این کار اجازه دهید که فیلدهای دستور و خطوط کنترلی مسیر داده نهایی را که طراحی کردیم، دوباره بررسی کنیم. برای درک این مطلب که چگونه فیلدهای دستور را به خطوط کنترل مسیر داده وصل کنیم، بهتر است که سه فرمت دستور گفته شده برای سه نوع دستور را دوباره مرور کنیم. این سه فرمت در شکل ۲۲ نشان داده شده اند.

0	rs	rt	rd	shamt	funct
31-26	25-21	20-16	15-11	10-6	5-0

(الف) فرمت دستورات نوع R

35 or 43	rs	rt	address
31-26	25-21	20-16	15-0

(ب) فرمت دستورات Load و store

4	rs	rt	address
31-26	25-21	20-16	15-0

(ج) فرمت دستور beq


شكل ٢٢: فرمت دستورات نوع R (الف)، مراجعه به حافظه (ب) و beq (ج)

# از این شکل می توان نکات زیر را استخراج نمود:

- فیلد OP که opcode نیز نامیده می شود همیشه در بیتهای ۳۱ تا ۲۶ قرار دارد. ما به این فیلد تحت عنوان OP[5-0] مراجعه خواهیم کرد.
- دو رجیستری که باید خوانده شوند همیشه با فیلدهای rs و rt که در مکانهای ۲۵ تا ۲۱ sw و sw و ۲۰ تا ۱۶ قرار دارند، مشخص می شود. این مطلب برای دستورهای نوع R، beq ه و sw درست است.
- رجیستر base برای دستورات lw و sw همیشه در مکانهای ۲۵ تا ۲۱ (rs) قرار می گیرد.
- عدد ثابت ۱۶ بیتی (offset) برای دستورات lw ،beq و sw همیشه در مکانهای ۱۵ تا ۰ قرار داده می شود.

• رجیستر مقصد در یکی از دو محل قرار دارد: برای دستور ۱۷ رجیستر مقصد در مکانهای ۱۸ مکانهای ۲۰ تا ۱۶ (rt) قرار دارد، در حالی که برای دستورهای نوع R در مکانهای ۱۵ تا ۱۱ (rd) قرار دارد. بنابراین ما نیاز داریم که از یک مالتی پلکسر استفاده کنیم تا مشخص کنیم که کدام فیلد دستور، شماره رجیستری را که نوشته خواهد شد، مشخص کند.

با استفاده از این اطلاعات ما می توانیم به مسیر داده کلی طراحی شده در شکل ۱۷، بر چسبهای دستور و یک مالتی پلکسر (به ورودی Write register از بانک رجیستر) اضافه کنیم. شکل ۲۳ این تغییرات را نشان می دهد. بعلاوه در این شکل واحد کنترل ALU، سیگنال write برای عناصر حالت، سیگنال read حافظه، و سیگنالهای کنترلی مالتی پلکسرها نیز نشان داده شده اند. به دلیل اینکه همهٔ مالتی پلکسرها دارای دو ورودی هستند، همهٔ آنها دارای یک خط کنترل (خط انتخاب) می باشند.



شکل ۲۳: مسیر دادهای که به آن واحد کنترل ALU، برچسبهای دستور و یک مالتی پلکسر اضافه شده است

شکل ۲۳ دارای ۷ سیگنال کنترلی یک بیتی و یک سیگنال کنترلی دو بیتی به نام ALUOp میباشد ما قبلاً توضیح دادیم که سیگنال کنترلی ALUOp چگونه کار می کند. قبل از هر کاری بهتر است
کار ۷ سیگنال کنترلی دیگر را توضیح بدهیم و پس از آن به نحوه مقدار گرفتن این سیگنالها به هنگام
اجرای دستور بپردازیم. شکل ۲۴ کار این ۷ سیگنال کنترلی را توضیح داده است.

اسم سیگنال کنترلی	تأثیر آن وقتی که غیرفعال میشود	تأثیر آن وقتی که فعال می- شود
RegDst	شماره رجیستر مقصد که به	شماره رجیستر مقصد که به
	write register مىرسد از فيلد	write register مىرسد از فيلد


	rt (بیتهای ۲۰ تا ۱۶) می آید	rd (بیتهای ۱۵ تا ۱۱) می آید
RegWrite	هیچ کار (None)	در رجیستر مشخص شده با آدرس write register مقدار داده قرار گرفته بر روی خط write data نوشته می شود
ALUSrc	ورودی دوم ALU از خروجی دوم بانک رجیستر Read) (data2 می آید	ورودی دوم ALU ، مقدار گسترش بیت علامت داده شده عدد ثابت ۱۶ بیتی است
PCSrc	خروجی جمع کنندهای که جمع PC+4 را انجام میدهد به PC منتقل می شود	خروجی جمع کنندهای که آدرس پرش را حساب می کند به PC منتقل می شود
MemRead	هیچ کار (None)	محتوای خانهای از حافظه که آدرس آن هماکنون بر روی خطوط آدرس قرار دارد، خوانده شده و بر روی خط خروجی حافظه قرار می گیرد
MemWrite	هیچ کار (None)	داده موجود بر روی خط write ط data حافظه در آدرس مشخص شده نوشته می شود
MemtoReg	دادهای که بر روی خط write data بانک رجیستر قرار می- گیرد از ALU می آید	دادهای که بر روی خط write data بانک رجیستر قرار می- گیرد از حافظه داده می آید

شکل ۲۴: تأثیر فعال شدن ۷ سیگنال کنترلی بر روی مسیر داده

حال که ما عملکرد همهٔ سیگنالهای کنترلی را مشاهده کردیم، می توانیم به نحوه مقداردهی آنها بپردازیم. واحد کنترل می تواند مقدار همهٔ این سیگنالهای کنترلی را بر اساس فیلد opcode دستور مشخص نماید. تنها استثنائی که در این زمینه وجود دارد سیگنال کنترلی PCSrc است. این سیگنال کنترلی باید زمانی یک شود که دستور beq اجرا شده و خروجی Zero از ALU که برای مقایسه

تساوی به کار میرود یک گردد. برای تولید سیگنال PCSrc ما نیاز داریم سیگنال Zero را با یک سیگنال از خروجیهای واحد کنترل به نام AND ، Branch کنیم.

این ۹ سیگنال کنترلی (۷ سیگنال شکل ۲۴ و دو سیگنال (ALUOp) می توانند بر اساس ۶ بیت ورودی واحد کنترل که همان ۶ بیت opcode است، مقداردهی شوند. شکل ۲۵ مسیر داده طراحی شده را به همراه واحد کنترل و سیگنالهای کنترلی نشان می دهد. قبل از اینکه ما تلاش کنیم که برای این کنترل معادلهای بنویسیم یا جدول صحتی تشکیل دهیم، بهتر است که عملیات کنترلی را توضیح دهیم. به دلیل اینکه مقداردهی خطوط کنترلی فقط به opcode وابسته است، ما بر اساس مقدار می کنیم که مقدار سیگنالهای کنترلی باید ۰، ۱ یا X باشد. شکل ۲۶ مشخص می کند که چگونه سیگنالهای کنترلی بر اساس فیلد opcode مقدار می گیرند.



شكل ۲۵: مسير داده ساده همرا با واحد كنترل

دستور	RegDst	ALUSrc	MemtoReg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUOp0
نوع R	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

شكل ۲۶: مقدار سيگنالهاي كنترلي توسط فيلد opcode دستور مشخص مي شود


واحد کنترل می تواند با استفاده از محتویات شکل ۲۶ به طور دقیق طراحی شود. واحد کنترلی که ما طراحی می کنیم، مداری است که دارای ۶ بیت ورودی (فیلد opcode) بوده و در خروجی خود سیگنالهای کنترلی مورد نیاز را تولید می نماید. برای طراحی این مدار باید جدول صحت را برای هر کدام از خروجی ها تشکیل دهیم. قبل از رسم جدول صحت بهتر است که opcode دستورهای پیاده سازی شده را شرح دهیم. جدول زیر مقدار فیلد opcode را برای هر کدام از دستورات هم به صورت دهیمی و هم به صورت باینری نشان می دهد:

اسم دستور	opcode دستور به	opcode دستور به صورت باینری							
	صورت دهدهی	Op5	Op4	Op3	Op2	Op1	Op0		
نوع R	0	0	0	0	0	0	0		
lw	35	1	0	0	0	1	1		
SW	43	1	0	1	0	1	1		
beq	4	0	0	0	1	0	0		

با استفاده از اطلاعات این جدول ما می توانیم عملکرد واحد کنترل را با یک جدول صحت بزرگ که در شکل ۲۷ نشان داده شده است، توضیح دهیم. این شکل عملکرد واحد کنترل را به طور کامل شرح می دهد و ما می توانیم با استفاده از آن مدار واحد کنترل را با گیتهای منطقی طراحی کنیم. اگر از همان روشی که برای طراحی واحد کنترل ALU استفاده کردیم، در اینجا نیز استفاده کنیم، مدار شکل ۲۸ برای واحد کنترل اصلی بدست می آید. از آنجایی که هر کدام از خروجیها فقط با استفاده از گیتهای OR ، AND و به صورت دو طبقه طراحی شدهاند، می توانیم در طراحی واحد کنترل اصلی از آرایههای منطقی قابل برنامه ریزی یا اصطلاحاً PLA استفاده کنیم. مدار شکل ۲۸ با استفاده از کیت شده است.

ورودی و خروجی	اسم سیگنال	نوع R	lw	SW	beq
ورودىها	Op5	0	1	1	0
	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
خروجيها	RegDst	1	0	X	X
	ALUSrc	0	1	1	0
	MemtoReg	0	1	X	X
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

شکل ۲۷: عملکرد واحد کنترل پردازنده single cycle که به طور کامل با جدول صحت نشان داده شده است



شکل ۲۸: مدار واحد کنترل پردازنده single cycle