

به نام خدا



دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده برق و کامپیوتر



درس الکترونیک ۲

دکتر افضلی کوشا

پروژه نهایی

تقویت کننده تفاضلی

نام و نام خانوادگی: امیرمحمد میرحسینی

شماره دانشجویی: ۸۱۰۱۰۲۶۰۱

دی ۱۴۰۴

فهرست

بخش اول - تقویت کننده تفاضلی BJT ۳

سوال ۱).....	۳
سوال ۲).....	۵
سوال ۳).....	۶
سوال ۴).....	۷
سوال ۵).....	۹
سوال ۶).....	۱۰
سوال ۷).....	۱۳
سوال ۸).....	۱۴
سوال ۹).....	۱۵

بخش دوم - تقویت کننده تفاضلی چند طبقه ۱۵


سوال ۱).....	۱۵
سوال ۲).....	۱۶
سوال ۳).....	۱۶
سوال ۴).....	۱۹
سوال ۵).....	۲۰
سوال ۶).....	۲۱
سوال ۷).....	۲۴

بخش اول - تقویت کننده تفاضلی BJT


سوال (۱) فرضها:

$$V_{BE(ON)} = 0.75 V, \beta = 400, V_A = 80V, V_{thermal} = 25mV$$

مبدل مدار مورد مشترک:



(۱)



$$V_{TH} = 12 \frac{R_2}{R_1 + R_2} - 12 \frac{R_1}{R_1 + R_2}$$

$$R_{TH} = R_1 || R_2 = \frac{R_1 R_2}{R_1 + R_2}$$

$$I_{BIAS} = I_{C_3} = 2mA \Rightarrow I_{B_3} = \frac{2}{400} = 5 \times 10^{-3} mA$$

$$R' = R_{in_collector} = (1 + g_{m_3} r_{o_3}) (R_{E_3} || r_{\pi_3}) + r_{o_3}$$

$$I_{C_3} = 2mA \Rightarrow g_{m_3} = \frac{I_C}{V_T} = 80 ms$$

$$r_{o_3} = \frac{80}{2}, r_{\pi_3} = \frac{\beta}{g_{m_3}} = \frac{400}{80} = 5k\Omega$$


$$r_{o_3} = 40k\Omega \Rightarrow R' = 6.042 M\Omega$$

۱) $-V_{TH} + R_{TH} I_{B_3} + V_{BE} + 2R_3 + 12 = 0$

۲) $+0.7 + 22 \times 10^{-3} + V_{CEQ_3} + 2R_3 + 12 = 0$

۳) $-12 + R_c + V_{CEQ_1} + 22 \times 10^{-3} + V_{CEQ_3} + 2R_3 + 12 = 0$

تبدیل بار:



بنابراین برای داشتن بهره بیشتر از 1 باید R_3 بزرگ باشد.

تصویر ۱: بخشی از محاسبات سوال ۱ بخش اول

به همین منظور فرض می‌کنیم مقدار R_3 برابر ۳ کیلو اهم باشد.

$$V_{E_3} = -12 + R_3 I_{bias} = -12 + 6 = -6$$

$$V_B - V_E = 0.75 \rightarrow V_{B_3} = -5.25V$$

برای بیس ترانزیستور Q_3 مدار زیر را داریم:

$$V_{B_3} = -V_{th} + R_{th} I_{B_3}, \quad I_{B_3} = \frac{2}{\beta} = 0.005 \text{ mA}$$

$$V_{th} = V_{CC} \cdot \frac{R_2}{R_1 + R_2} + V_{EE} \cdot \frac{R_1}{R_1 + R_2} = \frac{12(R_2 - R_1)}{R_1 + R_2}$$

$$R_{th} = \frac{R_1 R_2}{R_1 + R_2}, \quad V_{B_3} = \frac{12(R_1 - R_2) + 0.005 R_1 R_2}{R_1 + R_2} = -5.25V$$

که از حل معادله داریم:


$$R_1 = -\frac{3450 R_2}{R_2 - 1350} \rightarrow R_2 = 5k\Omega \rightarrow R_1 \approx 12.825k\Omega$$

اگر مدار متقارن باشد جریانی که از ترانزیستورهای Q_1 و Q_3 می‌گذرد برابر یک میلی آمپر می‌باشد.

$$V_{C Q_1} = V_{C Q_2} = V_{CC} - \frac{R_C I_{bias}}{2} = 12 - R_C$$

که برای R_C مقدار ۵ کیلو اهم را در نظر می‌گیریم.

$$\rightarrow V_{C Q_1} = V_{C Q_2} = 7V$$



تصویر ۲: تصویر مدار در مولتی‌سیم و نتیجه شبیه‌سازی برای جریان بایاس (پروپاها)

سوال ۲) محاسبات مربوط به این بخش در تصویر ۳ آمده است.

$$A_{cm} \approx \frac{-R_c}{(r_e + R_E) + 2R'} \approx 4 \times 10^{-4}$$

$$|A_{cm}| \approx 4 \times 10^{-4}$$

$$CMRR = \left| \frac{A_d}{A_{cm}} \right| = \frac{106.38}{4 \times 10^{-4}} = 265950$$

$$CMRR_{\text{دسی‌بل}} = 108.496 \text{ dB}$$

سیم مدار تفاضلی

$$A_d = -\frac{R_c}{r_e + R_E} \rightarrow 5$$

$$r_e = \frac{\alpha}{g_m} = \frac{1}{g_m} = 25 \Omega$$

$$g_m = \frac{I_{c1}}{V_T} = 40 \text{ mS}$$

$$\Rightarrow A_d = -106.38$$

تصویر ۳: محاسبات سوال ۲ بخش اول (به دست آوردن بهره مد مشترک، تفاضلی و CMRR)

سوال ۳


تئوری:

ابتدا ولتاژ نقطه کار ترانزیستور $Q1$ و $Q3$ را بدست می آوریم.

$$+0.75 + 0.022 \times 1 + V_{CEQ_3} + 3 \times 2 - 12 = 0 \rightarrow V_{CEQ_3} = 5.228V$$

$$-12 + 5 \times 1 + V_{CEQ_1} + 0.022 \times 1 + 8.206 + 3 \times 2 - 12 = 0 \rightarrow V_{CEQ_1} = 7.75V$$

نقاط کار تئوری با عملی همخوانی دارد:



تصویر ۴: افزودن پروب‌های ولتاژ در آمیتر و کالکتور ترانزیستورها برای مقایسه نقطه کار ترانزیستورها در شبیه‌سازی با تئوری

ادامه محاسبات و توضیحات برای بدست آوردن ماکزیمم سوئینگ متقارن خروجی در تصویر شماره ۵ قرار دارد:

۳- سوئیچ برای ورود مد مشترک صفر ← فرض $V_{CEsat} = 0.2V$

ولتاژ کلکتور ۲ ترانزیستور $\Rightarrow V_C = 12 - 5 = 7V$

فرض: کل جریان بایس (۱۲) از یک ترانزیستور می‌گذرد.

سوئیچ بایس: $\Delta V_{out1} = 12 - 7 = 5V$

فرض: $V_b = 0V \Rightarrow V_E = -0.75V = -V_{BE}$

ماکسیم سوئیچ مقارن ۵ ولت می‌باشد.

محاسبات ماکسیم سوئیچ مقارن مد مشترک ورودی صفر

سوال (۴)

Time delay: 0 S

Damping factor (1/s): 0

Phase: 0 °

AC analysis magnitude: 1 V

AC analysis phase: 180 °

Distortion frequency 1 magnitude: 0 V

Distortion frequency 1 phase: 0 °


Distortion frequency 2 magnitude: 0 V

Distortion frequency 2 phase: 0 °

V2
1mVpk
1kHz
0°


تصویر ۶: تغییر فاز منبع سمت راست به ۱۸۰ درجه برای V_{in}

همانطور که مشخصه به منبع ولتاژ AC سمت راستی فاز ۱۸۰ درجه دادیم برای مدار تفاضلی



تصویر ۷: شکل مدار در این بخش

$$\frac{V_{o+} - V_{o-}}{V_{in+} - V_{in-}}$$




تصویر ۸: بهره تفاضلی در شبیه‌سازی

تئوری: ۱۰۶.۳۹- و شبیه‌سازی: تقریباً ۹۹.۶ است که فاز ۱۸۰ درجه دارد: ۹۹.۶-

امقدار شبیه‌سازی به مقدار محاسبات نظری تقریباً نزدیک بوده و صحت نتایج تئوری را تأیید می‌کند. با این وجود، اختلاف اندک مشاهده‌شده می‌تواند ناشی از عوامل مختلفی باشد؛ از جمله استفاده از روابط تقریبی در محاسبات، خطای ناشی از گردکردن اعداد و همچنین در نظر گرفتن مقاومت منبع جریان به‌صورت ایده‌آل در تحلیل نظری. در حالی که در محیط شبیه‌سازی، اثرات عملی و غیرایده‌آل بودن المان‌ها نیز مدنظر قرار می‌گیرد.


سوال (۵)

$$\frac{V_{o-}}{V_{in-}}$$



تصویر ۹: بهره تک سر ورودی منفی در شبیه‌سازی


$$\frac{V_{o+}}{V_{in+}}$$




تصویر ۱۰: بهره تک سر ورودی مثبت در شبیه‌سازی

مقایسه: همانطور که تفاوت داشتیم دقیقاً عین هم هستند و با بهره تفاضلی بخش قبل نیز یکسان شد. دلیل آن از نظر ریاضی علامت یکسان ولتاژ خروجی به ورودی بود که تاثیر علامتها را خنثی و مانند علامت مثبت برای هردو عمل می‌کند و از نظر مداری تقارن کامل مدار می‌باشد.

سوال ۶) اعمال تغییرات گفته شده در صورت سوال:




تصویر ۱۱: تغییر پارامترهای ترانزیستور Q1



تصویر ۱۲: تصویر مدار برای سوال ۶ بخش اول

تغییرات بتا و ولتاژ اری را برای ترانزیستور سمت چپ $Q1$ اعمال کردیم. (سمت $v+$ ها) (کنار اسم آن ستاره آمده که یعنی مدل آن تغییر پیدا کرده)
بهره تفاضلی:




تصویر ۱۳: بهره تفاضلی (برای حالتی که پارامترهای $Q1$, $Q2$ متفاوت اند)

بهره تک سر:


پروژه نهایی درس الکترونیک ۲- دی ۱۴۰۴

سمت مثبت (سمت چپ که پارامترهای ترانزیستور مربوطه را عوض کردیم):



تصویر ۱۴: بهره تک سر، سمت ورودی مثبت (برای حالتی که پارامترهای Q1, Q2 متفاوت اند)

سمت منفی (که پارامترهایش بدون تغییر باقی مانده):




تصویر ۱۵: بهره تک سر، سمت ورودی منفی (برای حالتی که پارامترهای Q1, Q2 متفاوت اند)

همان طور که در نتایج شبیه سازی دیده می شود، مقدار بهره تفاضلی در حالت جدید برابر با ۱۰۰.۱۲۱۷- بوده که در مقایسه با مقدار ۹۹.۶۱- در شرایط ایده آل متقارن، افزایش جزئی نشان می دهد.

همچنین مقادیر خروجی در دو سمت مدار به ترتیب در سمت مثبت و منفی برابر ۹۹.۷۲۴۸- و ۱۰۰.۵۱۸۷- اندازه‌گیری شده‌اند، در حالی که در حالت متقارن هر دو مقدار برابر با بهره تفاضلی ۹۹.۶۱- بودند.

دلیل این تفاوت‌ها به طور کلی ناشی از عدم تقارن اجتناب‌ناپذیر در مشخصات المان‌های دو طرف مدار است. در شرایط واقعی، پارامترهای ترانزیستورها کاملاً یکسان نبوده و در نتیجه توزیع جریان بایاس به شکل نامتوازن انجام می‌شود. این موضوع سبب می‌شود پارامترهای مؤثر هر ترانزیستور، از جمله g_m و مقاومت ارلی r_o ، مقداری با یکدیگر اختلاف پیدا کنند. با این حال، تغییرات ایجادشده در بهره کلی مدار بسیار کوچک است و این نشان‌دهنده مقاومت قابل قبول تقویت‌کننده تفاضلی در برابر عدم تقارن‌های جزئی است. در چنین شرایطی، اگرچه بهره‌های دو خروجی دقیقاً یکسان نیستند، ولی مقدار بهره تفاضلی کلی را می‌توان تقریباً معادل میانگین این دو در نظر گرفت.

سوال (۷)




تصویر ۱۶: بهره مد مشترک تک سر در شبیه‌سازی

تئوری: $A_{CM} = -400\mu$

شبیه‌سازی: $A_{CM} = -503\mu$


همان‌طور که نتایج تئوری و شبیه‌سازی نشان می‌دهند، این مقدار بسیار ناچیز است. در حقیقت، یکی از اهداف کلیدی در طراحی تقویت‌کننده‌های تفاضلی دستیابی به چنین مشخصه‌ای است، زیرا در این صورت نویز مشترک تقویت نشده و تقویت‌کننده‌ای پایدار و مقاوم در برابر اغتشاش به دست می‌آید.

سوال ۸) فرکانس منابع را ۱۰ کیلوهرتز گذاشته و به صورت تفاضلی با اختلاف فاز ۱۸۰ درجه در مدار قرار می‌دهیم. کم کم دامنه منابع سینوسی را افزایش می‌دهیم تا جایی که اعوجاج را در شکل موج تحلیل AC SWEEP مشاهده کنیم.



تصویر ۱۷: تصویر مدار که ورودی با دامنه ۰.۰۷۵ ولت به منابع ولتاژ اعمال شده است.

به ازای ورودی با دامنه ۰.۰۷۵ ولت شکل موج خروجی دچار اعوجاج می‌شود.



تصویر ۱۸: تصویر شکل موج خروجی اعوجاج دار در شبیه‌سازی

برای اینکه مقدار AC را داشته باشیم، همانطور که مشاهده می‌کنید $y1$, $y2$ باهم برابر هستند. ۶.۹۹ ولت کم می‌کنیم که تقریباً برابر با ۷ ولت است که برابر با مقدار تئوری DC خروجی می‌باشد. ماکسیمم سوینگ متقارن در شبیه‌سازی برابر ۴.۸۲ ولت می‌باشد (از بالا) که در تئوری این مقدار برابر ۵ ولت بود که تقریباً باهم برابر هستند.

سوال (۹)

$$\text{simulation : CMRR} = \frac{99.61}{503 \times 10^{-6}} = 198031$$

$$\text{theory : CMRR} = \frac{106.38}{4 \times 10^{-4}} = 265950$$

همان‌طور که ملاحظه می‌شود، کمی اختلاف بین مقادیر نظری و عملی وجود دارد. این موضوع عمدتاً به دلیل ساده‌سازی‌ها و فرضیات ایده‌آلی است که در محاسبات تحلیلی، به ویژه هنگام محاسبه‌ی بهره‌ی مد مشترک، در نظر گرفته می‌شود. با این وجود، نتایج شبیه‌سازی نیز مقدار بسیار بالایی برای CMRR را نشان می‌دهد که این امر، کارایی و کیفیت طراحی تقویت‌کننده‌ی تفاضلی را تأیید می‌کند.

بخش دوم - تقویت‌کننده تفاضلی چند طبقه

سوال (۱) محاسبات مربوطه برای این بخش در تصویر شماره ۱۹ آمده است.

بخش دوم) برای این بخش دقیقاً سوال ۵ ترن ۵ می‌باشد.

۱- BJT: $I_{Q1} = \frac{I_{b1}}{0.2} = 0.5 \text{ mA} \Rightarrow g_{m1} = g_{m4} = \frac{I_c}{V_T} = 20 \text{ mS}$ $r_{\pi1} = r_{\pi4} = \frac{\beta}{g_m} = 5 \text{ k}\Omega$

$r_{e1} = r_{e4} = \frac{r_{\pi}}{\beta+1} = 49.5 \Omega$ $\text{MOSFET: } I_{D1} = I_{D2} = \frac{I_{b2}}{2} = 1 \text{ mA}$

$r_o = \frac{1}{\lambda I_D} = \frac{1}{0.02 \times 1 \text{ mA}} = 50 \text{ k}\Omega$ $I_D = \frac{1}{2} \mu C_{ox} \left(\frac{W}{L}\right) \frac{(V_{GS} - V_{th})^2}{V_{ov}}$

$\Rightarrow V_{ov} = \sqrt{\frac{I_D}{\frac{\mu}{2} C_{ox} \left(\frac{W}{L}\right)}} = \sqrt{\frac{1}{2 \times 9}} = 0.25 \text{ V}$

$g_{m2} = g_{m3} = g_{m5} = g_{m6} = \frac{2 I_D}{V_{ov}} = 8 \text{ mS}$

۲-

تصویر ۱۹: محاسبات سوال اول بخش دوم، به دست آوردن پارامترهای ترانزیستور

سوال ۲) محاسبات مربوط به این بخش در تصویر شماره ۲۰ آمده است.


2 3 5 0 V_{ov}

۲-

نیم مدار تفاضلی طبقه اول

$$R_{out} = r_{o3} \parallel r_{o6} = 50 \parallel 50 = 25 \text{ k}\Omega$$


$$A_T = \frac{v_o}{v_{oi}} \times \frac{v_{oi}}{v_{id/2}} \quad \left| \frac{v_o}{v_{oi}} \right| = g_{m2} R_{out} = 200$$



$$\left| \frac{v_{oi/2}}{v_{id/2}} \right| = \alpha \frac{R_1}{r_{e1}} = g_{m1} R_1 = 80 \Rightarrow A_T = 80 \times 200 = 16000$$

نیم مدار مد مشترک طبقه اول

$$A_{cm1} = \frac{v_{oi}}{v_{icm}} = -\alpha \frac{R_1 \parallel (r_{o1} + (r_{\pi} \parallel 200)(1 + g_{m1} r_{e1}))}{2R_{12} + r_{e1}}$$



$$= -0.0198 = -0.02 \quad |A_{cm2}| = \frac{1}{2g_{m5} R_{Ib2}} = \frac{1}{2 \times 8 \times 100} = 6.25 \times 10^{-4}$$


$$|A_{cm}| = |A_{cm1}| \parallel |A_{cm2}| = 1.25 \times 10^{-5}$$

$$CMRR = \left| \frac{A_d}{A_{cm}} \right| = 1.28 \times 10^9$$

تصویر ۲۰: محاسبات سوال ۲ بخش دوم به دست آوردن مقاومت خروجی، بهره مد مشترک، بهره تفاضلی و CMRR


سوال ۳) تغییرات گفته شده را با edit model ترانزیستورها اعمال می کنیم. ت

اعمال تغییرات nmos




تصویر ۲۱: تغییر پارامترهای ترانزیستور NMOS

اعمال تغییرات pmos




تصویر ۲۲: تغییر پارامترهای ترانزیستور PMOS


اعمال تغییرات NPN



تصویر ۲۳ : تغییر پارامترهای ترانزیستور NPN



تصویر ۲۴ : تصویر مدار استفاده شده برای تحلیل‌های تفاضلی



تصویر ۲۵: تصویر مدار استفاده شده برای تحلیل‌های مد مشترک

همانطور که در تصویر ۲۵ و توضیحات بخش اول (تصویر ۲۰) مشهود است. به دلیل ایده‌آل بودن منابع جریان برای مدمشترک، مقاومت‌های ۱۰۰ کیلویی که برابر مقاومت این منابع هستند با آن‌ها موازی شده‌اند.

سوال ۴) از ابزار شبیه‌سازی DC OPERATING POINT برای این بخش استفاده می‌کنیم.

DC Operating Point Analysis		
Variable	Operating point value	
1 -I(M5:D) I(PR1)	1.00000 m	
2 V(v_c)-V(v_e)	3.77752	
3 V(v_c)-V(vd_m2_m5)	-283.75540 m	
4 V(vd_m2_m5)-V(vdd)	-1.69558	
5 V(vd_m2_m5)-V(vs_m2)	1.97784	
6 I(Q1[IC])	494.83405 u	

تصویر ۲۶: خروجی شبیه‌سازی نقطه کار (DC BIAS)

خب همونطور که مشاهده می‌کنین ولتاژ نقطه کار NPN برابر ۳.۷۷۷۵۲ ولت هست که از ۰.۲ ولت بیشتر (فرض: $V_{CE\text{SAT}} = 0.2V$) پس در ناحیه فعال قرار داده و جریانش هم از I_S بیشتره چیزی حدود نیم میلی آمپر که تصدیق می‌کند ترانزیستورهای NPN در ناحیه فعال قرار دارند.

برای nmos ها :

$$V_{GD} = v_c - v_{vd\ m2\ m5} = -0.284V < V_{th}(1V) \rightarrow \text{اشباع}$$

برای pmos ها:

$$V_{GD} = 0 > V_{TH}(-1V) \rightarrow \text{اشباع}$$

سوال (۵)

مقاومت خروجی:


برای محاسبه‌ی مقاومت خروجی معمولاً از روش قرار دادن یک منبع تست در خروجی و اندازه‌گیری جریان عبوری از آن استفاده می‌شود. با این حال، در نرم‌افزار مولتی‌سیم، اجرای این روش به نتیجه‌ی مورد نظر منجر نشد. به همین دلیل، مقدار مقاومت خروجی از طریق آنالیز *TRANSFER FUNCTION* استخراج و محاسبه گردید.

$$R_{out} = 25.9278k\Omega$$

AD Transfer Function Analysis									
Analysis outputs			Value						
1	Transfer function		-5.62628 k						
2	w1#input impedance		10.10677 k						
3	Output impedance at V(V(vo),V(0))		25.92780 k						

تصویر ۲۷: خروجی تحلیل transfer function برای بدست آوردن مقاومت خروجی


بهره تفاضلی: $A_d = 16034.2$ با دقت خوبی با بهره تئوری ۱۶۰۰۰ برابر است.



تصویر ۲۸: بهره تفاضلی

بهره مد مشترک: $A_{CM} = 12.099\mu$

که حدود ۴ میکرو با بهره تئوری محاسبه شده اختلاف دارد. (تقریباً برابرند)




تصویر ۲۹: بهره مد مشترک

سوال ۶) تغییر در منبع جریان بایاس طبقه‌ی ورودی، جریان عبوری از ترانزیستورهای BJT را تحت تأثیر قرار می‌دهد و در نتیجه g_m آن‌ها نیز تغییر می‌کند. این مسئله سبب می‌شود که پارامترهای سیگنال کوچک مدار دچار تغییر شوند. همچنین، این تغییر ممکن است نقطه کاری ترانزیستورها را از ناحیه فعال خارج کند.


منبع جریان بایاس در طبقات داخلی نیز تأثیری مشابه با طبقه‌ی ورودی دارد و می‌تواند هم پارامترهای سیگنال کوچک و هم نواحی کاری ترانزیستورها را دستخوش تغییر قرار دهد.

افزایش یا کاهش این منابع جریانی، در نهایت بر میزان بهره‌های مدار اثر گذاشته و ممکن است موجب افزایش یا کاهش ($CMRR$) شود. به همین منظور دو تغییر خاص را بررسی می‌کنیم. (صفحه بعد)

تغییر I_{b1} (منبع جریان متصل به ترانزیستورهای ماسفت) به ۵ میلی آمپر:



تصویر ۳۰: بهره مد مشترک (با تغییر I_{b1})




تصویر ۳۱: بهره تفاضلی (با تغییر I_{b1})

همانطور که مشاهده می‌شود هر دو بهره تفاضلی و مد مشترک کاهش چشمگیری داشته اند.


تفاضلی از ۱۶۰۰۰ به ۱۰۰۰۰ و مد مشترک از ۱۲.۱ میکرو به ۷.۶۵ میکرو کاهش یافته است. در این حالت داریم:

$$CMRR = \frac{10162}{7.65 \times 10^{-6}} = 1.328 \times 10^9 \rightarrow \text{افزایش } CMRR$$

تغییر I_{b2} (منبع جریان متصل به ترانزیستورهای BJT) به ۰.۵ میلی آمپر



تصویر ۳۲: بهره مد مشترک (با تغییر I_{B2})



تصویر ۳۳: بهره تفاضلی (با تغییر I_{B2})

همانطور که مشاهده می‌شود هر دو بهره تفاضلی کاهش چشمگیری داشته اما بهره مد مشترک تقریباً تغییر نکرده است.

تفاضلی از ۱۶۰۰۰ به ۷۸۷۰ و مد مشترک از ۱۲.۱ میکرو به ۱۲.۰۷ میکرو کاهش یافته است. در این حالت داریم:

$$CMRR = \frac{7869.4}{12.0728 \times 10^{-6}} = 6.51829 \times 10^8 \rightarrow \text{کاهش } CMRR$$

سوال (۷)

از نظر عملکرد سیگنال، مدار دوم به دلیل استفاده از بار فعال و پیکربندی کسکود، بهره بسیار بالاتری نسبت به مدار اول دارد. این افزایش بهره به‌ویژه در شرایطی که ولتاژ تغذیه محدود باشد، مزیت محسوسی ایجاد می‌کند. همچنین، پیاده‌سازی این مدار در فناوری مدارهای مجتمع به‌صرفه‌تر است، زیرا با استفاده از بارهای فعال و آیینه‌های جریان می‌توان مقاومت‌های با مقدار مؤثر بالا را در فضای بسیار کوچک و با مصرف توان مناسب ایجاد کرد. افزون بر این، امکان دریافت خروجی تک‌سر پایدار و پر بهره از یک طبقه تفاضلی همراه با آیینه جریان، از مزایای کلیدی مدار دوم است.

از جنبه‌ی پایداری در برابر عدم تقارن اجزاء، مدار اول عملکرد مطمئن‌تری دارد و نسبت به تغییرات پارامترها مقاوم‌تر است. با این حال، در مقایسه‌ی پیاده‌سازی، تفاوت چشمگیری در تعداد ترانزیستورهای دو مدار وجود ندارد و در مدارهای مجتمع، افزایش سه یا چهار ترانزیستور بار قابل توجهی محسوب نمی‌شود، اگرچه ممکن است طراحی و تنظیم مدار دوم نیازمند دقت بیشتری باشد.

در نهایت با در نظر گرفتن معیارهایی مانند بهره بالا، قابلیت استفاده با منابع تغذیه‌ی کوچک، امکان خروجی تک‌سر و بهینه‌بودن برای پیاده‌سازی مجتمع، مدار دوم گزینه مناسب‌تری شناخته می‌شود.

با احترام و خسته نباشید