نیمسال دوم ۱۴۰۲–۱۴۰۱

طراحی پردازنده معماری کامییوتر



دانشگدههای مهندسی برق و کامپیوتر دانشگاه صنعتی خواجه نصیرالدین طوسی

هدف از این آزمون طراحی و پیادهسازی چندمرحلهی (Muti-Cycle) یک پردازنده با ویژگیهای زیر است. پردازنده دارای دادهی ۸ بیتی و آدرس ۱۳ بیتی است. حافظه دارای گنجایش ۸* ۸۱۹۲ بیت است، دستورات ۸ یا ۱۶ بیتی هستند و تمام opcode ها ۳ یا ۴ بیت طول دارند. پردازنده دارای رجیسترهای زیر است:

- یک Instruction Register (IR)
- چهار رجیستر Accumulator (AC3, AC2, AC1, AC0) که رجیسترفایل پردازنده را تشکیل میدهند
 - PC یک رجیستر ۱۳ بیتی
 - یک رجیستر ۱۳ بیتی (TR)
 - یک رجیستر ۵ بیتی Direction Register (DI)
 - یک رجیستر ۳ بیتی Status Register (CZN)
 - یک ALU ۸ بیتی

پردازنده چهار دستور Address Instruction دارد که ۲ بایتی (۳ بیت Opcode و ۱۳ بیت آدرس) است. بخش رتبهی بالای آدرس (۵ بیت) در اولین بایت دستور (۵ بیت رتبهی پایین دستور) قرار می گیرد و ۸ بیت رتبهی پایین آدرس در بایت بعدی دستور قرار می گیرد. این دستورات عبارتند از LDA, STA, ADA, ANA .

دستور Addressed Jump ۲ بایتی (۳ بیت Opcode و ۱۳ بیت آدرس) است. بخش رتبه ی بالای آدرس (۵ بیت) در اولین بایت دستور (۵ بیت رتبه ی پایین آدرس در بایت بعدی دستور قرار می گیرد. نوع پرش در دستور (۵ بیت رتبه ی پایین آدرس در بایت بعدی دستور قرار می گیرد. نوع پرش در دستور JMP بر اساس بیتهای 2:1 از رجیستر DI مشخص می شود.

پردازنده چهار دستور Accumulator Instruction دارد که روی رجیسترهای رجیسترفایل عمل می کند. این دستورات یک بایتی بوده و دارای ۴ Opcode بیتی هستند. رجیسترهای مبدا و مقصد به ترتیب با بیتهای 1:0 و3:2 دستور مشخص می شوند. این دستورات عبارتند از MVR (محتویات رجیستر مبدا را به رجیستر مقصد منتقل می کند)، ADR (حاصل جمع رجیسترهای مبدا و مقصد را به رجیستر مقصد منتقل می کند) و دستورات ANR (برای ANR (برای ORR رجیسترهای مبدا و مقصد) و ORR رجیسترهای مبدا و مقصد).

پردازنده دارای سه Flag به نامهای CZN است که برای Carry و Zero و Negative به کار می رود. این Flag ها بر اساس دستورات LDA, ADA, ANA, ADR, ANR, ORR مقدار دهی می شوند.

دستور LDI رجیستر DI را مقداردهی می کند. این دستور یک بایتی و دارای $^{\circ}$ POpcode بیتی است که $^{\circ}$ بیت رتبه ی پایین دستور را به رجیستر DI منتقل می کند. بیتهای 4:3 این رجیستر مشخص می کند دستورات DA, STA, ADA, ANA روی کدام یک از رجیستر های Acc عمل می کنند. بیتهای 2:1 این رجیستر نوع دستور JMP را مشخص می کند، $^{\circ}$ 00 برای پرش بدون شرط، $^{\circ}$ 10 برای پرش شرطی براساس $^{\circ}$ (C=1) و 11 برای پرش شرطی براساس $^{\circ}$ (N=1). بیت $^{\circ}$ این رجیستر استفاده نمی شود.

نیمسال دوم ۱۴۰۲–۱۴۰

طراحی پردازنده معماری کامپیوتر



جدول زیر دستورات این پردازنده را به همراه Opcode مربوط به هر یک را نشان میدهد:

| Instruction Mnemonic and Definition | | Bits 7:4 | RTL Notation |
|-------------------------------------|-----------------|----------|--|
| Address Instruction | | | |
| LDA | Load Addressed | 000 | Ac _i <- (Address) |
| STA | Store Addressed | 001 | (Address) <- Ac _i |
| ADA | Add Addressed | 010 | $Ac_i \leftarrow Ac_i + (Address) + C$ |
| ANA | AND Addressed | 011 | Ac _i <- Ac _i & (Address) |
| Accumulator Instruction | | | |
| MVR | Move Registers | 1000 | $Ac_i \leftarrow Ac_j$ |
| ADR | Add Registers | 1001 | $Ac_i \leftarrow Ac_i + Ac_j + C$ |
| ANR | AND Registers | 1010 | $Ac_i \leftarrow Ac_i \& Ac_j$ |
| ORR | OR Registers | 1011 | $Ac_i \leftarrow Ac_i \mid Ac_j$ |
| Addressed Jump | | | |
| JMP | Jump Addressed | 110 | PC <- (Address) based on flags and DI |
| LDI Instruction | | | |
| LDI | Load Direction | 111 | DI <- IR[4:0] |