
ار سال X در کنار یک عدد پنچ بیتی Y ار سال X ار سال X در کنار یک عدد پنچ بیتی X ار سال Xمی گردد. عدد Y به این صورت محاسبه می شود که:

 $X(x_2x_1x_0)$ if $x_0 = 0$ then $Y = 9x/2 \rightarrow Y = x_2x_10 x_2x_1$ Else if $x_0 = 1$ then $Y = 2X + 1 \rightarrow Y = 0 x_2x_1x_01$ پس می توان فقط با فرستادن Y،X را محاسبه کرد. در نتیجه مدار CODEC به صورت زیر ترسیم می گردد.



شكل ۱: مدار CODER

اگر X از توزیع یکنواخت پیروی کند، متوسط فعالیت گذرگاه پیش از فشرده سازی:

در اینجا هشت بیت فرستاده می شود پس با داشتن مقدار x0 چهار حالت در سوئیچینگ پیش می آید $X0:1) 0 \rightarrow 0, 2) 0 \rightarrow 1, 3) 1 \rightarrow 0, 4)1 \rightarrow 1$

برای حالت (۱):

 $x_2x_10x_2x_1 x_2x_10 \rightarrow x_2x_10x_2x_1 x_2x_10$

 \rightarrow trans = 6/2 = 3

برای حالت (۲):

 $x_2x_10x_2x_1 \ x_2x_10 \rightarrow 0x_2x_111 \ x_2x_11$

 \rightarrow trans = 1 + 7/2 = 4.5

برای حالت (۳): همانند (۲)

trans = 1 + 7/2 = 4.5

برای حالت (۴):

 $0x_2x_111 \ x_2x_11 \rightarrow 0x_2x_111 \ x_2x_11$

 \rightarrow trans = 4/2 = 2

پس در نتیجه:

(3 + 4.5 + 4.5 + 2)/4 = 14/4 = 3.5

یس از فشرده سازی: سه بیت فرستاده میشود.

 $X (x2x1x0) \rightarrow 3/2 = 1.5$


داده شود. F=(AB+CD)' هدف از این سوال این است که آرایش مناسبی برای شبکه های P و N در تابع قوانینی که برای آرایش مناسب ترانزیستورها باید در نظر گرفته شود شامل موارد زیر است.


- a) ترانزیستورهای با احتمال سوئیچینگ بیشتر باید نزدیک خروجی قرار گیرند.
- b) ترانزیستورهای با احتمال بیشتر خاموش بودن باید نزدیک خروجی قرار گیرند(NMOS با احتمال ۱کمتر و PMOS با احتمال ابیشتر).
- c) ترانزیسـتورهای با احتمال بیشــتر روشــن بودن باید نزدیک منبع قرار گیرند(NMOS با احتمال ۱ بیشــتر و PMOS با احتمال ۱ كمتر).

شکل ترانزیستوری تابع در شکل ۲ نشان داده شده است. در نتیجه، باید مشخص شود که هر ترانزیستور بیانگر کدام ورودی میباشد. تابع F شامل چهار ورودی با مشخصات زیر میباشند

$$P_1(A) = 0.5 * P_1(B) = 0.7 * P_1(C) = 0.2 * P_1(D) = 0.9$$

پس در نتیجه برای آرایش ترانزیستورهای طبقه پایین (N) با توجه با قانون (b,c) شکل ۳ توصیه میشود.





شکل ۳

حال برای ترانزیستورهای طبقه بالا (P) باید تصمیم گرفته شود که کدام عبارت (A.B) و (C.D) نزدیک به منبع قرار گیرند. در این قسمت باید به قانون (a) توجه کرد. با توجه به اینکه احتمال یک بودن ورودی ها داده شده است می توان احتمال یک بودن هر کدام از عملگرهای ضرب را بدست آورد.

$$P_1(A.B) = P_1(A).P_1(B) = 0.5*0.7 = 0.35$$


$$P_1(C.D) = P_1(C).P_1(D) = 0.2*0.9 = 0.18$$

در نتیجه احتمال سوئیچینگ هر کدام به صورت زیر است.

$$P_s(A.B) = 0.35*0.65 = 0.2275$$

$$P_s(C.D) = 0.18*0.82 = 0.1476$$

احتمال ســوئیچینگ A.B بیشـــتر از C.D میباشــد. پس در نتیجه باید نزدیک به خروجی قرار گیرد. آرایش نهایی ترانزیستورها به صورت زیر است.




🟲 - هدف از روش Operand Isolation این است که بلوکهای منطقی ترکیبی را زمانی که در هر چرخه ساعت کاری انجام نمی دهد م سدود کرد. روش م سدود کردن بلوک های ترکیبی می توان شامل جلوگیری از فعال شدن ورودی های بلوک باشد که در هر چرخه ساعت هنگامی که خروجی بلوک استفاده نمی شود، ورودی تغییر نکند. این روش نباید تغییری در عملکرد مدار ایجاد کند.

در این سوال، در قسمتهای سوم و چهارم با هر بار شیفت R1 مقدار بیت اول R1 تغییر میکند که هر بار با تغییر R1، دو واحد جمع کننده و تفریق کننده عملیات را انجام می دهد. در حالی که در هر چرخه فقط به یکی از خروجی های جمع کننده و تفریق کننده نیاز است. از انجا که در صورت سوال ذکر شده است که فقط با افزودن دو ثبات R3 و R4 به این کد این روش اعمال شود، در نتیجه، قطعه کد به صورت زیر تبدیل میشود که در صورت نیاز واحد جمع کننده و تفریق کننده هر کدام عملیات خود را انجام دهند.

```
S. F1': R1 \leftarrow in1, R2 \leftarrow in2, F1 \leftarrow 1, E \leftarrow 0
F1. F2': if R1 = 0 then \{F1 \leftarrow 0, E \leftarrow 1\} else \{F2 \leftarrow 1\}
F2. R1[0]: F3 ←1, F4 ←0
F2. R1[0]': F3 \leftarrow 0, F4 \leftarrow 1
F3: R3← R1
F4: R4 ← R1
F2. R1[0]: R1 \leftarrow shr R1, R2 \leftarrow R2+R3, F2 \leftarrow 0
F2. R1[0]': R1 \leftarrow shr R1, R2 \leftarrow R2-R4, F2 \leftarrow 0
```

با کد RTL بالا فقط توانسته ایم بر روی یک عملگر Isolation انجام دهیم. برای اینکه بخواهیم هر دو عملگر این روش را اعمال کنیم، نمودار ASM آن به صورت زیر می شود. همانطور که مشاهده می کنید، در کادر صورتی رنگ دو ثبات R1 و R4 مقدار شان تغییر می کند ، در حالیکه ورودی واحدهای جمع کننده و تفریق کننده R3 و R3 می با شد، در نتیجه این

دو واحد را Isolate کردهایم و فعالیتهای درونی ایشان را کاهش دادهایم. به همین صورت در کادر آبی رنگ دو ثبات R2 و R3 مقدار دهی میشوند و ورودیهای واحدهای جمع کننده و تفریق کننده دو ثبات R1 و R4 میباشد. توجه: اگر در پا سخی که به این سوال داده شده است، توانسته با شید برای یکی از عملگرها (مانند کد بالا) این روش را اعمال کنید، درصد بالایی از نمره را خواهید گرفت.




2mW: توان مصرفی در حالت فعال-

توان مصرفی در حالت استراحت: 0.1mW

مقاومت گرمایی محیط (R): 50 C/mW

دمای محیط (T₀): 25 C

ظرفیت گرمایی، پردازنده (C)حداقل چقدر باشد که در پایان ۱۵ میلی ثانیه دمای پردازنده از ۸۰ درجه سانتیگراد بالاتر نرود.



دما در لحظه t=0 و در $\infty+=1$ در نقطه X برابر با مقادیر زیر است.

$$X(0) = 0.1 * 50 + 25 = 30$$
 °C
 $X(+\infty) = 2 * 50 + 25 = 125$ °C

یس در نتیجه تابع دما در نقطه X به صورت زیر است:

$$X(t) = 125 - 95e^{-\frac{t}{RC}}$$

از آنجا که در لحظه $t=15~{
m ms}$ ، نمی خواهیم دمای X از ۸۰ بیشتر گردد، داریم:

$$125 - 95e^{-\frac{15 \, ms}{RC}} < 80$$

$$45 < 95e^{-\frac{15 \, ms}{RC}} \rightarrow \frac{45}{95} = \frac{9}{19} < e^{-\frac{15 \, ms}{RC}} \rightarrow Ln\left(\frac{9}{19}\right) < -\frac{15 \, ms}{RC}$$

$$\rightarrow Ln\left(\frac{19}{9}\right) > \frac{15 \, ms}{\left(50 \, \frac{^{\circ}C}{mW}\right)C} \rightarrow C > \frac{15 \, ms}{Ln\left(\frac{19}{9}\right) * \left(50 \, \frac{^{\circ}C}{mW}\right)} \rightarrow$$

$$C = \frac{0.3}{Ln\left(\frac{19}{9}\right)} \mu J/^{\circ}C$$

نوشتن واحد ظرفیت گرمایی ضروری است.

برای پاسخ سه پرسش آخر به جزوه مراجعه شود.