

## باسمه تعالی :

۱. برای S-R Latch مقابل و ورودیهای داده شده، به ازای هر مدل تأخیر، با روش شبیه سازی مبتنی بر ON






$$d_{propagation} = 2, d_{inertial} = 2$$
 الف (۲ نمره) مدل تأخير:

$$d_{rise} = 1, d_{fall} = 3$$
 ب (۳ نمره) مدل تأخير:

$$d_{min}=1,\ d_{Max}=2$$
 ج (۲ نمره) مدل تأخير:


حل: در تمام موارد، پس از تغییر S ابتدا S یک می شود که S را صفر می کند. بعد که S به یک برمی گردد، وضع سابق باید حفظ شود.  $Q = 1, \ QN = 0$  کمتر است، تغییری در خروجی دیده نمی شود.  $Q = 1, \ QN = 0$ 

ب- در t=1 خروجی t=1 برای زمان t=1 به مقدار یک schedule می شود. در t=1 برای زمان t=1 برای t=1 برای t=1 در t=1 می t=1 در t=1 می t=1 در t=1 در t=1 می خروجی همزمان صفر خواهند شد. در t=1 هر دو خروجی همزمان صفر خواهند شد. در t=1 هر دو خروجی همزمان صفر شوند. سپس هر دو برای t=1 به مقدار خواهند شد که در t=1 صفر شوند. سپس هر دو برای t=1




صفر schedule می شوند و ... (مدار نوسانی می شود).


ج- صفر شدن S مقدار Q را یک خواهد کرد که این امر قبل از t=2 (و بعد از t=3) رخ نخواهد داد. یک شدن آن منجر به صفر شدن t=3 می شود که در زودترین حالت, در t=3 خواهد بود (دیرترین: t=3+2=5). t=3 تغییر هر یک از دو خروجی، خروجی دیگر را تریگر خواهد کرد و چون زمان آنها مبهم است، مقدار هیچیک از دو خروجی از لحظه t=3 به بعد مشخص نخواهد بود. امکان نوسان نیز وجود دارد.





7. ( $\beta$  نمره) با فرض سنکرون بودن سیگنال RESET (که active-low میباشد) مقادیر قابلیت کنترل و مشاهده ترکیبی و ترتیبی را برای مدار مقابل به دست آورید.  $X_1$  ورودی مدار، و  $X_2$  و  $X_3$  خروجیهای مدار هستند. (اگر به هیچ وجه قادر به حلّ این مسأله نیستید، با صرف نظر کردن از سه نمره، سوال  $X_3$  را به جای آن حل کنید!)



حل: (مسأله کتاب) شکل مقابل، مقادیر اولیه و مقادیر را پس از اولـین مرحلـه نشـان میدهد. شکلهای بعدی، مرحله دوم و سپس مقادیر نهایی را نشان میدهد.







## ۳. (۴ نمره) در مدار مقابل، اگر بردار ورودی 111 = abc به مدار داده شود، با روش شبیه سازی استنتاجی چه اشکالهایی کشف می شود؟

$$\begin{split} & L_a = \{a_0\}, \ L_b = \{b_0\}, \ L_c = \{c_0\}, \ L_d = \{a_0, d_0\}, \ L_e = \{b_0, e_0\}, \ L_f = \{b_0, f_0\}, \ L_g = \{a_0, g_0\}, \ L_i = L_d \cup L_e - (L_d \cap L_e) \cup \{\ i_1\} = \{a_0, b_0, d_0, e_0, i_1\}, \ L_h = L_f \cup L_g \cup \{h_1\} = \{a_0, b_0, f_0, g_0, h_1\}, \ L_k = L_i \cap L_h - L_c \cup \{k_0\} = \{\ a_0, b_0, k_0\} \end{split}$$

## ۴. شکل مقابل یک گیت NAND را نشان میدهد.

الف (۲ نمره) ثابت کنید اشکالهای stuck-open در هر یک از دو ترانزیستور  $N_1$  و  $N_2$  معادلند.

ب (۳ نمره) میخواهیم مدار را برای کلیهی اشکالهای single stuck-open در ترانزیستورها و کلیه ی SSFها در ورودیها و خروجی گیت تست کنیم. کمترین تعداد بردار تست لازم برای این منظور را پیدا کنید. آیا ترتیب مشخصی برای اعمال کردن این بردارها وجود دارد؟ چگونه؟


ج ( $^{\circ}$  نمره) برای هر یک از اشکالهای single stuck-at در ورودیهای A و B و خروجی  $^{\circ}$ ، در صورت وجود داشتن، اشکال معادل در سطح ترانزیستوری (stuck-open, stuck-short) را بیان کنید. راهنمایی: ممکن است یک اشکال تکی، معادل یک اشکال چندگانه (multiple) باشد.

حل ( صورت مسأله 4.5 كتاب مىباشد):

الف- هر دو اشكال فقط با هر يك از رشته هاى يكسان زير كشف مى شوند: 11  $\rightarrow$  11, 10  $\rightarrow$  11, 10  $\rightarrow$  10 پس معادلند.

- جدول مقابل بیان می کند که هر اشکال با چه رشته ای کشف می شود: در نتیجه برای کشف تمام اشکال های stuck-open، رشته ی زیر کافی است:  $11 \rightarrow 01 \rightarrow 11$ 

این رشته، تمام اشکالهای SSF در گیت NAND را نیز کشف می کند.




Stuck-at fault	Equivalent transistor faults
A s-a-1	N2: ssh and P1: sop
B s-a-1	N1: ssh and P2: sop
C s-a-1	(P1: ssh or P2: ssh) and (N1: sop or N2: sop)
A s-a-0	N2: sop and P1: ssh
B s-a-0	N1: sop and P2: ssh
C s-a-0	N1: ssh and N2: ssh and P1: sop and P2: sop

ج- هر اشکال SSF در ورودی های گیت، معادل دو اشکال در  $N_1$  سطح ترانزیستوری است مثلاً A s-a-0 معادل است با SSF stuck-open و stuck-short جـ دول مقابـل کلیـه اشکال های معادل را بیان می کند:

۵. (۵ نمره) برای یک TFF که دارای سیگنال reset آسنکرون active-high میباشد، مقادیر قابلیت کنترل و مشاهده ترکیبی و ترتیبی را به دست آورید (برای ورودیهای CLK ،R ،T و خروجی Q).

توجه: در حل این مسأله فرض شده است که برای این که reset به درستی انجام گیرد لازم است سیگنال ساعت را در یکی از دو وضعیت صفر یا یک به صورت ثابت نگه داریم. لذا مثلا در سطر اول، عبارت {} min اضافه شده است. این فرض را می توانید نادیده بگیرید.

 $CC0(Q) = CC1(R) + min\{CCO(CLK), CC1(CLK)\} = 2; SC0(Q) = SC1(R) + min\{SCO(CLK), SC1(CLK)\} + 1 \\ = 0 + 0 + 1 = 1 \\ CC1(Q) = CC0(Q) + CC0(R) + CC1(T) + CC0(CLK) + CC1(CLK) = 1 + 1 + 1 + 1 + 1 + 1 = 5; \\ SC1(Q) = SC0(Q) + SC0(R) + SC1(T) + SC0(CLK) + SC1(CLK) + 1 = 1 + 0 + 0 + 0 + 0 + 0 + 1 = 2; \\ CO(T) = min\{C0(Q) + CC0(R) + CC1(Q) + CC1(T) + CC0(CLK) + CC1(CLK), C0(Q) + CC0(R) + CC0(Q) + CC1(T) + CC0(CLK) + CC1(CLK)\} \\ = min\{0 + 1 + 5 + 1 + 1 + 1, 0 + 1 + 1 + 1 + 1 + 1\} \\ = 5; \\ SO(T) = min\{S0(Q) + SC0(R) + SC1(Q) + SC1(T) + SC0(CLK) + SC1(CLK), S0(Q) + SC0(R) + SC0(Q) + SC1(T) + SC0(CLK) + SC1(CLK)\} \\ + 1 = min\{0 + 0 + 2 + 0 + 0 + 0, 0 + 0 + 1 + 0 + 0 + 1\} \\ + 1 = 2; \\ CO(R) = C0(Q) + CC1(Q) + CC1(R) + min\{CC0(CLK), CC1(CLK)\} \\ = 0 + 5 + 1 + 1 = 7; \\ SO(R) = S0(Q) + SC1(Q) + SC1(R) + min\{SC0(CLK), SC1(CLK)\} \\ + 1 = 0 + 2 + 0 + 0 + 1 = 3; \\ CO(CLK) = CO(T) = 5; SO(CLK) = SO(T) = 2.$ 



 ۶. (۳ نمره) این مسأله را فقط در صورتی حل کنید که مسألهی ۲ را حل نکرده باشید، وگرنه تصحیح نخواهد شد.

مقادیر قابلیت کنترل و مشاهده ترکیبی را برای مدار مقابل به دست آورید. حل (صورت مسأله 6.3 کتاب میباشد)

