
آزمون پایانترم درس طراحی سیستمهای دیجیتال کمتوان دانشگاه صنعتی شریف – دانشکدهٔ مهندسی کامپیوتر تاریخ: ۸۷/۱۱/۳ زمان: ۲ ساعت و ۳۰ دقیقه

۱- در یک سیستم بی درنگ سخت از روش DVS برای کاهش توان مصرفی استفاده می شود. در این سیستم برنامهای به اجرا در می آید که اجرای آن بر حسب پالس ساعت بین ۱۰۰۰۰ الی ۱۱۰۰۰ پالس با توزیع احتمال یکنواخت به طول می انجامد. این پردازنده دارای دو سطح ولتاژ VDDL و VDDH با مشخصات جدول زیر است. زمان ضرب العجل در این سیستم برابر با ۱۱،۱ ms در این سیستم نمی شود کل برنامه را با VDDL اجرا نمود چون در این صورت احتمال از دست دادن ضرب العجل وجود دارد ولی هموار بخش اول برنامه با ولتاژ VDDL به اجرا در می آید و بخش انتهایی با ولتاژ VDDH به این امید که برنامه این احتمال را دارد که زود تر از بدترین زمان اجرای خود (یعنی ۱۱۰۰۰ پالس) تمام شود که در این حالت بخش VDDH یا نیاز نخواهد بود و یا بخش کوچکتری از آن وجود خواهد داشت.

پريود پالس	انرژی بر	سطح ولتاژ		بدون DVS		DVS ب	
پائس ساعت	پريود		,	<u>†</u>	Deadline	↑	Deadline
14 ns	100	VDDL	VDDH		VDDL	VDDH	
7	nJ/Cyc	VDDII					
7 ns	250 nJ/Cyc	VDDH				C _A	

الف – مقدار پارامتر C_A (زمان اجرای بخش نخست با ولتاژ VDDL) را به نحوی محاسبه کنید که متوسط انرژی مصرفی سیستم دارای DVS کمینه گردد. (۲٫۵ نمره) ب – در صورت انتخاب بهترین مقدار برای C_A مقدار انرژی مصرفی سیستم دارای DVS چند درصد انرژی مصرفی سیستم بدون C_A است. (۲٫۵ نمره) یادآوری: سیستم بی درنگ سخت سیستمی است که در صورت از دست دادن ضرب العجل زیان جدی مالی یا جانی ایجاد می شود و به همین دلیل هرگز نباید ولتاژی به سیستم اعمال شود که احتمال از دست رفتن ضرب العجل را (هرچند احتمال کوچک) ایجاد کند.

۲- برای طراحی یک مدار کاملاً بی دررو (Fully Adiabatic) از روش طراحی Retractile استفاده شده است. با فرض اینکه در این مـدار کـل تعـداد APS هـای حرجود ۴ عدد باشد A0، A1 و A3 که Duty cycle آنها به ترتیب کاهش می یابد (A0 دارای بزرگترین Duty cycle است).



۳- یک شمارنده ۳ بیتی دارای دو ورودی کنترلی است: ۱) reset سنکرون با CLK و ۲) UP/~DOWN که تعیین کنندهٔ جهت شمارش است. میخواهیم با استفاده از روش FSM Partitioning و با تقسیم شمارنده به دو FSM انرژی مصرفی این شمارنده را کاهش دهیم. نمودار حالت این مدار را قبـل و بعـد از عمـل FSM انرژی مصرفی این شمارنده و پس از Partitioning بطور کامل مشخص کنید. توجه کنید کـه: ۱) ایـن Partitioning ترسیم کنید. همچنین ورودیها و خروجیهای Partitioning های خود را پیش و پس از Partitioning بطور کامل مشخص کنید. توجه کنید کـه: ۱) ایـن مسئله جواب منحصر به فرد ندارد. ۲) پس از Partitioning دو FSM ایجاد می شود و بنابراین باید دو نمودار حالت برای مدار Partition شده رسم کنید. (۳ نمره)

۴– روش کاهش توان مصرفی Block-Level Control را بطور کامل و با استفاده از مثال شرح دهید. اثر این روش برروی توان مصرفی ایستا چیست؟ (۲ نمره)

۵- فرض کنید که میخواهیم توان مصرفی یک جمع کنندهٔ ۳ بیتی (که دو عدد ۳ بیتی A₂A₁A₀ و B₂B₁B₀ جمع میشوند و عدد ۴ بیتی C₃C₂C₁C₀ حاصل میشود) را با روش Pre-Computation کاهش دهیم و برای این کار از مفهوم ODC استفاده میکنیم.

الف– با فرض اینکه دادهها با توزیع یکنواخت به ورودی جمع کننده اعمال میشوند و پیشگویی براساس مقدار A_1A_0 انجام شود تابع منطقی مربوط به پیشگو را بدست آورید. آیا شما پیشگویی براساس A_1A_0 را روش مناسبی برای کاهش توان مصرفی جمع کنندهٔ مذکور میدانید؟ چرا؟ (۲ نمره)

ب- فرض کنید که میدانیم در ۸۰ درصد موارد مقدار A کمتر از ۴ و مقدار B بزرگتر یا مساوی با ۴ است. چه مدار پیشگویی را برای جمع کنندهٔ فوق توصیه میکنید؟ تابع منطقی پیشگو را مشخص کنید. (۲ نمره)

9- برای انتقال اطلاعات برروی یک گذرگاه در یک تراشه از مدولاسیون Transition Signaling استفاده می شود. آیا در چنین گذرگاهی می توانیم برای کاهش انرژی مصرفی از Bus-Inverting استفاده کنیم؟ از روش Reduced Voltage Swing چه؟ (۲ نمره)

> موفق باشید اجلالی