
۱- دو تکنیک کاهش توان مصرفی مبتنی بر Concurrency and redundancy را به دلخواه شرح دهید. مشکل مشترک این روشها چیست؟ چرا؟ (۲ نمره)

۲- چگونه ممکن است تکنیکهای کاهش فعالیت که برای کاهش توان مصرفی Switching power مورد استفاده قرار می گیرند به کاهش توان
مصرفی ناشی از Sub-threshold leakage کمک کنند؟ (۱٫۵ نمره)

۳- روش Operand isolation در کدام بخش یک پردازنده که از خط لوله دستورالعمل (Instruction pipeline) استفاده می کند بیشترین کاربرد را دارد؟ چرا؟ (۱٫۵ نمره)

۴- با استفاده از یک مثال نشان دهید که وجود Re-convergent fan-out برای روشهای تحلیلی تخمین فعالیت مشکل ایجاد میکند. (۱٫۵ نمره)

۵- با فرض اینکه احتمال 1 بودن x₀ و x₁ برابر با 1/2 باشد و از یکدیگر مستقل باشند مقدار فعالیت سیگنال y را محاسبه کنید. (۳٫۵ نمره)



۶- با استفاده از مثال نشان دهید که افزایش پهنای (Bit width) اتصالات برروی تراشه (On-chip interconnect) موجب کـاهش کـارآیی روش Bus-inverting می شود. (۲٫۵ نـمره)


۷- یک مدار ترکیبی با 10 ورودی دارای تابع منطقی زیر است:

 $F(A_9, A_8, ..., A_0) = A_9 + \overline{A_8}(A_7 \oplus A_6 \oplus ... \oplus A_0)$

ب ا فـرض اینکـه فعالیـت (Activity) ورودی هـا از یکـدیگر مـستقل باشـد و احتمـال 1 بـودن هرکـدام از ورودی هـا 1/2 باشـد یـک روش Pre-computation برای کاهش توان مصرفی این مدار ارائه دهید. محاسبه کنید کـه روش Pre-computation شـما بطـور متوسـط چقـدر Activity مدار را کاهش می دهد. (۳٫۵ نمره)

۸- انواع تکنیکهای Path balancing برای کاهش توان مصرفی ناشی از Glitchها را نام برده و توضیح دهید. (۲ نمره)

۹- شکل زیر یک واحد شمارندهٔ ۴ بیتی را نشان می دهد که با اتصال آبشاری آنها می توان شمارندهٔ بزرگتر ایجاد نمود. با استفاده از این شمارنده که یک شمارندهٔ ۴ بیتی طراحی کنید که از روش Clock gating برای کاهش توان مصرفی آن استفاده شده باشد. در طراحی این شمارنده فقط استفاده از واحدهای شمارندهٔ ۴ بیتی و واحدهای Gate کنندهٔ Clock مجاز است و استفاده از هیچ عنصر دیگری مجاز نیست. (۲ نمره)



۱۱– یک اتصال با خازن C در یک مدار CMOS عادی (Conventional CMOS) و اتصالی مشابه با خازن C در یک مدار کاملاً بی دررو (Fully adiabatic) را در نظر بگیرید. محاسبه کنید که انرژی سوئیچینگ (انرژی لازم برای یک بار شارژ و دشارژ) مربوط به این اتصال در مدار بی دررو چقدر نسبت به مدار CMOS عادی کمتر است. فرض کنید که در هردو مدار شبکهٔ ترانزیستوری که اتصال را تغذیه می کند دارای مقاومت C باشد. (۱ نمره)