
پاسخ سوال ۱- برای بهرهوری انرژی سیستم داریم:




$$e = \frac{W}{Q_1} \qquad e' = \frac{W}{Q_1'}$$

با توجه به قانون دوم ترمودینامیک داریم:

$$Q_1 \geq Q_1' \Rightarrow \frac{1}{Q_1} \leq \frac{1}{Q_1'} \Rightarrow \frac{W}{Q_1} \leq \frac{W}{Q_1'} \Rightarrow e \leq e'$$

حال اگر دو سیستم فوق هر دو بازگشتپذیر باشند، میتوان جای آن دو را عوض کرد که به دست میآید  $e' \leq e$  و نتیجه می شود e = e' که یعنی بهرهوری انرژی تمام سیستمهای بازگشتپذیر یکسان است. حال اگر سردکننده بازگشتپذیر نباشد، حتی اگر موتور حرارتی بازگشتپذیر باشد، نمیتوان جابه جایی را انجام داد و همان نامساوی اول را داریم. در مورد سردکنندهها هر چه e کمتر باشد، نشان دهنده بهرهوری بهتر است که از نامساوی  $e' \leq e'$  نتیجه می گیریم سردکننده بازگشتپذیر بهرهوری بهتر از سردکننده بازگشتپذیر باشد نمی توان جابه جایی بازگشتپذیر ندارد. به نحو مشابه وقتی موتور حرارتی بازگشتپذیر نیست حتی اگر سردکننده بازگشتپذیر باشد نمی توان جابه جایی را انجام داد و همان نامساوی  $e' \leq e'$  و اداریم. در مورد موتورهای حرارتی هر چه  $e' \in e'$  بیشتر باشد، نشان دهنده بهرهوری بهتر است که از نامساوی  $e' \leq e'$  و نتیجه می گیریم موتور حرارتی بازگشتناپذیر بهرهوری ای بهتر از موتور حرارتی بازگشت پذیر دارد.

قسمت دو-



. قرار است با جریان i(t) خازن C شارژ شده و ولتاژ آن از

توان تلف شده لحظهای  $p(t)=R.\,i^2(t)$ 

با فرض اینکه در زمان  $t=t_1$  ولتاژ خازن به  $V_{dd}$  برسد، انرژی تلف شده برابر است با:

انرژی تلف شده
$$E=\int_0^{t_1}p(t).\,d(t)=\int_0^{t_1}R.\,i^2(t).\,d(t)$$

ميخواهيم E را مينيمم كنيم. با داشتن Constraint زير:

$$V_{dd} = \frac{1}{C}Q = \frac{1}{C} \int_0^{t_1} i(t) \cdot d(t) \Rightarrow \frac{1}{C} \int_0^{t_1} i(t) \cdot d(t) - V_{dd} = 0$$

با روش ضرایب لاگرانژ در واقع باید functional زیر را مینیمم کنیم:

$$F(i(t)) = \int_0^{t_1} Ri^2(t) \cdot d(t) + \frac{\lambda}{C} \int_0^{t_1} i(t) \cdot d(t) - \lambda V_{dd} = \int_0^{t_1} [Ri^2(t) + \frac{\lambda}{C} i(t)] d(t) - \lambda V_{dd}$$

$$G(i(t)) = [Ri^2(t) + \frac{\lambda}{C} i(t)]$$

فرمول لاگرانژ اویلر:

$$\begin{split} \frac{d}{dt}\frac{\partial G}{\partial i'} - \frac{\partial G}{\partial i} &= 0 \ \Rightarrow 0 - \left(2Ri(t) + \frac{\lambda}{C}\right) = 0 \ \Rightarrow i(t) = -\frac{\lambda}{2RC} \\ \frac{\partial F}{\partial \lambda} &= 0 \Rightarrow \frac{1}{C}\int_{0}^{t_{1}}i(t).\,d(t) - V_{dd} = 0 \Rightarrow \frac{1}{C}\left(-\frac{\lambda t_{1}}{2RC}\right) - V_{dd} = 0 \ \Rightarrow \lambda = -\frac{2RC^{2}V_{dd}}{t_{1}} \end{split}$$

بنابراين:

$$i(t) = \frac{\frac{2RC^2V_{dd}}{t_1}}{2RC} \Rightarrow i(t) = \frac{CV_{dd}}{t_1}$$

مشاهده میشود که جریان مقداری ثابت و مستقل از t دارد.

پاسخ سوال ۲- در این سوال هدف کم کردن شارژ و دشارژهای خازنهای دیفیوژن است. یعنی زمانی که یک یا چند ورودی تغییر مقدار میدهند ولی خروجی تغییر نمیکند، تا حد ممکن خازنهای دیفیوژن شارژ و دشارژ نشوند.

قوانین مورد نظر برای این منظور عبارتند از:


- ترانزیستورهای با احتمال سوئیچینگ بیشتر باید نزدیک خروجی قرار گیرند.
- ترانزیستورهای با احتمال بیشتر خاموش بودن باید نزدیک خروجی قرار گیرند. (NMOS با احتمال ۱ کمتر و PMOS با احتمال ۱ بیشتر)
- ترانزیستورهای با احتمال بیشتر روشن بودن باید نزدیک منبع قرار گیرند. (NMOS با احتمال ۱ بیشتر و PMOS با احتمال ۱ کمتر)

در اینجا با توجه به اینکه احتمال یک بودن هر یک از ورودیها داده شده است، میتوان احتمال تغییر (transition) هر سیگنال ورودی را به دست آورد.


$$P(A) = 0.1 * 0.9 = 0.09$$
  $P(B) = 0.9 * 0.1 = 0.09$   $P(C) = 0.5 * 0.5 = 0.25$ 

همانطور که دیده می شود، احتمال تغییر ورودی C نسبت به دیگر ورودی ها بیشتر است و تا حد ممکن باید به خروجی نزدیکتر باشد تا به خطوط تغذیه. بنابراین تکلیف شبکه PU مشخص می شود. در شبکه PD نیز تنها امکان جابجایی ورودی های P و D وجود دارد


که طبق قوانین مذکور، A با احتمال ۱ کمتر باید نزدیک خروجی و B با احتمال ۱ بیشتر باید نزدیک منبع قرار گیرند. در نهایت شکل مدار به صورت زیر خواهد بود:



پاسخ سوال ۳- شکل مدار جمع کننده به صورت زیر است:



0.5 با توجه به دادههای مساله، احتمال یک بودن دو بیت کم ارزش یعنی  $A_1$  ، $B_0$  ، $A_1$  و  $A_2$  و  $A_3$  برابر  $A_2$  و  $A_3$  برابر  $A_3$  و  $A_4$  برابر  $A_5$  و  $A_5$  برابر  $A_5$  برابر  $A_5$  و  $A_5$  برابر  $A_5$  است. در مبحث Input Reordering هدف انتقال ورودیهای احتمالاً فعال تر به سمت خروجی (نزدیکتر به خروجی) میباشد. شکل داخلی هر  $A_5$  به صورت زیر است.



بنابراین در این مساله باید در هر FA ورودی فعال تر به عنوان  $C_{in}$  به مدار داده شود. با توجه به اینکه فرضی در مورد  $C_{0}$  نشده است، بنابراین مقدار آن صفر است و در نتیجه در این طبقه از مدار بهتر است ورودی A یا B را که هر دو دارای احتمال فعالیت یکسان  $C_{0}$  هستند، با ورودی  $C_{0}$  که احتمال فعالیتش صفر است، جابجا کرد. با توجه به صفر بودن  $C_{0}$  احتمال یک بودن  $C_{0}$  از رابطه زیر محاسبه خواهد شد:

$$P(C_1) = P(A_0) * P(B_0) = 0.9 * 0.9 = 0.81$$

بنابراین احتمال فعالیت این سیگنال نسبت به دو سیگنال A1 و B1 بیشتر است و لذا بهتر است در این طبقه از مدار جابجایی صورت نگیرد. در طبقه بعدی احتمال  $C_2$  برابر است با:


$$P(C_2) = P(A_1) * P(B_1) * P(\overline{C_1}) + P(A_1) * P(C_1) * P(\overline{B_1}) + P(B_1) * P(C_1) * P(\overline{A_1})$$

$$+P(A_1) * P(B_1) * P(C_1) = 0.9 * 0.9 * 0.19 + 0.9 * 0.81 * 0.1 + 0.9 * 0.81 * 0.1 + 0.9 * 0.81 * 0.1 + 0.9 * 0.81$$


$$= 0.95$$

در اینجا با توجه به احتمال زیاد یک بودن سیگنال  $C_2$ ، احتمال تغییر آن نسبت به دو سیگنال  $A_2$  و  $B_2$  کمتر است و لذا بهتر است با آن جابجا شود.


البته از آنجا که دو بیت با ارزش ورودی دارای احتمال یک بودن 0.5 هستند و در نتیجه دارای بیشترین احتمال تغییرات است، می توان بدون انجام محاسبات نیز جابجایی یکی از دو سیگنال A و B را با C انجام داد. در نتیجه شکل نهایی مدار به صورت زیر خواهد بود: (البته با توجه به یکسان بودن احتمال تغییرات A و B در هر طبقه، می توان به جای سیگنال B را نیز جابجا کرد.)




## پاسخ سوال ۴- داریم:



and-nand ساختار  $\overline{I_0 S}$  شاختار



و کلاکها به صورت زیر خواهند بود:



پاسخ سوال ۵- با توجه به اینکه سایز بلوکهای حافظه نهان ۴ لغت است، در هربار دسترسی به حافظه در صورتی که miss اتفاق بیفتد، ۴ لغت از حافظه اصلی خوانده شده و به حافظه نهان منتقل میشود. در نتیجه با فرض اینکه دسترسیها از آدرس صفر شروع شود، آدرسهای قرار گرفته در حافظه نهان به صورت زیر خواهد بود: (فرض مساله دسترسی به آدرسهای ۰، ۱۰، ۱۲، ۲۲، ۲۴، ۲۴، ۴۳ و ...)

0 -	4	8	12 -	16	20	
1	3	9	13	1\7	21	
2	6	10	14	18	22	
3	7	11	15	19	23	

همانطور که دیده می شود الگوی دسترسی به همین صورت تکرار می شود و برای دسترسی به هر آدرس جدید یک miss رخ می دهد که نیاز به خواندن  $\dagger$  کلمه از حافظه و انتقال آن به حافظه نهان است. بنابراین به ازای هر دسترسی به حافظه، انرژی معادل  $\dagger$  دسترسی به حافظه اصلی و دو دسترسی به حافظه نهان مصرف می شود که یک دسترسی متوجه می شود که و دسترسی دیگر لغت آورده شده از حافظه اصلی را در cache قرار میدهد. در نتیجه برای N دسترسی داریم:

$$E_N = N * (4 * E_M + 2 * E_C)$$