





מעבדה בהנדסת חשמל 1א' 044157

ניסוי SV1 דוח הכנה

גרסה 3 אביב תשפ"ב 2022

שפ משפחה	שם פרטי	סטודנט		שם המדריך
שטרנליכט	עמיחי	1	חמישי בוקר	קבוצה – יום ומועד (בוקר/אחה"צ)
לוגסי	יקיר	2		תאריך ההגשה







תוכן עניינים

- 4 -	פתיחת ארכיב	1
- 5 -	בשיטות שונות MUX בשיטות שונות	2
- 5 -	באמצעות IF – קומבינטורי MUX מימוש	2.1
- 9 -	באמצעות CASE – קומבינטורי – מימוש MUX	2.2
- 12 -	הירארכי MUX הירארכי	3
- 17 -	מונה סינכרוני עולה	4
- 21 -	מונה סינכרוני עם קפיצות	5
- 25 -	תצוגת Segment עם הדלקה וכיבוי מלאים	6
- 27 -	7Segment ארכיטקטורה של המודול	6.1
- 28 -	7Segment קוד של המודול	6.2
- 30 -	7Segment סימולציה של המודול	6.3
- 31 -	הגשה וגיבוי העבודה	7







<u>הערות שחשוב לקרוא לפני תחילת העבודה:</u>

- 1. בכל התרגילים הבאים השפה לכתיבת הקוד היא System Verilog או בקיצור SV
- 2. בכתיבת הקוד חובה להשתמש בשמות המודולים, הכניסות והיציאות המופיעים בהגדרת התרגילים.
 - 3. שם הקובץ צריך להיות כשם המודול.
- 4. יש להקפיד לתת שמות לתיקיות ולקבצים רק באנגלית (אותיות לועזיות וספרות) ללא סימנים וללא רווחים. ה- "_" (hyphen) מותר.
 - . ה- PATH לקובץ צריך להיות קצר וגם הוא באנגלית לפי הכללים הנ"ל.
- 6. לכתיבת קוד בתרגיל זה יש להשתמש בקבצים הנתונים, הכלולים בקובץ הארכיב הנתון במודל. הם יופיעו בפרויקט שייפתח מקובץ הארכיב.
 - 7. תמיד יש להגדיר את הקובץ שעליו עובדים כהירארכיה עליונה או בקיצור כ- TOP.
 - 8. יש להשלים את הקוד לפי הדרישות וההנחיות בקבצי השלד הנתונים. בדרך כלל מקומות אלה המסומנים בהערה

// fill your code here

- 9. בסוף התהליך יש להעתיק את הקוד בצורה קריאה דרך ה- ++NOTEPAD לקובץ זה במקומות המסומנים לכך.
- 10. בכמה מקבצי השלד הנתונים היה צורך לסגור חלק מהקוד כדי לעבור קומפילציה. לכן לפני שמתחילים לכתוב קוד יש להסיר הערות מסומנות ב-

```
/* $$$$$ remove to fill
```

11. **ולהשלים את הקוד** שלכם במקומות המסומנים ב-

//fill your code here

- 12. לפני תחילת העבודה על הדוח יש לפתוח את שני קבצי העזר הבאים, הנתונים במודל באזור "מידע טכני כללי":
 - .SV שנותן מידע על כתיבת קוד בשפת "System Verilog Cook Book" SV המדריך לשפת ס
 - .ס המדריך "Quartus17 Cook Book" המפרט כיצד לעשות את הפעולות השונות בקוורטוס. ⊙








1 פתיחת ארכיב

מטרה: להוריד קובץ ארכיב מהמודל ולפתוח אותו לפרויקט.

1. **צור תיקיה** למעבדה זו (אך ורק באנגלית). הורד מהמודל קובץ ארכיב של המעבדה ופתח אותו לפרויקט בתיקייה שיצרת.



מכאן לוקחים את קובץ ה- QAR לשימוש בעבודת ההכנה וכאן מגישים אותו **לפני** המעבדה



- 2. יש לשנות את ה- PATH שמציע הקוורטוס ל- PATH קצר, אך ורק באנגלית (אותיות לועזיות וספרות) ללא סימנים וללא רווחים.
 - ה- " " (hyphen) מותר.
 - 3. וודא תכולת קבצים כזו בפרויקט:







בשיטות שונות MUX ביית

<u>מטרה</u>: לממש בתוכנה רכיב Multiplexer 4->1 (או בקיצור MUX) בשתי שיטות: תחילה באמצעות משפט IF קומבינטורי ושנית באמצעות משפט CASE קומבינטורי.

ה- Module interface וה- MuX של ה- MuX נתונות להלן:

MUX - Module interface

Direction	Туре	
input	logic	data_in[3:0]
input	logic	sel[1:0]
output	logic	outd

MUX - Truth table

data_in[3:0]	select[1:0]	Outd
	00	data_in[0]
	01	data_in[1]
	10	data_in[2]
	11	data_in[3]

באמצעות IF קומבינטורי MUX מימוש 2.1

מטרה: להשלים קוד בקובץ נתון למימוש MUX תוך שימוש רק בפונקצית IF - קומבינטורי.

- 1. פתח את הקובץ בשם mux_4to1_if.sv והגדר אותו כ- Top Level Entity (או בקצרה כ- TOP). מודול זה הינו שלד של רכיב
 - 2. **השלם את הקוד** שלך לפי הדרישות להלן במקומות המסומנים:


// fill your code here

- 3. **כתוב קוד** שמתאר את פעולת הרכיב באמצעות התניית if . השתמש רק בהשמות מסוג BLOCKING <mark>=</mark>.
 - 4. בצע אלאבורציה (Analysis & Elaboration) לתכן ותקן שגיאות סינטקס אם ישנן כאלה.
- 5. **העתק את הקוד** שלך לדוח כך שהעריכה הצבעונית תשמר, לשם כך השתמש בהעתקה דרך ה- ++NOTEPAD (כפי שמוסבר להלן בקצרה).









ראה **NOTEPAD++** - ראה טקסט צבעוני באמצעות ה- הערקת טקסט צבעוני באמצעות ה- COOKBOOK ראה.







6. הוסף את הקוד של ה- MUX עם IF - קומבינטורי שהשלמת לדו"ח אחרי אלאבורציה מוצלחת.

```
3. module mux 4to1 if
4. (
      input logic [3:0] datain,
5.
6.
      input logic [1:0] select,
      output logic outd
7.
8.
      );
9.
10.
            always comb
11.
            begin
12.
                  outd = 0;
                  if(select == 0) begin
13.
                        outd = datain[0];
14.
15.
                         end
                  else if(select == 1) begin
16.
17.
                         outd = datain[1];
18.
                         end
19.
                  else if(select == 2) begin
                        outd = datain[2];
20.
21.
                         end
22.
                  else if(select == 3) begin
23.
                         outd = datain[3];
24.
                         end
25.
                  else begin
26.
                  end
27.
            end
28.
29.
      endmodule
```


endmodule







- 7. **הצג** את המימוש שלך כ- Tools -> Netlist Viewers -> RTL Viewer) RTL VIEW), על מנת לבדוק באופן גרפי את המודול בתוכנה.
- 8. הוסף RTL VIEW של ה- MUX עם IF קומבינטורי לדו"ח (היעזר גם ב- Quartus Cook Book). אפשר כתמונה דרך העתקת מסך.









באמצעות CASE קומבינטורי MUX מימוש 2.2

מטרה: להשלים קוד בקובץ נתון למימוש MUX תוך שימוש בהתניית CASE - קומבינטורי.

- .Multiplexer וקבע אותו כ- TOP. גם מודול זה הינו mux_4to1_case.sv פתח את הקובץ בשם
- 2. השלם את הקוד שמתאר את הרכיב באמצעות התניית CASE קומבינטורי. השתמש רק בהשמות BLOCKING.
 - 3. **הרץ** אלאבורציה.
 - 4. הוסף את הקוד לדו"ח.

```
module mux 4to1 case
   input logic [3:0] datain,
      input logic [1:0] select,
      output logic outd
      );
      always comb
      begin
            outd = 0;
            case(select)
            0: begin
                  outd = datain[0];
                  end
            1: begin
                  outd = datain[1];
                  end
            2: begin
                  outd = datain[2];
                  end
            3: begin
                  outd = datain[3];
```







end

default: begin

end

endcase

end


endmodule







5. הוסף את המימוש כ- RTL VIEW של ה- MUX עם CASE - קומבינטורי לדו"ח.









3 בניית MUX הירארכי

מטרה: לבנות רכיב הירארכי, מסוג 1<-Multiplexer 16, תוך שמוש ברכיבי בסיס קיימים מסוג 1<-16 Multiplexer (שנבנו קודם לכן).

<u>הסבר והנחיות</u>: נתון המודול בשם: mux_16to1.sv, שהינו שלד לרכיב Multiplexer בעל:

- וקטרו באורך 16), din כניסות מידע 16-
- (4 וקטור באורך) select -4 כניסות בחירה
 - של ביט אחד. outd ויציאת-

ניתן לבנות רכיב כזה תוך שמוש ב- 5 רכיבי 1<-4 Multiplexer. לצורך כך אפשר ורצוי להשתמש ברכיבי ה- MUX שנבנו בתרגיל הקודם. **הערה**: בכתיבת הקוד מומלץ להיעזר בחומר העזר 1 Verilog workshop.

- 1. **פתח** את הקובץ mux_16to1.sv וקבע אותו כ- TOP.
- 2. יש לממש תכן הירארכי ב- Verilog על ידי שימוש ברכיב עם case ובצוע Verilog (הפעלת המודול).
 - 3. יש להשתמש בהעברה פרמטרים באופן מפורש, כמו בדוגמה להלן של בורר 2 ל-1:

```
mux2 mux2 1 (.i0(i0),.i1(i1),.sel(sel[0]),.y(mux2 y0));
```







- 4. **השלם** את הקוד שלך ובצע אלאבורציה.
- 5. הוסף את הקוד של ה- MUX ההירארכי לדו"ח.

endmodule








6. הוסף את המימוש כ- RTL VIEW של ה- MUX ההירארכי לדו"ח.





















4 מונה סינכרוני עולה

מטרה: לבנות מונה סינכרוני (מופעל שעון) עולה, שסופר מ- 0 עד 15 באופן מחזורי.

.simple_up_counter.sv נתון קובץ של מונה בינארי סינכרוני עולה

<u>:נתונים</u>

simple_up_counter.sv - Module interface

Direction	Туре	Width	Name
Input	logic	1	clk
Input	logic	1	resetN
Output	logic	[3:0]	count

simple_up_counter.sv - Truth table

CLK	resetN	count[3:0]	count next
х	0	4'b0000	4'b0000
\uparrow	1	Count	count+1

<u>הנחיה</u>: <u>אין</u> לממש את המונה כמכונת מצבים.

- 1. פתח את הקובץ simple_up_counter.sv, קבע אותו כ- TOP.
 - 2. **השלם** את הקוד שלך.
- 3. בצע סינתזה (Analysis & Synthesis), היות ובתרגיל זה יש להריץ סימולציה בשלב הבא.







4. הוסף את הקוד של מונה סינכרוני עולה לדו"ח.

```
module simple up counter
   // Input, Output Ports
   input logic clk,
   input logic resetN,
   output logic [3:0] count
   );
   always ff @( posedge clk or negedge resetN )
   begin
            if ( !resetN ) begin // Asynchronic reset
                  count <= 4'b0;
            end
            else begin
                  count <= count + 4'b1;</pre>
            end
      end // always
endmodule
```


- 18 -







5. הוסף את המימוש כ- RTL VIEW של מונה סינכרוני עולה לדו"ח.










- 6. צור קובץ WAVEFORM והרץ סימולציה של המעגל. יש לוודא שהסימולציה מכסה את כל המצבים המעניינים של הכניסות.
 - 7. הוסף את תוצאות הסימולציה של מונה סינכרוני עולה לדו"ח.









5 מונה סינכרוני עם קפיצות

מטרה: לבנות מונה סינכרוני עם קפיצות.

נתון הקובץ **jmp_counter.sv** - שלד של מונה בינארי סינכרוני עולה עם קפיצות: המונה מתחיל לספור מ- 0, **סופר עד 5, קופץ ל- 11**, ממשיך לספור עד 15, חוזר ל- 0, ושוב סופר מ- 0 עד **jmp_from**, קופץ ל- **jmp_to**, סופר עד 15, מתאפס וכן הלאה ממשיך בצורה מחזורית.

<u>נתונים</u>:

jmp_counter.sv - Module interface

Direction	Туре	Width	Name
input	logic	1	clk
input	logic	1	resetN
output	logic	[3:0]	count

jmp_counter.sv - Truth table

CLK	resetN	count[3:0]	count next
х	0	4'b0000	4'b0000
\uparrow	1	jmp_from	jmp_to
\uparrow	1	4'b1111	4'b0000
\uparrow	1	Else: count	count+1

<u>הנחיה</u>: <u>אין</u> לממש את המונה כמכונת מצבים.

- TOP פ**תח** את הקובץ, **jmp_counter.sv**, קבע אותו כ-
 - 2. **השלם** את הקוד כנדרש.

שים לב לעדכן בקוד שלך את הפרמטרים jmp_from ו- jmp_to לערכים הנתונים.

3. הרץ סינתזה.







4. העתק את הקוד של המונה עם קפיצות שכתבת לכאן.

```
module jmp counter
   // Input, Output Ports
   input logic clk,
   input logic resetN,
   output logic [3:0] count
   );
// Internal or local parameters/variables declarations
      localparam jmp from = 4'b0101; // <---- assign here the right value</pre>
      localparam jmp to = 4'b1011; // <---- assign here the right value</pre>
   always ff @( posedge clk or negedge resetN )
   begin
            if (!resetN ) begin // Asynchronic reset
                  count <= 4'b0;
            end
            else if(count == jmp_from) begin
                  count <= jmp to;</pre>
            end
            else begin
                  count <= count + 4'b1;</pre>
            end
      end // always
endmodule
```














- 5. צור קובץ WAVEFORM והרץ סימולציה של המעגל.
- 6. הוסף את תוצאות הסימולציה של המונה עם קפיצות לדו"ח.









6 תצוגת TSegment עם הדלקה וכיבוי מלאים

מטרה: לתכנן רכיב צירופי בשם hexss.sv שממיר מספר מקוד בינארי ללקוד המתאים לתצוגת Seven Segment. נתונים:

darkN	LampTest	hexin[3:0]	ss[6:0]
1'b0	x	4'hxx	7'b1111111
1'b1	1'b1	4'hxx	7'b0000000
1'b1	1'b0	4'h0	7'b1000000
1'b1	1'b0	4'h1	7'b1111001
1'b1	1'b0	4'h2	7'b0100100
1'b1	1'b0	4'h3	7'b0110000
1'b1	1'b0	4'h4	7'b0011001
1'b1	1'b0	4'h5	7'b0010010
1'b1	1'b0	4'h6	7'b0000010
1'b1	1'b0	4'h7	7'b1111000
1'b1	1'b0	4'h8	7'b0000000
1'b1	1'b0	4'h9	7'b0010000
1'b1	1'b0	4'hA	7'b0001000
1'b1	1'b0	4'hB	7'b0000011
1'b1	1'b0	4'hC	7'b1000110
1'b1	1'b0	4'hD	7'b0100001
1'b1	1'b0	4'hE	7'b0000110
1'b1	1'b0	4'hF	7'b0001110

hexss.sv -Truth table

hexss.sv -	Module	interface
------------	--------	-----------

Direction	Туре	Name
input	logic	darkN
input	logic	LampTest
input	logic	hexin[3:0]
output	logic	ss[6:0]

תצוגות Seven Segment בעלת המבנה

:המרחבי הבא









.הערה: רכיב זה יהיה שימושי בניסויים הבאים ובפרויקט הסופי.

<u>הסבר והנחיות</u>: **נתון** לך שלד של רכיב בשם **hexss.sv** בו יש להשלים את הקוד: להמרת מילה בינארית ברוחב 4 סיביות לתצוגת hexss.sv בהסבר והנחיות: נתון עבור כל 16 הצירופים האפשריים של 4 הסיביות. לממיר יש גם שתי כניסות בקרה של סיבית אחת כל אחת, **LampTest** ו- **,darkN,** אשר תפקידן נתון בטבלת האמת לעיל.

```
<u>logic [0:15] [6:0] SevenSeg =</u>
אותו אפשר להגדיר כך:
אותו אפשר להגדיר כך:
ולא להשתמש בפקודת CASE (שהוא גם פתרון אפשרי).

(**Th40, //0 (שהוא גם פתרון אפשרי).
```








7Segment ארכיטקטורה של המודול 6.1

- 1. שרטט **בעפרון** או בכלי ציור (לא בקווארטוס, למשל ב- <u>www.draw.io</u>) סמל גרפי של הרכיב (כניסות ויציאות). **2. הוסף את השרטוט לדוח.**









6.2 קוד של המודול 7Segment

- 1. **השלם** את הקוד המתאים והרץ סינתזה מוצלחת.
 - 2. העתק את הקוד השלם לכאן.

```
module hexss
      input logic [3:0] hexin, // Data input: hex numbers 0 to f
      input logic darkN,
      input logic LampTest,
                            // Aditional inputs
      output logic [6:0] ss // Output for 7Seg display
      );
// Declaration of two-dimensional array that holds the 7seg codes
logic [0:15] [6:0] SevenSeq =
                              7'h40,7'h79,7'h24,7'h30,
                              7'h19,7'h12,7'h02,7'h78,
                              7'h00,7'h10,7'h08,7'h03,
                              7'h46,7'h21,7'h06,7'h0E};
always comb
begin
      if (!darkN) begin
            ss = 7'h7F;
            end
      else if(LampTest == 1'b1) begin
            ss = 7'h00;
            end
      else begin
            ss = SevenSeq[hexin];
      end
end
endmodule
```














6.3 סימולציה של המודול 7Segment

1. צור קובץ WAVEFORM והרץ סימולציה של המעגל.

בעזרת **כלי המונה, ה- Count Value ™** שנמצא על סרגל הכלים (F עד 0) hexin בעזרת כלי המונה, ה- Simulation Waveform Editor בחלון הסימולציה, ה- Simulation Waveform Editor.

2. הוסף את תוצאות הסימולציה לדו"ח.









7 הגשה וגיבוי העבודה

- 1. שמור את הדוח רגיל וכ- PDF, והעלה את ה- PDF למודל.
- 2. **שמור** את הפרויקט רגיל וגם **כארכיב (באמצעות Project -> Archive Project)**. פעולת הארכיב יוצרת קובץ עם סיומת *SV1_PreLab_22_2_2. שים לב לשנות את השם שמציע הקוורטוס לשם קצר באנגלית ושמכיל את התאריך (ושעה) של הגיבוי, למשל SV1_PreLab_22_2_2.
 - 3. גבה קובץ זה, העלה למודל והבא למעבדה כי תצטרך אותו בניסוי.

<u>הערה</u>: באופן כללי יש לשמור, לגבות ולהביא למעבדה את כל קבצי הקוד והפרויקטים שכתבתם כי תשתמשו בהם במהלך הניסויים ובפרויקט הסופי.

לאחר שסיימת - לחץ על ה LINK ומלא בבקשה את השאלון המצורף

