

הפקולטה להנדסת חשמל ע"ש אנדרו וארנה ויטרבי



מעבדה בהנדסת חשמל 1א' 044157

ניסוי DEBUG - ניפוי תקלות בחומרה

שאלות ודוח הכנה

גרסה 3.44 קיץ תשפ"ב 2022

| תאריך ההגשה של דוח ההכנה | שם המדריך |
|--------------------------|-----------|
| | |

| שם משפחה | שם פרטי | סטודנט |
|----------|---------|--------|
| שטרנליכט | עמיחי | 1 |
| לוגסי | יקיר | 2 |


תוכן עניינים של דו"ח הכנה DEBUG

| 2 . | פתיחת הקבצים לעבודה | | 1 |
|-----|-----------------------------------|-----|---|
| 3. | מכונת RANDOM | | 2 |
| | ממשק למקלדת | | 3 |
| | תכן יחידת ה - BITREC | 3.1 | |
| | סימולציה | 3.2 | |
| 11 | חישוב עומק הזכרון עבור הנתח הלוגי | | 4 |
| | מטלת תכן עם מקלדת | | 5 |
| 13 | הכנה למעבדה וגיבוי העבודה | | 6 |

1 פתיחת הקבצים לעבודה

צור היקיה אותו לפרויקט בתיקייה שיצרת. בור מהמודל קובץ ארכיב של המעבדה ופתח אותו לפרויקט בתיקייה שיצרת. שים לב לשנות את הPATH שמציע הקוורטוס ל- PATH קצר, שאינו מכיל עברית, רווחים ו/או את הסימן ישי .

ודא תכולת קבצים דומה לזו:




הקבצים המסומנים בכחול הם עבור עבודת הכנה זו. הקבצים המסומנים בירוק הם עבור המעבדה. הם נתונים לך עכשיו כחלק מהפרויקט שתתחיל אותו כעת בעבודת ההכנה ותמשיך אותו במעבדה.

2 מכונת RANDOM

נתון לך קובץ random.sv, המממש מערכת שמייצרת מספרים בצורה אקראית. <u>פתח</u> אותו ונסה להבין את פעולתו.

הפוד אותו ל-TOP והרץ אנליזה שלו. .(Tools -> Netlist Viewers -> RTL Viewer) RTL VIEW - הצג את היצוג הגרפי שלו כ-



היא מספר אקראי! הסבר מדוע היציאה [7..0] היא מספר אקראי!

תשובה:

rise מערכת ישנו מונה מהיר ברוחב 7 סיביות (סופר מ-0 ועד 255 באופן ציקלי). כאשר הסיגנל (בשליטת המשתמש) עולה ל-1 לפחות למשך מחזור שעון, מוצא ה- always יהיה 1, מה שיאפשר את מעבר ערך המונה הנוכחי למוצא המערכת. מספר זה הוא אקראי כיוון שהמשתמש מעלה את rise בזמן שרירותי, ובגלל ששעון הכרטיס מהיר מאוד, המשתמש לא יכול לתזמן את הלחיצה כדי להשיג מספר שאינו אקראי.

כיצד ניתן לשנות את המכונה כך שתגריל מספרים שהם כפולות של 2 בלבד?

ניתן לשנות את השורה שמגדילה את המונה באחד(29), להגדיל כל פעם את המונה ב2. לחילופין נבחין כי עבור כל הפולות של 2 הLSB=0, לכן ניתן גם להגריל רק כפולות של 2 באמצעות קביעת הביט התחתון ב0 וספירה רק של שאר הביטים.


הרץ סימולציה לבדיקת הפעולה של המודול. הראה תוצאה אקראית בשני מקרים לפחות. הקפד להציג בסימולציה גם את המונה הפנימי.



3 ממשק למקלדת

<u>המטרה</u> בתרגיל זה היא לבנות ממשק למקלדת שיאפשר חיבור מקלדת לכרטיס DE10. המקלדת תשמש בהמשך להפעלת הפרויקט.

כפי שהוסבר בחומר הרקע לניסוי זה, התכן הסינכרוני הבא נבחר למימוש ממשק חומרה למקלדת.




יחידות אלה כתובות בשפת SYS-VERILOG ותשמשנה לבנית הממשק למקלדת במעבדה. להלן הקבצים הנתונים לך שמרכיבים את הממשק למקלדת:

יחידת מסנן מעביר נמוכים: - lpf.sv - נתונה מסנן מעביר נמוכים: - bitrec.sv - Bit - יחידת המקלט ברמת ה- byterec.sv - Byte - נתונה מקלט ברמת ה- יחידת המקלט ברמת ה- יחידת ה- יחיד

3.1 תכן יחידת ה - BITREC

<u>רקע למטלה</u>: כמו שהוסבר בחומר הרקע תפקידה של היחידה שמטפלת בתשדורת הטורית, ה-BITREC, הוא להפיק מהמידע הטורי שמגיע לכניסות kbd_dat ו- kbd_clk, מידע מקבילי ביציאה dout, יחד עם יציאת חיווי שפעילה למשך מחזור שעון אחד ונקראת dout_new. דיאגרמת הזמנים הבאה מתארת אותות אלו אחד ביחס לשני וביחס לאות השעון:




נתון לך הקובץ <u>bitrec.sv</u> שהוא שלד המכיל את כל החלקים הדרושים כפי שהוסבר בחומר הרקע פרט למכונת המצבים.

שים לב! השתמש אך ורק בקובץ הנתון לך כעת במודל <u>ולא</u> בגרסאות אחרות מסמסטרים קודמים!

הוסף לקובץ זה את הקוד של מכונת המצבים, כפי שתתואר להלן, במקומות בקובץ שבהם כתובה ההערה במובה ההערה לפור gour code please

<u>מכונת מצבים</u> (מסוג Moore) משמשת כבקר של היחידה. דיאגרמת המצבים הבאה מתארת את התנהגותה.



בדיאגרמה הנייל השתמשנו **בקיצורים** הבאים:

- clk (ממופה לפין PS2_CLK) בגבוה, ו- !bd_clk בנמוך clk! מציין את האות
- בנמוך Data! בגבוה, ו- PS2_DAT (ממופה לפין bbd_dat מציין את האות Data -
 - (זה מה שצריך להיות) true במצב parity_ok ok
 - false מציין את הסיגנל Error מציין את הסיגנל
 - כסunter מונה את מספר הביטים של קוד המקש שמגיעים בקו הטורי -

הדרכה ודרישות:

לתוב קוד המתאר את מכונת המצבים באמצעות תהליך סינכרוני בלבד. פתח את הקובץ <u>שלדור המוד קוד המתאר את הקוד שלך בלבד בהתאם</u> מתוך הפרויקט הנוכחי והגדר אותו כהיררכיה עליונה. הוסף לקובץ את הקוד שלך בלבד בהתאם להנחיות להלן.

שימו לב: במכונה הוכנסה תקלה במכוון

אין צורך לשנות חלקים אחרים משלד הקוד הנתון ב- bitrec.sv! אם מצאתם את התקלה- אנא אל תדווחו עליה בפורום שאלות ותשובות וגם אל תספרו לחבריכם, השאירו להם את חווית הגילוי העצמי!

מהו NUM_OF_BITS? (לשים לב לגודל הרגיסטר שמקבל את המידע הטורי) הוסף אותו לקוד במקום המתאים. תשובה:

.PARITY ביטי מידע + ביט 8 : 9

בטבלה הבאה מפורטים המצבים שבמכונה והפעולות לביצוע בכל מצב. מלא את העמודה האחרונה בטבלה לפי הדוגמה שבשורה הראשונה:

- הערות: פעולה של המתנה לאות מסויים או ספירה עד ערך מסויים מתורגמת לקוד באמצעות משפטי IF באמצעות משפטי
 - אם אין לצאת ממצב מסויים לא צריך לעשות פעולת סרק -
- היעזרו בדיאגרמת המצבים, בה מופיעים תנאי המעברים, להשלמה של עמודת המעברים בטבלה הבאה

| לאיזה מצב עוברים מהמצב הנוכחי ובאילו תנאים – למלא את התאים הריקים | פעילות עיקרית | שם המצב |
|--|---|---------|
| עוברים ל- LowClk | זהו מצב ההמתנה למילה חדשה. כאן | Idle |
| עם ירידה באות השעון kbd_clk וגם ירידה באות kbd_dat | - מאפסים את המונה count. - ממתינים למילה חדשה (סימן למילה חדשה – ירידה באותות השעון | |
| | והנתונים) | |
| בודקים אם מונה הביטים cntr קטן ממספר הביטים : - אם כן (טרם הגיעו כל הביטים של המילה) עוברים ל-HI_CLK_ST - אם לא (המילה השלמה התקבלה) עוברים ל-CHK_DATA_ST | זהו מצב קבלת ביט. במצב זה ממתינים לאות שעון גבוה המסמן שהביט הבא מגיע. מגיע. אם kbd_clk גבוה: משרשרים למקום האחרון ברגיסטר ההזזה shift_reg את הסיבית החדשה .kbd_dat - שהגיעה מה- shift_reg_NS = {kbd_dat, shift_reg [9:1]}; | LowClk |
| | - בודקים אם מונה הביטים cntr קטן ממספר הביטים. אם כן מקדמים את המונה. | |
| אם מגיע ביט חדש עוברים ל- | במצב זה השעון גבוה וממתינים לביט | HiClk |
| LOW_CLK_ST | הבא (לשעון נמוך). | |
| אם בדיקת הזוגיות טובה עוברים ל- NEW_DATA_ST - אם הבדיקה לא טובה עוברים ל- IDLE_ST | מצב בו בודקים את נכונות הנתונים על ידי בדיקת הזוגיות parity_ok אם בדיקת הזוגיות טובה (1 לוגי) מעדכנים את המוצא בתכולת הרגיסטר Dout_NS = shift_reg[7:0]; | ChkData |
| עוברים ל-IDLE_ST | במצב זה תמיד מודיעים על התו החדש dout_new = 1'b1 ; | NewData |

בצע סינתזה.

```
module bitrec
      input logic clk,
      input logic resetN,
      input logic kbd dat,
      input logic kbd clk,
      output logic [7:0] dout,
      output logic dout new,
      output logic parity_ok
  ) ;
  enum logic [2:0] {IDLE_ST, // initial state
                               {\tt LOW\_CLK\_ST,} \ // \ {\tt after clock low}
                               HI_CLK_ST, // after clock hi
                               CHK_DATA_ST, // after all bits recieved
                               NEW_DATA_ST // valid parity laod new data
                               pres_st /* for simulation --> synthesis
keep = 1 */,
                                     next st /* synthesis keep = 1 */;
```

```
logic [3:0] cntr PS, cntr NS /* for simulation -->synthesis keep = 1
  logic [9:0] shift reg PS, shift reg NS /* for simulation -->synthesis
keep = 1 */
  logic [7:0] Dout NS /* for simulation -->synthesis keep = 1 */;
  localparam NUM OF BITS = 9 ; // &&&&& fill please the right number
always_ff @(posedge clk or negedge resetN)
begin: fsm_sync_proc
      if (resetN == 1'b0) begin
            pres st <= IDLE ST ;</pre>
            cntr PS <= 4'h0 ;
            shift reg PS <= 10'h000 ;
            dout <= 8'h00 ;
      end
      else begin
            pres st <= next st;</pre>
            cntr PS <= cntr NS ;</pre>
            shift_reg_PS <= shift_reg_NS ;</pre>
            dout <= Dout NS ;
      end;
end // end fsm_sync_proc
always comb
begin
      // default values
            next st = pres st ;
            cntr NS = cntr PS ;
            shift reg NS = shift reg PS ;
            Dout NS = dout ;
            dout new = 1'b0;
      case (pres st)
            IDLE ST:
            begin
                  cntr NS = 4'h0;
                  if( (kbd clk == 1'b0) && (kbd dat == 1'b0) ) //check
start bit
                        next st = LOW CLK ST;
            end
            LOW CLK ST:
            begin
                  if (kbd clk == 1'b1)
                         begin
                               shift reg NS = {kbd dat, shift reg PS
[9:1]};
                               if (cntr PS < NUM OF BITS)
                                     begin
                                           cntr NS <= cntr PS + 1;</pre>
                                           next st = HI CLK ST;
                                     end
```

```
else if (cntr PS == NUM OF BITS)
                                   begin
                                         next_st = CHK_DATA_ST;
                                    end
                        end
            end
            HI CLK ST:
           begin
//----
                  if (kbd_clk == 1'b0)
                       begin
                             next_st = LOW_CLK_ST;
            end
            CHK DATA ST:
           begin
                  if ((kbd clk == 1'b1) && (kbd dat == 1'b1)) //check
stop bit
                 begin
                        if (parity_ok == shift_reg_PS[9])
                              begin
                                   Dout NS = shift reg PS[8:1];
                                   next_st = NEW_DATA ST;
                              end
                        else
                                   next st = IDLE ST;
                              end
                  end
            end
            NEW DATA ST:
           begin
                       dout new = 1'b1;
                       next st = IDLE ST;
           end
     endcase
end
// parity Calc [1'b1 to apply the NOT]
assign parity ok = 1'b1 ^ shift reg PS[8] ^ shift reg PS[7] ^
shift reg PS[6] ^ shift_reg_PS[5] ^ shift_reg_PS[4]
       ^ shift reg PS[3] ^ shift reg PS[2] ^ shift reg PS[1];
endmodule
```




צור SYMBOL של קובץ זה אחרי סינתזה מוצלחת.

3.2 סימולציה

בצע סימולציה ב- Quartus כדי לדבג את מכונת המצבים שתכננת.

פתח קובץ סימולציה חדש ושרטט את אות הכניסה הבא (עבור כניסת מקש ה- 5Ah Enter או המילה של 11 סיביות בבינארי 0010110101.



הדרכה לסימולציה: מומלץ להגדיר:

- **שעון** מערכת (clk) מהיר פי 10 משעון המקלדת (kbd_clk): למשל, קבע בשעון המערכת period=100nsec ובשעון המקלדת period=10nsec
- שעון המקלדת ב- '1' לוגי! ב- bbd_dat ושים לב שהשינוי ב- 25 nsec של 25 nsec ושים לב שהשינוי ב- '1' לוגי!
 - End time = 1.4 usec - <u>משך הסימולציה</u>

<u>הראה בסימולציה</u> שלך תוצאות זהות לדוגמה הנתונה לעיל. הראה שאם מכניסים רצף טורי של קוד מקש נתון ב- kbd_dat, מתקבל:


(radix hexadecimal - ב- SAH מקבילי (הצג אות זה ב- 5AH :dout -

ב- dout_new במשך מחזור שעון אחד שמודיע על מקש חדש אחרי שה- 'l' במשך האחרון 'Stop bit האחרון (אחרי ה- אחרים (אחרי ה- הסתיים (אחרי ה- אחרים).

רשוב מאד: לביצוע הסימולציה יש להזין אך ורק את אות המבוא kbd_dat כפי שנתון בדוגמה לעיל!

חשוב להראות בסימולציה גם סיגנלים פנימיים כגון המונה, הSHIFT REGISTER ומכונת המצבים (שורה לכל מצב), שים לב שעל מנת שהסימולציה לא תצמצם את המשתנים יש להוסיף להגדרת המשתנים את הפקודה הבאה, כפי שכבר קיים בקוד:

logic [3:0] cntr PS, cntr NS /* synthesis keep = 1 */;



4 חישוב עומק הזכרון עבור הנתח הלוגי

למטלה: על מנת לדבג את המערכת רוצים לדגום באמצעות הנתח הלוגי את אות המבוא kbd_dat של יחידת ה- BITREC בזמן הקשה על מקש כלשהו.

ברוב המקשים קוד המקש מכיל 11 סיביות, אך במקשים מהסוג החדש, הקוד מכיל 11 סיביות נוספות נוספות ומחזור שעון הפסקה (למשל הקוד של מקש Enter מהסוג החדש הוא (E0 5A). כמו כן, שעון המקלדת ומחזור שעון הפסקה (למשל הקוד של מקש Enter מהסוג החדש הוא (PS2_CLK, עובד בתדר של 12.5 KHz. <u>לביצוע החישוב היעזר בהסבר המפורט מחומר הרקע</u>.

חשב מה צריך להיות עומק הזכרון המינימלי בנתח הלוגי הדרוש לקליטת כל הקוד במקרה זה. חישוב ותשובה:

נעזר בנוסחה:

bits*time*frequency = memory

Bits: 11+1+11 מכיוון שלפי הנתון ישנם מקשים אשר דורשים קידוד באורך 11 סיביות פעמיים עם מחזור שעון הפסקה ביניהם

:Time

PS2_CLK=1/12.5KHZ=80usec

:Frequency

תדר שעון הדגימה הוא 50MHZ

23*80usec*50MHZ=92K: לכן קיבלנו

ונצטרך לבחור 128K (כאשר נעגל כלפי מעלה)

5 מטלת תכן עם מקלדת

<u>רקע למטלה</u>: בישומים רבים אפשר להשתמש במקלדת לביצוע פעולות שונות, בדומה למפסקים ולחצנים שעל הכרטיס. במטלה זו תלמד איך להשתמש בממשק למקלדת לביצוע פעולות באמצעות מקשים מסוימים. בדוגמה כאן משתמשים במקלדת מספרים של 18 מקשים בלבד (ראה הסבר בחומר הרקע).

. KEYBOARD_DECODER.bdf פתח את הקובץ הגרפי הנתון

הסבר למודול KEYBOARD DECODER.bdf

בישום זה קוד המקש המופק מממשק המקלדת (KBDINTF) מוזן לשני מודולים מאותו סוג בשם בישום זה קוד המקש ממטרה לעשות פעולות מסויימות באמצעות מקשים מוגדרים של המקלדת. singleKeyDecoder.sv


במטלה זו נתמקד במודול singleKeyDecoder.sv ונשלים בו קוד חסר.

singleKeyDecoder.sv הסבר למודול

מודול זה מקבל כניסות מממשק המקלדת – קוד מקש, ואותות make ו- break. הוא מזהה מקש ספציפי לפי קוד מקש נתון כפרמטר ומפיק 3 אותות שונים:

- לוגי ל-1 לוגי בין 0 לוגי ל-1 לוגי keyLatch
- keyRisingEdgePulse גוזר, מוציא פולס צר בתחילת הלחיצה על המקש
 - הזמן שהמקש לחוץ מוציא 1 לוגי בכל משך הזמן שהמקש לחוץ

בדוגמה הנתונה משתמשים פעמיים במודול זה, פעם עבור **מקש " 2 חץ למטה**" (עם הפרמטר 9'h072) ופעם עם מקש ENTER (עם הפרמטר 9'h072).



פתח את הקובץ singleKeyDecoder.sv וסיים את כתיבת המימוש שלו במקום בו כתובה ההערה (העזר בחומר רקע)

&&&&&&& fill your code please


בדוגמה הנתונה מה עושה המקש "2 חץ מטה" ומה עושה המקש ENTER! תשובה:

"2 חץ מטה" מזהה את כל זמן לחיצת המקש ולכן מתפקד ככפתור, לעומתו מקש ENTER מזהה את תחילת הלחיצה בלבד ומחליף מצב בכל פעם שלוחצים על המקש ולכן מתפקד כמתג

```
always_ff @(posedge clk or negedge resetN)
begin: fsm_sync_proc
if (resetN == 1'b0) begin
keyIsPressed_d <= 0;
keyIsPressed <= 0;
keyLatch <= 0;

end
else begin
if (keyCode == KEY_VALUE)
begin
if (make == 1'b1)
keyIsPressed <= 1'b1;
if (brakee == 1'b1)
keyIsPressed <= 1'b0;
end</pre>
```

בצע סימולציה למודול זה (singleKeyDecoder.sv) והראה ששלוש היציאות עובדות נכון עבור לפחות שני מקשים שונים. פעם או פעמיים עם מקש שעובד איתו ופעם עם מקש אחר כלשהוא, וזאת כדי לוודא שהמודול לא מגיב אליו.



לא הגיב למקש 15A וכן לא הגיב למקש 072, לעומת זאת הגיב למקש אותו אמור לגלות (070) כמצופה.

6 הכנה למעבדה וגיבוי העבודה

כהכנה נוספת למעבדה מומלץ לראות את הסרטונים הנתונים במודל, המסבירים על השימוש בנתח הלוגי, ה- SignalTap.



שמור דוח זה רגיל וכ- PDF והעלה את קובץ ה- PDF למודל.

שמור את הפרויקט רגיל וגם כארכיב (באמצעות Project -> Archive Project). שים לב לשנות את השם שמציע הקוורטוס לשם $\,$ קצר, שאינו מכיל: עברית, רווחים ו/או את הסימן $\,$ ומכיל את התאריך והשעה של יצירת הארכיב.

העלה את קובץ הארכיב למודל, כי תצטרך אותו בניסוי, בסיס לעבודתך במעבדה.

גבה את הדוח והפרויקט גם באמצעים אחרים.

לאחר שסיימת - לחץ על ה LINK ומלא בבקשה את השאלון המצורף

