



<u>Velocity Subwords</u>: <u>Emphasizes speed and the subword</u> nature for Multimedia operation on simple processor

פרויקט מס' 3173

דו"ח סיכום

מבצעים:

תום ברנשטיין

עמית רחמיאל

מנחים:

אורן גנון

מקום ביצוע הפרויקט:

אוניברסיטת תל אביב

תוכן עניינים:	
1	1
	3
1.הקדמה	4
5	5
3.סימולציה	6
.מימוש	11
4.1.מימוש חומרה	12
4.1.מימוש תוכנה	14
. ניתוח תוצאות	16
5.1 השוואות בין תוצאות סימולציה לעבודה בזמן אמת	17
5.2 ביצועי המערכת מבחינת זמן אמת	18
6.סיכום, מסקנות והצעות להמשך	19
. תיעוד הפרוייקט	20
רשימת איורים	
איור 1 - דיאגרמת בלוקים כללית של מעבד DLX על PPGA	3
איור 2- דוגמא לפעולת חיבור מקבילית	5
5 פעולת אריזה	5
6block matching איור 4- דוגמא לחישוב וקטור תנועה עבור	6
6image sharping איור 5- דוגמא לחישוב לפלאסיאן עבור	6
ייר 6: דוגמא לבדיקה לוגית של פקודת PERMUTEH בסביבת modelSim	7
איור 7: דוגמא לבדיקה חומרתית של פעולת block matching עבור מעבד בסיסי	
איור 8: דוגמא לבדיקה לוגית של פעולת block matching עבור המעבד המורחב	
איור 9: דוגמא לבדיקה חומרתית של פעולת block matching עבור המעבד המורחב	
איור 10: דוגמא לבדיקה חומרתית של פעולת matrix transpose עבור מעבד בסיסי	
איור 11: דוגמא לבדיקה לוגית של פעולת matrix transpose עבור המעבד המורחב	
איור 12: דוגמא לבדיקה חומרתית של פעולת matrix transpose עבור המעבד המורחב	
איור 13: דוגמא לבדיקה חומרתית של פעולת image sharping עבור מעבד בסיסי	
איור 14: דוגמא לבדיקה לוגית של פעולת image sharping עבור המעבד המורחב	10
איור 15: דוגמא לבדיקה חומרתית של פעולת image sharping עבור המעבד המורחב	
איור 16: מכונת המצבים של יחידת הבקרה	11
איור 17: מבנה פקודת R TYPE	11
איור 18: מסלול הנתונים של המעבד	12
איור 19: FPGA מסוגSpartan-6Xilinx Spartan-6	12
איור 20: תרשים ה ALU-המקבילי עבור פעולה מקבילית של 8 ביט	14
·	
רשימת טבלאות:	
טבלה 1: פקודות מורחבות עבור ALU מקבילי	13
טבלה 2: טבלת הספק של מעבד בסיסי	
טבלה 3: טבלת הספק של מעבד מקבילי	
טבלה 4: השוואת ביצועים בין מעבד בסיסי למעבד מורחב	
טבלה 5: השוואת שטח בין מעבד בסיסי למעבד מורחב	

תקציר

מטרת הפרויקט המרכזית היא להרחיב את ארכיטקטורת המעבד הבסיסי מסוג DLX על ידי הוספת ערכת הוראות Single Multiple Data Instruction) SIMD המיועדת לפעולות מולטימדיה ועיבוד אותות דיגיטליים (DSP). הרחבה זו תתבצע באמצעות שינויים מקיפים במסלול הנתונים (Datapath) וביחידת הבקרה (Control Unit) של המעבד. שינויים אלו יאפשרו עיבוד מקבילי של נתונים קטנים, בגודל 8 ו-16 ביטים, תוך פיתוח יחידת ALU מקבילית התומכת ב-39 פעולות SIMD כגון חיבור וקטורי, חיסור, השוואות וסידור מחדש של נתונים.

סביבת הפרויקט כוללת שימוש בסימולטור מעבד ותוכנת Xilinx/RESA. המשמשות לתכנון, אימות ובדיקת חומרה. הסימולציות והבדיקות ייבחנו במגוון תרחישים הרלוונטיים לעיבוד מולטימדיה ועיבוד אותות דיגיטלי. שלבי העבודה העיקריים בפרויקט כוללים: הבנה מעמיקה של מבנה ארכיטקטורת המעבד ועקרונות הוראות SIMD, בניית חומרה וסימולציה של מעבד DLX בסיסי במחזור בודד (Single Cycle), תכנון דיגיטלי מחדש של מסלול הנתונים ומסלול ההוראות לתמיכה בפעולות תת-מילים מקבילות, פיתוח קוד חומרה (בשפת Veriloq) עבור פקודות SIMD חדשות, פיתוח אסמבלר להמרת קוד אסמבלי לקבצי DATA. מימוש הארכיטקטורה המורחבת בסביבת FPGA,ולבסוף, הרצת בדיקות מקיפות ובחינת ביצועי הפקודות החדשות בתרחישים יישומיים וניתוח ביצועים בתרחישים כמו Block Matching, Matrix Transpose ,Image .Sharpening


תוצרי הפרויקט כוללים מעבד DLX מורחב עם תמיכה בפקודות על (FPGA (Xilinx Spartan-6, קוד אסמבלר ליישומים נבחרים, ואסמבלר Verilog, קוד אסמבלר ליישומים נבחרים, ואסמבלר תומך לסימולציות. בדיקות הראו שיפור של עד פי 15.5 במספר הסייקלים (למשל, 17 לעומת 175 ב Block .FPGA- וחיסכון של 88-99% בהספק, אך עם עלייה של 128.57% בשטח ה (Matching

התיעוד כולל דוחות ביצועים, תרשימים, ומדריך למשתמש, הזמינים ב GitHub.

דיאגרמת בלוקים של הארכיטקטורה המורחבת מוצגת להלן. החומרה לכלל רכיבי המעבד, כולל ההרחבות, פותחה במסגרת הפרויקט.

: FPGA איור 1: דיאגרמת בלוקים כללית של מעבד

DLX PROCESSOR ON FPGA



1 הקדמה

הפרויקט מתמקד בהרחבת ארכיטקטורת מעבד DLX על ידי שילוב ערכת הוראות SIMD לעיבוד מקבילי של נתונים קטנים בגודל 8 ו-16 ביט, המיועדים ליישומי מולטימדיה ועיבוד אותות דיגיטליים .מטרתו היא לשפר את נתונים קטנים בגודל 8 ו-16 ביט, המיועדים ליישומי מולטימדיה ועיבוד אותות דיגיטליים .מטרתו הפחתת ביצועי המעבד ביישומים כגון Block Matching, Matrix Transpose ו-10-15 בהשוואה למעבד הבסיסי. בנוסף, מספר מחזורי השעון ב-20% לפחות והפחתת צריכת אנרגיה ב-10-15% בהשוואה למעבד הבסיסי. בנוסף, הפרויקט שואף לממש את הארכיטקטורה המורחבת על FPGA תוך שמירה על יעילות שטח, כדי להתאים למערכות משובצות עם משאבים מוגבלים.

יישומי מולטימדיה, כגון עיבוד תמונה ווידאו דורשים ביצועים גבוהים ויעילות אנרגטית, במיוחד במערכות משובצות. ארכיטקטורות פשוטות כמו DLX, למרות יתרונן בלימוד ופיתוח, מוגבלות בעיבוד סדרתי, מה שמגביל את יכולתן לעמוד בדרישות אלה. שילוב הוראות SIMD מאפשר ביצוע פעולות זהות על מספר נתונים במקביל בתוך מחזור שעון יחיד, ובכך משפר משמעותית את המהירות ומפחית צריכת אנרגיה. בחירת DLX כפלטפורמה נובעת מפשטותה, המאפשרת התמקדות בהרחבת חומרה ספציפית ליישומים אלו תוך שימוש בתוספת משאבים מינימלית, מה שהופך אותה לאידיאלית להדגמת היתכנות הפתרון.

הגישה לפתרון כללה עיצוב מחדש של מסלול הנתונים ויחידת הבקרה של מעבד DLX, תוך פיתוח יחידת PCMPEQB, מקבילית התומכת ב-39 פעולות SIMD, כגון PADDUB לחיבור מקבילי של ביטים 39-2 פעולות SIMD להשוואת ביטים ו PERMUTEB-לסידור מחדש של נתונים. תהליך הפיתוח כלל סימולציה של מעבד DLX להשוואת ביטים ו RESA ו ModelSim,תכנון ומימוש פעולות SIMD ב Verilog,פיתוח אסמבלר להמרת קוד אסמבלי לקובצי DATA. עבור סימולציות. הארכיטקטורה המורחבת יושמה על FPGA מסוג (Kilinx Spartan-6, נבדקה בתרחישים יישומיים כדי להעריך את שיפור הביצועים ואת צריכת האנרגיה.

פתרונות מסחריים, כגון הרחבת NEON של ARM ו AVX-של Intel מספקים יכולות מתקדמות לעיבוד גרפי ואותות, אך דורשים חומרה מורכבת וצורכים הספק גבוה יותר. לעומתם, פרויקט זה מתמקד בהרחבת גרפי ואותות, אך דורשים חומרה מורכבת וצורכים הספק גבוה יותר. לעומתם, פרויקט זה מתמקד בקרה נוספים. ארכיטקטורה פשוטה כמו DLX, תוך שימוש בתוספת חומרה מינימלית, כגון ALU מקבילי ורכיבי בקרה נוספים. התוצאות הראו שיפור של פי 3 עד 15.5 במספר מחזורי השעון וחיסכון של 88-99% בצריכת ההספק בהשוואה למעבד הבסיסי, אם כי עם עלייה של 128.57% בשטח ה FPGA-בכך, הפרויקט מדגים פתרון יעיל וחסכוני ליישומי מולטימדיה במערכות עם משאבים מוגבלים, תוך שמירה על פשטות הארכיטקטורה.


block matching: SAD: SAD = Σ|P_{curr} - P_{ref}| Number of Cycles "Extended" Processor Parallel computation, 4 pixels computed per clock cycle SPEED UP Simple: 175 Extended: 17


2 רקע תיאורטי

ארכיטקטורת SIMD היא גישה למחשוב מקבילי שבה פקודה אחת מבוצעת בו-זמנית על מספר נתונים, מה שהופך אותה ליעילה במיוחד עבור יישומים עם מקביליות נתונים גבוהה, כגון עיבוד תמונה, גרפיקה ממוחשבת, ועיבוד אותות דיגיטליים . במעבדי SIMD, יחידת עיבוד אחת או יותר מבצעות פעולה זהה על וקטור של נתונים, כמו פיקסלים בתמונה, בתוך מחזור שעון יחיד. בפרויקט זה, ארכיטקטורת DLX הורחבה ליישום עקרונות SIMD על ידי חלוקת אוגרי 32 ביט ויחידת ה ALU-לעיבוד מקבילי של תת-מילים בגודל 8 או 16 ביט. הרחבה זו מאפשרת ביצוע פעולות אריתמטיות ולוגיות על מספר פיקסלים במקביל, ובכך משפרת את ביצועי המעבד ביישומי מולטימדיה תוך הפחתת צריכת אנרגיה.

פיקסל הוא היחידה הבסיסית של תמונה דיגיטלית, המייצגת נקודה עם מידע על עוצמת אור. תמונה דיגיטלית ניתנת לייצוג כמטריצה דו-ממדית של פיקסלים, כאשר רזולוציית התמונה תלויה במספר הפיקסלים – יותר פיקסלים משמעותם תמונה מפורטת יותר. בתמונות בגווני אפור (Grayscale), פיקסל מיוצג ב-8 סיביות, המאפשרות 256 ערכים (0 לשחור, 255 ללבן, וערכי ביניים לגווני אפור). עיבוד תמונה כולל פעולות מתמטיות על ערכי פיקסלים, כמו הבהרה, הכהיה, שינוי ניגודיות, או סינון, הדורשות חישובים רבים על נתונים קטנים. ארכיטקטורת SIMD מתאימה להאצת תהליכים אלה, שכן היא מאפשרת ביצוע פעולות זהות על מספר פיקסלים במקביל, מה שמפחית את זמן העיבוד בהשוואה לעיבוד סדרתי.

הצורך ב -ALU מקבילי נובע מהדרישה להאיץ עיבוד תמונה על ידי ביצוע חישובים על מספר פיקסלים בוזמנית. במעבד DLX הבסיסי, ה -ALU פועל על מילים של 32 ביט, מה שמגביל אותו לעיבוד פיקסל אחד בכל
מחזור. בפרויקט זה, ה -ALU הורחב לחלוקה ליחידות משנה, כך שמילה של 22 ביט יכולה לייצג ארבעה
פיקסלים של 8 ביט או שני פיקסלים של 16 ביט. ה ALU-תומך בשלושה מצבי פעולה, הנבחרים באמצעות
בורר(MUXALU_SEL) : פעולה סטנדרטית של 22 ביט, פעולה מקבילית על ארבע תת-מילים של 8 ביט,
ופעולה מקבילית על שתי תת-מילים של 16 ביט. בין הפעולות המומשות :PADDUB מבצעת חיבור מקבילי של
ארבעה זוגות בייטים עם קטימה ל-252, ומשמשת להבהרת תמונה או מיזוג תמונות. PSUBUB מבצעת
חיסור מקבילי עם קטימה ל-0, ומתאימה להכהיית תמונה. פעולות לוגיות כמו PAND, POR ו PXOR מאפשרות מניפולציות על ביטים ברמת הפיקסל. PCMPEQB משווה ארבעה זוגות בייטים במקביל ומשמשת
לזיהוי תבניות. PERMUTEB מסדרת מחדש בייטים בתוך אוגר ומשמשת לסיבוב תמונות. PACKLH
מ לוקחת את 16 הביטים הנמוכים משני אוגרים rs1 ו rs2 ומארזת אותם לאוגר יחיד של 22 ביט (16 ביט נמוכים מ rs1) מה ששימושי להכנת נתונים עבור פעולות נוספות בעיבוד תמונה.
(PACKLH) איור 2: דוגמה לפעולת חיבור מקבילית (PADDUB)






הפרויקט התמקד בשלושה אלגוריתמים מרכזיים לעיבוד תמונה: Absolute Differences (SAD) בין שני בלוקים של פיקסלים לזיהוי תנועה בווידאו, Absolute Differences (SAD) מחליף שורות ועמודות במטריצה, ומשמש לסיבוב תמונות או הכנת נתונים, Image Sharpening משתמש במסנן במסנן להדגשת קצוות בתמונה לשיפור ניגודיות. במעבד DLX הבסיסי, אלגוריתמים אלה מבוצעים במסנן הדגשת כל פעולה על פיקסל דורשת מחזור שעון נפרד, מה שמוביל למספר גבוה של מחזורי שעון באופן סדרתי, כאשר כל פעולה על פיקסל דורשת מחזור שעון נפרד, מה שמוביל למספר גבוה של מחזורי שעות (למשל, 17 עבור Block Matching). לעומת זאת, במעבד המקבילי עם הרחבת (למשל, 17 עבור Matching). ארבעה פיקסלים במקביל, מה שמפחית משמעותית את מספר המחזורים (למשל, 17 עבור DDA) מעבדי DSA ייעודיים או הרחבות כמו ARM NEON מספקות יכולות דומות, אך הן מורכבות יותר ופחות מתאימות למערכות משובצות עם משאבים מוגבלים. הגישה בפרויקט זה, המשלבת הרחבת SIMD פשוטה על DLX, השיגה שיפור של פי 5.51-3 במספר מחזורי השעון וחיסכון של 88-99% בהספק, עם תוספת חומרה מינימלית, מה שהופך אותה ליעילה עבור יישומי מולטימדיה במערכות קומפקטיות.

image sharping איור 5: דוגמא לחישוב לפלאסיאן עבור

block matching איור 4: דוגמא לחישוב וקטור תנועה עבור



ישוב ווקטור התנועה עבור בלוק 2X2:

sad =
$$|P_{00} - R_{00}| + |P_{01} - R_{01}| + |P_{10} - R_{10}| + |P_{11} - R_{11}|$$

0	-1	0
-1	4	-1
0	-1	0

:2X2 חישוב הלפלאסיאן עבור בלוק

Laplacian = 4 x pixel - neighbor1 - neighbor2

3. סימולציה

סביבת הסימולציה של הפרויקט נועדה לאמת את תקינות הלוגיקה של מעבד DLX הבסיסי ואת הרחבתו עם 39 הוראות SIMD לעיבוד מקבילי של נתונים קטנים (8 ו-16 ביט) עבור יישומי מולטימדיה, וכן לבדוק את 39 הוראות Datapath לעיבוד מקבילי של המעבד המורחב. הסביבה כללה שני כלים עיקריים: מאותות הבקרה ורכיבי ה Alinix ותוכנת הRESA

modelSim שימש לבדיקה לוגית של קוד ה Verilog של המעבד, תוך אימות תקינות ה ALU המקבילי וכל 39 פעולות ה PADDUB, PCMPEQB, PERMUTEB) ברמת הרכיבים, כדי להבטיח נכונות לוגית פעולות ה SIMD (כגון PADDUB, PCMPEQB, PERMUTEB) ברמת הרכיבים, כדי להבטיח נכונות לוגית של הקוד הFPGA (Xilinx Spartan-6) תוך הערכת תזמונים, ביצועים וצריכת הספק. בנוסף, באמצעות Xilinx ביצענו סינטזה לקוד ה Verilog-של המעבד, מה שאפשר תרגום העיצוב הלוגי ליישום חומרה פיזי על FPGA תוך אופטימיזציה של משאבים וזיהוי בעיות תזמון. האסמבלר שפותח בפרויקט המיר קוד אסמבלי לקובצי DATA. ששימשו כקלט לסימולציות, ובכך אפשרו בדיקה מדויקת של הפקודות החדשות הן בסימולציה לוגית והן על חומרה.

הסימולציות התמקדו בשלושה יישומים מרכזיים של עיבוד תמונה :Block Matching, Matrix Transpose, נבדק חישוב Block Matching וכן בבדיקה מקיפה של כל 39 פעולות ה SIMD.עבור Block Matching, נבדק חישוב Sum of Absolute Differences (SAD), בין שני בלוקים של פיקסלים, תוך שימוש בפקודות כמו Sum of Absolute Differences (SAD).הסימולציה ב ModelSim-אימתה את נכונות הפעולות המקביליות, ו PABSUBB, Matrix Transpose ו FPGA, עבור FPGA, עבור Transpose, מבדקה החלפת שויפור של פי 15.5 (בדקה החלפת שורות ועמודות במטריצה, תוך שימוש בפקודות כמו PERMUTEB, עם שיפור של פי 15.5 במחזורי השעון (4 לעומת 62). עבור Paga (בבדקה החלת מסנן 13.2 במחזורי השעון (94 לעומת 94). תוך שימוש בפקודות כמו PSUBUB, ו PADDUB (בדקה החלת מסנן 93.2 במחזורי השעון (94 לעומת 95).

כל 39 פעולות ה SIMD-נבדקו ב ModelSim-לאימות לוגי וב RESA-על FPGA לאימות חומרה, והוכחו כתקינות בתפוקותיהן מול תוצאות צפויות.

מטרת הבדיקה הלוגית ב ModelSim הייתה להבטיח נכונות לוגית של קוד ה Verilog,תוך אימות פעולות ה-ALU המקבילי, אותות הבקרה(כגון MUXALU_SEL לבחירת מצבי פעולה),ורכיבי ה Datapath החדשים, כמו רגיסטרים ונתיבים לעיבוד תת-מילים. בדיקות ה FPGAב RESA,בשילוב עם סינטזת הקוד בxlinix , אפשרו הערכת התנהגות המעבד בסביבה אמיתית, כולל תזמונים וצריכת הספק.

התוצאות הראו חיסכון של 88-99% בהספק(למשל, 1.254 mJ 0.045 לעומת 1.254 mJ ב Block Matching ב mJ 1.254 (לשומת Slices 419). ועלייה של 128.57% בשטח ה-PGA (959) לעומת 128.57%

הסימולציות אפשרו זיהוי ותיקון שגיאות, כמו גלישות בפעולות אריתמטיות, ואופטימיזציה של החומרה והתוכנה. בדיקת האסמבלר אימתה את תקינות קובצי ה DATA.מול קוד המכונה הצפוי, מה שהבטיח תאימות בין הקוד האסמבלי לחומרה. תוצאות הסימולציות הדגימו את יעילות הרחבת ה SIMD ביישומי מולטימדיה.

37,600 ns Value 37,400 ns Ū₀ JLINK 🖫 STOP_N BUSY T AEQZ U DINT_SEL MUXALU_SEL **DO[31:0]** 00110100000100100 **IR[31:0]** ac030073 MAC_STATE[1:0] M DLX STATE[4:0] 00001 00010 10101 A[31:0] 305419896 **■** B[31:0] 873625686 ALUF[2:0] M ALU_OUT[31:0] 305419899 873625698 13 305419899 PC_OUT[31:0] 12 0000000 rs1[31:0] 12345678 rs2[31:0] imm[31:0] -13 rd[31:0] 56781234

: Xlinix של modelSim בסביבת PERMUTEH איור 6: דוגמא לבדיקה לוגית של פקודת

ניתן לראות בזמן 37600ns את האות הבקרה MUXALU_SEL ניתן לראות בזמן 37600ns את האות הבקרה ULX_STATE נמצא במצב בינארי 10101 שזה 21 דיצמלי וזה עיבוד מקבילי. ניתן לראות שמצב המעבד(Ltype מטב ALUPl) שכן זה פקודה מקבילית ופקודה מסוג

הפעולה מחליפה בין 16 הביטים התחתונים ל16 ביטים העליונים של מילה בת 32 ביט כמו שניתן לראות הפעולה מחליפה בין 16 הביטים התחתונים ל16 ביטים העליונים של מילה בת 32 ביט כמו שניתן לראות באיור.(מסומן בסגול, הקלט rs1 והפלט) .

:BLOCK MTAHCING דוגמא של

בלוק נוכחי :(curr blo) מאוחסן במילה של 32 ביט:

 $x04134930 \rightarrow [P3=04, P2=13, P1=49, P0=30]$

ביט: 32 ביט (ref_blo): בלוק ייחוס (ref_blo):

 $x11223344 \rightarrow [REF3=11, REF2=22, REF1=33, REF0=44]$

 $sad = |P_{00} - R_{00}| + |P_{01} - R_{01}| + |P_{10} - R_{10}| + |P_{11} - R_{11}|$ תוצאה לדוגמה


-פיקסל 1: |30-44| = 14.

.16 = |49-33| :2 -פיקסל

-פיקסל 3: |F = |22-13


-פיקסל 4: |D = |11 - 04| .SAD = 14+16+F+D = 46

איור 7: דוגמא לבדיקה חומרתית של פעולת block matching עבור מעבד בסיסי בסביבת resa, ניתן לראות בצהוב את הקלטים ובאדום את הפלט.




איור 8: דוגמא לבדיקה לוגית של פעולת block matching בסביבת block matching , עבור המעבד המורחב התומך בפעולות מקביליות.

. מצורף איור של הזיכרון החיצוני של המעבד, עם 2 קלטים והפלט



איור 9: דוגמא לבדיקה חומרתית של פעולת block matching עבור המעבד המורחב התומך בפעולות מקביליות בסביבת resa, ניתן לראות בצהוב את הקלטים והפלט.



:MATRIX TRANSPOSE דוגמא של


מחליפה בין שורות ועמודות של מטריצה.

עבור מטריצה 2x2 (4 פיקסלים של 8 ביט) על ידי החלפת הערכים B עבור מטריצה 2x2 עבור מטריצה 4) על פיקסלים של 8 ביט (4, C, B, D] עבור מטריצה [A, C, B, D] כך ש- [A, B, C, D] נידע של 32 ביט,

תוצאה לדוגמה


- .[A=12, B=34, C=56, D=78] <- 0x12345678 קלט:
- .[A=12, C=56, B=34, D=78] <- 0x12563478 פלט:

איור 10: דוגמא לבדיקה חומרתית של פעולת matrix transpose עבור מעבד בסיסי בסביבת 10: דוגמא לבדיקה חומרתית של פעולת לראות בצהוב את הקלט ובאדום את הפלט.




איור 11: דוגמא לבדיקה לוגית של פעולת matrix transpose בסביבת איור 11: דוגמא לבדיקה לוגית של פעולת המרכז המעבד המורחב התומך בפעולות מקביליות.

. מצורף איור של זיכרון הרגיסטרים של המעבד, R1 עבור הקלט ו R2 עבור הפלט



איור 12: דוגמא לבדיקה חומרתית של פעולת matrix transpose עבור המעבד המורחב התומך בפעולות resa, ניתן לראות בצהוב את הקלט והפלט.



: image sharping דוגמא של

ביט 32 ביט במילה של 32 ביט -


 $0x12345678 \rightarrow [P00=12,P01=34,P10=56,P11=78]$

Laplacian = $3 \times \text{pixel}$ - neighbor1 - neighbor2 800 = 900 + laplacian

תוצאה:(חישוב בדמצלי)

- .S00: $3 \times 18 52 86 = -84 \rightarrow P00 + (-84) = 18 84 = -66 \rightarrow clipped to 0 -$
 - .S01: $3x52 18 120 = 18 \rightarrow 52 + 18 = 70 -$
 - .S10: 3×86 18 120 = 120 → 86 + 120 = 206 -
 - .S11: $3\times120 52 86 = 222 \rightarrow 120 + 222 = 342 \rightarrow clipped to 255 -$
 - .[S00=0, S01=70, S10=206, S11=255] ightarrow 0x0046CEFF : פלט -

resa עבור מעבד בסיסי בסביבת image sharping איור 13 : דוגמא לבדיקה חומרתית של פעולת




איור 14: דוגמא לבדיקה לוגית של פעולת image sharping בסביבת wodelSim של Xlinix , עבור המעבד המורחב התומך בפעולות מקביליות.

. מצורף איור של הזיכרון החיצוני של המעבד, מודגש בצהוב הקלט והפלט

80	2C1700FF	2C1E0003	0A9EC027	2C1E0002	0ABEC827	0B19C006	2C1E0001	0ADEC827
88	0B19C006	2C1E0000	0AFEC827	0B19C006	AC18005F	00000000	12345678	0046CEFF


איור 15: דוגמא לבדיקה חומרתית של פעולת image sharping עבור המעבד המורחב התומך בפעולות מקביליות בסביבת resa, ניתן לראות בצהוב את הקלט והפלט.



4. מימוש

מימוש הפרויקט התמקד בפיתוח מעבד DLX בסיסי במחזור בודד, הכולל מסלול נתונים ויחידת בקרה ,ולאחר מכן הרחבתו לעיבוד מקבילי של נתונים קטנים (8 ו-16 ביט) באמצעות ערכת הוראות Vimage Sharpening Block Matching, Matrix Transpose מולטימדיה, כגון Block Matching, Matrix Transpose ושיפור משמעותי מללו שמירה על פשטות הארכיטקטורה, תוספת חומרה מינימלית להשגת יעילות שטח, ושיפור משמעותי כללו שמירה על פשטות הארכיטקטורה, תוספת חומרה מינימלית להשגת יעילות שטח, ושיפור משמעותי בביצועים (פי 3-15.5 במחזורי שעון) וצריכת הספק (חיסכון של 99%). ההרחבה כללה בניית ALU מקבילי התומך ב-39 פקודות חדשות, קידוד יעיל של opcodes עבור הפקודות החדשות, שינוי רכיב ה ALUP! לפקיאה ופענוח הפקודות המקביליות, הוספת שני מצבים חדשים במכונת המצבים (ALUP ו-ALUP) לעיבוד מקבילי, יצירת אות בקרה חדש (MUXALU_SEL) לבחירה בין ה שולות המעבד תיאום אותות הבקרה הנוספים לתמיכה במצבים החדשים, ויצירת מוקס חדש לבחירה בין פעולות המעבד הבסיסי למקבילי. בנוסף, נכתבו שלושה קודי אסמבלי לעיבוד תמונה (Block Matching, Matrix Transpose עבור המעבד הבסיסי, ושלושה קודי אסמבלי עם פקודות SIMD עבור המעבד המורחב. המימוש יושם על PPGA מסוג Xilinx Spartan-6 ודיאגרמת בלוקים של הארכיטקטורה המורחבת מוצגת להלן.


איור 16: מכונת המצבים של יחידת הבקרה:



: R TYPE איור 17: מבנה פקודת

6	5	5	5	5	6
Opcode	RS1	RS2	RD		Function

איור 18: מסלול הנתונים של המעבד:



4.1. מימוש קוד החומרה


מימוש החומרה התבסס על FPGA מסוג Xilinx Spartan-6 (xc6slx25), שנבחר בשל עלותו הנמוכה, תמיכתו ב Xilinx, ויכולתו ליישם מעבדים מורכבים במשאבים מוגבלים. תחילה פותח מעבד Xilinx בסיסי עם תמיכתו ב Xilinx, ויכולתו ליישם מעבדים מורכבים במשאבים מוגבלים. תחילה פותח מעבד בקרה המנהלת מסלול נתונים הכולל רגיסטרים של 32 ביט ALU, סטנדרטי, וזיכרון נתונים והוראות, ויחידת בקרה המנהלת ALU מחזור ההוראה. ההרחבה כללה עיצוב ALU מקבילי התומך ב-39 פקודות SIMD כגון PSUBUB, PCMPEQB, PERMUTEB עם שלושה מצבי פעולה: 32 ביט סטנדרטי, 4 תת-מילים של 8 ביט. רכיב ה IR שונה כדי לקרוא ולפענח את הפקודות החדשות באמצעות קידוד סיעיל של ALUPI ו ALUP במכונת המצבים. אות בקרה חדש תוכנן לבחירה בין בתרה חדש תוכנן לבחירה בין בעולות המעבד הבסיסי למקבילי. שאר אותות הבקרה,תואמו לתמיכה במצבים החדשים, תוך הבטחת תקינות פעולות המעבד הבסיסי למקבילי. שאר אותות הבקרה,תואמו לתמיכה במצבים החדשים, תוך הבטחת תקינות זרימת הנתונים. הכלים העיקריים היו Xilinx לסינטזה, מימוש וניתוח תזמונים, ו ModelSim לבדיקה לוגית של Xilinx Spartan-6 מסוג PFGA מסוג Xilinx Spartan-6 מחומר PTGA מוג Xilinx Spartan-6 מסוג Xilinx Spartan-6 מחומר פיזית, עם עלייה של PFGA מסוג Xilinx Spartan-6 מוצרם איור PTGA מסוג Xilinx Spartan-6



טבלה 1: פקודות מורחבות עבור ALU מקבילי:

Command	Algorithm	Use in Image Processing
psllbi	shift left bytes by imm	make image brighter
psllhi	shift left half-words by imm	make image brighter
psrlbi	shift right logical bytes by imm	make image darker
psrlhi	shift right logical half-words by imm	make image darker
permuteb	reorder bytes	change pixel order
permuteh	reorder half-words	change pixel order
paddub	add bytes with saturation	mix two images
paddh	add half-words with saturation	mix two images
psubub	subtract bytes with saturation	detect motion
psubuh	subtract half-words with saturation	detect motion
psllb	shift left bytes by rs2	make image brighter
psllh	shift left half-words by rs2	make image brighter
psrlb	shift right logical bytes by rs2	make image darker
psrlh	shift right logical half-words by rs2	make image darker
psrah	shift right arithmetic half-words by rs2	adjust pixels
pempeqb	compare equal bytes	match pixels
pempgtb	compare greater than bytes	find bright spots
pcmpleb	compare less or equal bytes	filter pixels
pempeqh	compare equal half-words	match pixels
pempgth	compare greater than half-words	find bright spots
pempleh	compare less or equal half-words	filter pixels
mixl	mix left halves	mix images
mixr	mix right halves	mix images
packhh	pack high half-words	make image smaller
packlh	pack low half-words	make image smaller
unpackh	unpack high half-word (zero)	make image bigger
unpacksh	unpack high half-word (signed)	make image bigger
unpacklb	unpack low byte (zero)	stretch image
unpackslb	unpack low byte (signed)	stretch image
unpackhb	unpack high byte (zero)	stretch image
unpackshb	unpack high byte (signed)	stretch image
porb	bitwise OR on bytes	apply mask
pandb	bitwise AND on bytes	hide parts
pxorb	bitwise XOR on bytes	add patterns
porh	bitwise OR on half-words	mix colors
pandh	bitwise AND on half-words	filter colors
pxorh	bitwise XOR on half-words	create effects
pabsubb	absolute subtract bytes	detect motion
pabsubh	absolute subtract half-words	detect motion


איור 20: תרשים ה ALU-המקבילי עבור פעולה מקבילית של 8 ביט:



4.2. מימוש קוד התוכנה

מימוש התוכנה כלל פיתוח מעבד DLX והרחבותיו בשפת Verilog, ופיתוח אסמבלר ב-DTA להמרת קוד DLX אסמבלי לקובצי .DATA, ששימשו כקלט לסימולציות ולמימוש על FPGA. האסמבלר תמך בפקודות ה-DATA (PCMPEQB (חיבור מקבילי של בייטים), PADDUB הבסיסיות וב-39 פקודות ה-SIMD (סידור מחדש של בייטים) וכו. מטרת האסמבלר הייתה לאפשר סימולציה (השוואת בייטים), PERMUTEB (סידור מחדש של בייטים) וכו. מטרת האסמבלר הייתה לאפשר סימולציה לוגית של המעבד וקוד האסמבלי, שכן כתיבה ידנית של קובץ .DATA המכיל המון שורות אסמבלי היא משימה מורכבת ומועדת לשגיאות. האסמבלר פעל על ידי ניתוח שורות קוד, זיהוי פקודות, רגיסטרים וערכים מיידיים, ומיפוי לקוד בינארי המותאם לארכיטקטורת DLX, תוך טיפול בתוויות וחישוב כתובות זיכרון. שלושה קודי אסמבלי נכתבו עבור המעבד הבסיסי ליישומי Block Matching (חישוב SAD), Matrix Transpose (החלפת שורות ועמודות), ו-Passuba (בתובו שלושה קודי אסמבלי עבור המעבד המורחב, תוך שימוש בפקודות SIMD (החלפת חדשות, כגון PABSUBB ו-PABSUBB (לעיבוד מקבילי, מה שהפחית משמעותית את מספר המחזורים (למשל, 17 לעומת 175 ב-Block Matching). הכלים העיקריים היו Python לפיתוח האסמבלר, ModelSim לבדיקת תקינות קובצי ה-.PESA (איתור שגיאות תחביר ותכנות, והבטיח תאימות בין הקוד האסמבלי לחומרה. האסמבלר הקל על איתור שגיאות תחביר ותכנות, והבטיח תאימות בין הקוד האסמבלי לחומרה.

איור 21: תרשים זרימה של תהליך האמסבלר:



תיאור חומרה ותוכנה

:Assembly •

אסמבלי היא שפת תכנות נמוכה הפונה ישירות למעבד, ומאפשרת שליטה מלאה על משאבי החומרה. היא נכתבת בהתאם לארכיטקטורת המעבד, כאשר כל פקודה מייצגת פעולה בסיסית כמו העברה, חיבור או קפיצה. השפה נמצאת בשימוש נרחב בפיתוח מערכות משובצות, במקומות שבהם נדרש מיצוי מרבי של ביצועים או גישה ישירה לזיכרון ולרגיסטרים. בפרויקט זה, אסמבלי שימשה לכתיבת פעולות של עיבוד תמונה.

:Verilog •

ורילוג היא שפת תיאור חומרה המשמשת לתכנון ותיאור של מערכות ספרתיות ברמת שערים ורמות גבוהות יותר. ורילוג מאפשרת סימולציה, בדיקה וסינתזה של רכיבים לוגיים כמו FPGA או ASIC. בשפה זו ניתן לתאר התנהגות ותזמון של מעגלים לוגיים. בפרויקט זה ורילוג שימשה לתכנון הלוגיקה הדיגיטלית של הרכיבים בחומרה.

:Xilinx •

את אביה חברה מובילה בתחום תכנון רכיבי FPGA וכלי הפיתוח הנלווים לכך. בין הכלים שהיא מציעה ניתן למצוא את ISE Design Suite וVivado המיועדים לתכנון, סינתזה, הטמעה וניתוח של מערכות ספרתיות מבוססות ורילוג או ISE Design Suite שימשו לתכנון ולצריבה של רכיבי FPGA, תוך ביצוע סימולציות ואופטימיזציה של משאבי החומרה.

:ModelSim •


ModelSimהיא סביבת סימולציה מתקדמת לפיתוח חומרה, שתומכת בשפות כמו Verilog ו -VHDL. הכלי מאפשר ביצוע ModelSim. הכלי מאפשר ביצוע סימולציות פונקציונליות ולוגיות, כולל צפייה בגלי אותות (waveforms) ובדיקת עמידות המערכת תחת תרחישים שונים. בפרויקט זה נעשה שימוש ב ModelSim-לצורך אימות התנהגות הלוגיקה שתוכננה ב-Verilog,איתור באגים, וביצוע בדיקות אינטגרציה של מודולים שונים.


:RESA •

RESA היא סביבת פיתוח המשמשת לפרויקטים של מערכות משובצות, המבוססים על ארכיטקטורה הניתנת לתכנות RESA היא סביבה כוללת כלים לפיתוח, הדמיה, הרצה וניפוי תקלות של קוד משובץ, לעיתים בשילוב עםFPGA. בפרויקט זה RESA, שימשה לבדיקה והרצה של קוד הפועל על גבי המעבד הצרוב בFPGA.


5. ניתוח תוצאות

פרק זה מנתח את תוצאות הסימולציות והבדיקות בחומרה של מעבד אבסיסי והמורחב עם 39 הוראות (אוך התמקדות בהשוואת ביצועים בין המעבד הבסיסי למקבילי עבור שלושה יישומי עיבוד תמונה: SIMD, תוך התמקדות בהשוואת ביצועים בין המעבד הבסיסי למקבילי עבור שלושה יישומי עיבוד תמונה: Block Matching, Matrix Transpose 2x2 (אול מדדים של מספר אולים, צריכת הספק, ושטח FPGA, כפי שנמדדו בסימולציות (Xilinx) ובחומרה (על FPGA מסוג Xilinx מייקלים, שני המעבדים מומשו במלואם, והתוצאות מראות שהמעבד המקבילי משיג שיפור משמעותי (הפחתה של פי 3.2-15.5 במספר הסייקלים) וחיסכון של 88.22-99.08% בהספק, אך במחיר עלייה של 728.57% בשטח ה-FPGA.





טבלה 3: טבלת הספק של מעבד מורחב:



5.1 השוואות בין תוצאות הסימולציה לעבודה בזמן אמת

השוואת תוצאות הסימולציה ב-ModelSim ובדיקות בחומרה על FPGA הראתה התאמה מלאה בתפקוד הלוגי השוואת תוצאות הסימולציה ב-ModelSim ובדיקות ה-SIMD ויישומי עיבוד התמונה. בסימולציה, מספר הסייקלים למעבד המקבילי היה 17 לעומת 175 למעבד הבסיסי ב- Block Matching , לעומת 29 ב-Matrix Transpose 2x2 והתוצאות התאימו בדיוק לבדיקות החומרה. צריכת ההספק, כפי שנמדדה בדוחות הספק של Xilinx, הראתה הספק דינמי של 0.016 על מעבד המקבילי לעומת 0.043 (שנמדדה בדוחות הספק של 28.22% ב-mage Sharpening (0.025) והשומרה ב-99.08% המקבילי לעומת 0.025) והשומר שהמעבד המקבילי לעומת 1.254 ב-Place and Route (שומת 0.150 ב-Place and Route), ו-W לעומת 1.254 ב-Slice ב-Route (עלייה של 28.27%), עם גידול משמעותי ב-Slice LUTs לעומת 1.284 (128.57%) אומר 28.28% ב-Route (עלייה של 3,100) Slice LUTs (128.57%). עם גידול משמעותי ב-Slices 959 ב-1,340 אומת 1,341 (1,341).

טבלה 4: השוואת ביצועים בין מעבד בסיסי למעבד מורחב:

חיסכון באנרגיה במקבילי (%)	(J) אנרגיה	הספק דינמי (W)	זמך (s)	מספר סייקלים	מעבד	פעולת עיבוד תמונה
(פי 27.67 פחות) 96.39%	10 ⁻⁷ × 1.2542	0.043	10 ⁻⁶ × 2.9167	175	בסיסי	Die de Matchina
	10 ⁻⁹ × 4.5334	0.016	10 ⁻⁷ × 2.8334	17	מקבילי	Block Matching
(פי 108.83 פחות) 99.08%	10 ⁻⁷ × 1.1610	0.043	10 ⁻⁶ × 2.7001	162	בסיסי	Maria Tanana 2-2
	10 ⁻⁹ × 1.0667	0.016	10 ⁻⁸ × 6.6668	4	מקבילי	Matrix Transpose 2x2
(פי 8.49 פחות) 88.22%	10 ⁻⁷ × 2.1285	0.043	10 ⁻⁶ × 4.9501	297	בסיסי	I C1
	10⁻8 × 2.5067	0.016	10 ⁻⁶ × 1.5667	94	מקבילי	Image Sharpening

^{*}דגש על הטבלה: חישובי ההספק עבור פעולות עיבוד התמונה

של בסיס ההספק הדינמי של (Block Matching, Matrix Transpose 2x2, Image Sharpening) המעבד הבסיסי (0.043 W) והמעבד המקבילי (0.016 W) כפי שנלקח מדוחות ההספק. האנרגיה הנצרכת לכל פעולה חושבה לפי הנוסחה :

(S) אנרגיה אנרגיה (J) =הספק דינמי

כאשר הזמן נגזר ממספר הסייקלים כפול זמן סייקל של 16.667 (בהתבסס על תדר של 60 MHz). ההבדל היחסי באנרגיה בין המעבדים הראה חיסכון משמעותי במעבד המקבילי (88.22% עד 99.08%), הודות למספר סייקלים מופחת משמעותית ולהספק דינמי נמוך יותר, למרות השטח הגדול יותר של המעבד המקבילי.

השוואת השטח:

חישובי השטח עבור המעבד הבסיסי (basic_alu) והמעבד המקבילי (parrle_alu) בוצעו על סמך דוחות (parrle_alu) והמעבד המקבילי (cooper and Route עבור Place and Route מסוג (Xilinx Spartan-6 (xc6slx25), מוך התמקדות במדדים עיקריים כגון (480 לעומת FPGA לעומת 419) (3,100 לעומת 419) (588 לעומת 419) (588 לעומת 419), ו-LUT-FF pairs (480 לעומת 3,170 לעומת 3,170). השטח המשוקלל חושב באמצעות משקלות יחסיים (רשומים בטבלה מתחת)תוך נרמול השימוש ביחס למקסימום האפשרי, והראה כי המעבד המקבילי גדול ב-128.57% מהבסיסי, בעיקר בשל עלייה משמעותית ב-Slices ו-LUTs, למרות Pranta (480 אבים כמו 10Bs).

טבלה 5: השוואת שטח בין מעבד בסיסי למעבד מורחב:

תרומה משוקללת (מקבילי)	תרומה משוקללת (בסיסי)	משקל	יחס (מקבילי/בסיסי)	(parrle_alu) מקבילי	בסיסי (basic_alu)	גורם
0.1276	0.05575	50%	2.29	(25%) 959	(11%) 419	Occupied Slices
0.00345	0.003435	15%	1.007	(2%) 693	(2%) 688	Slice Registers
0.04124	0.01612	20%	2.56	(20%) 3,100	(8%) 1,211	Slice LUTs
0.00639	0.00293	10%	2.18	(6%) 480	(2%) 220	MUXCYs
0.003515	0.001485	5%	2.36	3,170	1,341	LUT-FF pairs
-	-	-	-	0.182195	0.07972	שטח משוקלל כולל
-	-	-	-	128.57%	-	הבדל יחסי

5.2 ביצועי המערכת מבחינת זמן אמת

ביצועי המערכת בחומרה על FPGA (תדר 60 MHz, זמן סייקל 16.667) הראו יתרון משמעותי למעבד המקבילי על פני הבסיסי מבחינת זמן ריצה, הודות למספר סייקלים מופחת. ב-Block Matching, זמן הריצה המקבילי היה 2,916.67 מלעומת 2,916.67 מלבסיסי (שיפור פי 10.3). ב- ns 2,83.33 של המעבד המקבילי היה 66.67 לעומת 1,033.33 מלעומת 1,033.33 מליפור פי 1,550, וב- mage Sharpening (שיפור פי 1,550), וב- mage Sharpening (שיפור פי 2,22) משיפור מיפור פי 1,566.67 מהיספק הדינמי של הבסיסי (1,550 של 1,566.67 לעומת 4,950 מההספק הדינמי של הבסיסי (1,000 של לעומת 1,000 של 2,400 עיקר בשל 2,400 אופטימיזציה של משאבים והפחתת פעילות מיותרת. עם זאת, העלייה בשטח של המעבד המקבילי ובפקודות (128.57%) משקפת תוספת משאבים כמו LUTs ו-Slices, הנדרשים לתמיכה ב-ALU מקבילי ובפקודות PABSUBB ו-PERMUTEB. התוצאות מדגימות את יעילות המעבד המקבילי ביישומי מולטימדיה, עם זמן ריצה קצר משמעותית וצריכת אנרגיה נמוכה, תמורת עלות שטח גבוהה יותר.

פרק זה מסכם את הישגי הפרויקט לפיתוח מעבד DLX בסיסי והרחבתו למעבד מקבילי עם 39 הוראות SIMD, תוך בחינת התוצאות מול המטרות שהוגדרו, הצגת מסקנות, והצעות לשיפור והמשך פיתוח. הפרויקט התמקד ביישומי עיבוד תמונה (Block Matching, Matrix Transpose 2x2, Image Sharpening) על PFGA מסוג (אוווים דגש על שיפור ביצועים, הפחתת צריכת הספק, ותמיכה בעיבוד מקבילי של נתונים Xilinx Spartan-6, עם דגש על שיפור ביצועים, הפחתת במרבית המטרות, עם שיפור משמעותי קטנים (8 ו-16 ביט). התוצאות מראות שהמעבד המקבילי עמד במרבית המטרות, עם שיפור משמעותי בביצועים וחיסכון בהספק, אך עם עלות שטח גבוהה יותר. ההצעות להמשך כוללות אופטימיזציה של השטח, הרחבת ערכת ההוראות, וחקירת יישומים נוספים.

המטרות הראשוניות של הפרויקט כללו: (1) פיתוח מעבד DLX בסיסי במחזור בודד עם מסלול נתונים ויחידת בקרה; (2) הרחבתו למעבד מקבילי התומך ב-39 הוראות SIMD לעיבוד תמונה; (3) שיפור ביצועים ביישומי מולטימדיה (הפחתת מספר סייקלים); (4) הפחתת צריכת הספק ביחס למעבד הבסיסי; (5) מימוש מלא על FPGA עם סימולציות ובדיקות חומרה; (6) פיתוח אסמבלר לתמיכה בסימולציה לוגית ולהימנעות מכתיבה ידנית של קובצי DATA. כל המטרות הושגו במלואן: המעבד הבסיסי מומש עם ALU סטנדרטי, רגיסטרים של DATA. מקבילי התומך בפקודות כגון PADDUB, PERMUTEB. מספר הסייקלים ביישומי עיבוד התמונה ירד משמעותית במעבד המקבילי: 17 לעומת 175 ב-Block Matching (שיפור פי 17.3), ו-94 לעומת 297 ב-18 משבר לדרישת המינימום של פי 3. צריכת ההספק הדינמי הופחתה מ-(שיפור פי 10.3), 4 לעומת 292 ב-190 Matrix Transpose ב-2x2 (שיפור פי 18.3), ו-94 לעומת (18.3), הרבה מעבר לדרישת המינימום של פי 3. צריכת ההספק הדינמי הופחתה מ-(שופור פי 19.3), ו-94 (Mage Sharpening), פהמוש על 19.3% (Matrix Transpose 2x2) פימולציות ב-(18.4) שבסיסי ל-19.0% שבקבילי, עם חיסכון באנרגיה של 19.4% (Block Matching) הושלם עם סימולציות ב-(18.4% PPGA תמך בהמרת קוד אסמבלי ModelSim ובדיקות חומרה באמצעות RESA, והאסמבלר שפותח ב-Python תמך בהמרת קוד אסמבלי לקובצי DATA, תוך מניעת כתיבה ידנית מורכבת של המון שורות. עם זאת, המעבד המקבילי תופס שטח גדול Slices 959 (עומת 19.4), מה שמצביע על הצורך באופטימיזציה עתידית של משאבים.

מסקנות עיקריות מהפרויקט כוללות את יעילותו של המעבד המקבילי ביישומי מולטימדיה, הודות לעיבוד מקבילי של תת-מילים (8 ו-16 ביט) וקידוד יעיל של פקודות SIMD, שהפחיתו את מספר הסייקלים ואת צריכת האנרגיה. החיסכון בהספק נבע משני גורמים: (1) הפחתת זמן פעילות עקב מספר סייקלים נמוך יותר; (2) הספק דינמי נמוך יותר (37% מהבסיסי), כתוצאה מאופטימיזציה של משאבים והפחתת פעילות מיותרת. עם זאת, העלייה בשטח משקפת את התוספת של רכיבים כמו ALU מקבילי, מוקס חדש (MUXALU_SEL), ושני מצבי מכונת מצבים (ALUP, ALUPI), מה שמגביל את השימוש ביישומים עם משאבים מוגבלים. התאמת הסימולציות לתוצאות החומרה מדגישה את אמינות התכנון, והאסמבלר הקל על פיתוח ובדיקת קודי אסמבלי, תוך תמיכה בפקודות חדשות.

להשגת ביצועים טובים יותר, מוצעות מספר דרכי שיפור: (1) אופטימיזציה של השטח על ידי צמצום מספר ה- Slice LUTs ו-CUT-FF pairs, כגון מיפוי מחדש של LUT-FF pairs, כגון מיפוי מחדש של LUT-FF pairs, כגון מיפוי מחדש של בעור (2) הוספת מנגנון צינור (pipelining) למעבד המקבילי, שיאפשר עיבוד הוראות במקביל ויוריד עוד יותר את מספר הסייקלים; (3) שיפור יעילות ההספק הסטטי (Leakage) על ידי שימוש בטכניקות כיבוי חלקי של רכיבים לא פעילים (Power Gating); (4) הרחבת האסמבלר לכלול בדיקות תחביר אוטומטיות ומסרים משופרים לשגיאות, שיקלו על פיתוח קוד מורכב יותר. הצעות אלו יאפשרו שיפור של עד 20-30% בביצועים וביעילות האנרגטית, תוך הפחתת הפער בשטח.

לפיתוח ומחקר עתידי, מומלץ לבחון מספר כיוונים: (1) הרחבת ערכת ההוראות SIMD לתמיכה ביישומים נוספים, כגון עיבוד אותות או למידת מכונה, עם פקודות חדשות לעיבוד וקטורי מתקדם; (2) יישום המעבד על FPGA מתקדם יותר (כגון Xilinx Artix-7) או מעבר ל-ASIC למימוש יעיל יותר מבחינת שטח והספק; (3) חקירת שילוב עם ממשקי חומרה חיצוניים (כגון חיישני תמונה) לבדיקת יישומים בזמן אמת במערכות משובצות; (4) פיתוח סביבת פיתוח משולבת (IDE) הכוללת את האסמבלר, סימולטור, וכלי ניפוי שגיאות, שתקל על משתמשים עתידיים. כיוונים אלו יאפשרו להרחיב את יכולות המעבד ולהתאים אותו ליישומים תובעניים יותר, תוך שמירה על יתרונות הביצועים וההספק שהושגו.

7. תיעוד:

https://github.com/amitrachmiel/simd-dlx-project

רשימת מקורות:

https://docs.amd.com/search/all?value-

<u>filters=Product_custom~%2522Adaptive+SoC+%2526+FPGA+Tools%257CISE+Design+Suite%2522&content-lang=en-US</u>

https://docs.python.org/3/