

СООБЩЕНИЯ
ОБЪЕДИНЕННОГО
ИНСТИТУТА
ЯДЕРНЫХ
ИССЛЕДОВАНИЙ
ДУБНА

P11-91-43

И.А.Емелин, В.М.Кадыков, Ф.В.Левчановский, М.Ю.Попов, А.П.Сапожников, Т.Ф.Сапожникова, И.Н.Силин

АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ МКБ-8601, ИНТЕГРАЛЬНОЙ ЭВМ РЯДА БЭСМ-6

С целью сохранения программного обеспечения, накопленного за длительный период работы, в лвта оияи создана универсальная ЭВМ, программно совместимая с БЭСМ-6 /1/. Путь аппаратной модернизации ЭВМ БЭСМ-6 представляется экономически более целесообразным, чем перенос и переработка огромного об'ема оригинального программного обеспечения на другие типы ЭВМ. Устранены также присущие ЭВМ БЭСМ-6 основные недостатки: короткий адрес, малый порядок чисел с плавающей запятой, недостаточный об'ем оперативной памяти.

В разработанной ЭВМ с точки зрения выполнения команд предусматривается нозможность ее работы в следующих трех режимах:

- режим исполнения команд старой БЭСМ-6;
- режим исполнения команд новой машины МКБ-8601, включая аналоги команд БЭСМ-6;
- режим исполнения расширенного списка команд (команд МКБ-8601 и команд ЭЛЬБРУС-Б).

Первый режим позволяет работать с программами, написанными для БЭСМ-6. В третьем режиме возможно применение разработанной ЭВМ в качестве программно совместимой младшей модели вычислительной системы ЭЛЬБРУС-Б. В список новых команд вводятся команды, необходимые для работы с целочисленной арифметикой, команды, обеспечивающие обработку отдельных полей 64-разрядного слова, команды с непосредственным операндом и другие, способствующие улучшению рабочих характеристик ЭВМ и ее операционной системы.

В архитектуру процессора МКБ-8601 введен тег, что позволяет осуществлять пословную защиту памяти от несанкционированного доступа и организовать удобную отладку програми пользователем. Предусмотрена также возможность работы в многопроцессорном и мультипрограммном режимах, введены средства для работы в режиме реального времени.

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ИНТЕГРАЛЬНОЙ Э В М

ЭВМ МКБ-8601 является микропрограммно управляемой машиной общего назначения с модульной организацией. Основными модулями, входящими в состав машины, являются: оперативное запоминающее устройство (ОЗУ), центральный процессор (ЦП) (их может быть несколько), контроллеры для связи с энешними

устройствами (КВУ), а также пультовой процессор (ПП). Связь между ними осуществляется через общую шину.



ШЕНТРАЛЬНЫЯ ПРОЦЕССОР

Центральный процессор предназначен для исполнения команд, записанных в ОЗУ и состоит из:

- блока микропроцессорных секций, содержащего длу и регистровое запоминающее устройство;
- блока микропрограммного управления, состоящего из преобразователей начального адреса, схемы управления адресом микрокоманды, управляющей памяти микропрограмм и конвейерного регистра;
 - ППЗУ констант;
- арифметических блоков умножения/деления, однотактного сдвига на N разрядов и поиска левой единицы;
- блоков обмена информацией (БОИ) с общей шиной (64 разряда для команд и данных и 8 разрядов для тега);
 - ОЗУ модификаторов;
- стандартизатора команд, преобразующего команды БЭСМ-6 к общему виду команд МКБ-8601 с 8-разрядным кодом операции, и схемы размножения знака адресной части команды;
- регистров исполнительного адреса, номера группы модификатиров (РНГ), номера процесса (РНП);
 - регистра и таймера счетного времени процесса;
 - блока преобразования виртуальных пдресов в физические;
 - блока обработки внешних и внутренних прерываний;
 - блока учета активности страниц памяти:
 - арбитра шины:
- блока связи с пультовым процессором, состоящего из ОЗУ обжена, микропроцессора со своими ППЗУ и ОЗУ для обслуживания линии связи с пультовым процессором и загрузки микропрограмм;
 - блока останова работы программы по заданному адресу;
 - микропрограммно-управляемого тактового генератора.

MEE STRMAN RAHBUTAGINO

Оперативная память ЭВМ состоит из блока управления и матрицы запоминающих устройств. Максимальная емкость оперативного запоминающего устройства — 1 миллион 72 — разрядных слов (9 Мбайт). Для повышения отказоустойчивости работы ОЗУ в блок управления встроен генератор кода Хемминга.

Блок управления ОЗУ выполняет следующие операции:

- регенерация памяти:
- чтение слова с коррекцией однократной ошибки, перезаписи исправленного слова и фиксации ошибок кратности 2 и более;
- запись слова с проверкой и без проверки бита тега
 "запрещенная запись" (при проверке производится предварительное считывание слова);
 - чтение семафорного слова (чтение-модификация-запись);
 - чтение и запись в режиме блочной передачи;
 - тестирование генератора Хемминга.

ПУЛЬТ - ПРОЦЕССОР

Пультовой процессор представляет из себя микроэвм с собственной памятью, возможностью доступа к основной памяти и ко всем регистрам центрального процессора. Пультовой процессор выполняет следующие функции:

- загрузка памяти микропрограмм ЦП;
- имитация инженерного пульта машины (считывание и запись содержимого регистров ЦП, запуск михропрограммных тестов);
 - ввод двоичных программ в общую память;
 - запуск диспетчера или тестов в ШП;
- "пультовая" отладка программ в ЦП (пошаговое выполнение команд, останов по адресу):
 - обслуживание операторского терминала.

Пультовой процессор может прерывать ил или приостанавливать его работу. В свою очерель, деятельность самого ПП может быть прервана по одной из следующих причин:

- по запросу от ЦП:
- по аварии в ШП;
- по сбою в памяти;
- по инициативе оператора.
- в связи с разнородностью исполняемых функций обмен информацией пп с различными узлами машины осуществляется двумя способами:

 а) через последовательные линии связи - с несколькими центральными процессорами для доступа к регистрам и памяти цп, памяти микропрограмм, для организации пультового останова;

 б)через общую шину данных - для обмена с общей памятью и внешними устройствами, подключенными к общей шине.

AHNU RAMBO

Обмен информацией между блоками ЭВМ (процессор, пультовой процессор, общая память, контроллеры внешних устройств) осуществляется через общую шину асинхронно-синхронного типа. Все блоки ЭВМ могут быть как велущими, так и ведомыми, кроме блока общей памяти, который всегда ведомый. Асинхронизм обмена поддерживается сигналами BRQ (запрос шины), BUSY (шина занята), BRDC, BWRC, BRMWC (команды чтения, записи, чтения-модификации-записи) и АСК (полтверждение обмена). Общее число проводников шины - 100.

реализован ЗАХВАТ ШИНЫ. Для захвата шины в ЭВМ децентрализованный арбитраж. Основная арбитража идея заключается в следующем. При незанятой шине каждый из требующих ее блоков выдает сигналы кода своего приоритета приоритета, BROO: BRO7 и одновременно считывает кол установившийся на шине. Если кол приоритета, считанный с шины, равен колу собственного приоритета, то блок захватывает шину, в противном случае ждет следующего цикла захвата. Блок, получивший шину, устанавливает сигнал BUSY и начинает обмен. колы приоритетов BRQ0:BRQ7 на общей шине логически суммируются (проводное ИЛИ) и имеют следующий вид:

BRO7 . . . BRO1 BRQ0

0: 0 0 0 0 0 0 0 0 - самый высокий приоритет

.

6: 0 1 1 1 1 1 1 1

7: 1 1 1 1 1 1 1 1 - самый низкий приоритет.

Такое решение позволяет, в отличие от известных метолов, захватывать шину за один такт синхросигнала.

ПРОЦЕСС ОБМЕНА. С целью уменьшения количества проводников общей шины 20-разрядная адресная шина (A0:A19) совмещена с шиной данных, поэтому процесс обмена происходит в две фазы: фазы передачи адреса и фазы передачи данных.

При обращении к блоку общей памяти возможны следующие ненормальные ситуации:

- запись данных в выбранную ячейку ОЗУ запрешена;
- блок коррекции ошибок (генератор кода хемминга)
 обнаружил двойную или многократную ошибку;
 - обращение к физически несуществующей матрице памяти.

Для привязки таких случаев к конкретному активному велушему блоку (процессору) каждая ситуация сопровождается своим сигналом на общей шине, которые фиксируются на триггерах схемы-арбитра этого процессора передним фронтом сигнала АСК и поступают как внутренние прерывания на его блок прерываний.

ОБРАБОТКА ПРЕРЫВАНИЙ. Для экономии проводников общей шины прерывания от контроллеров внешних устройств также передаются по шине данных (DO:D63) в виде унитарного кода. Все прерывания конкретного контроллера внешнего устройства логически суммируются и поступают на шину IRQ (запрос прерывания), на которой могут также логически суммироваться запросы на прерывание и от других контроллеров. Реагируя на сигнал IRQ, процессор выдает, предварительно захватив общую шину, сигнал INTA (подтверждение прерывания), который совместно с BRDC открывает шинные формирователи для выдачи активных прерываний на шину данных. Для сброса активных прерывания OT одного нескольких контроллеров MALK одновременно, процессор производит выдачу принятых прерываний на шину данных, сопровождая их сигналами INTA и BWRC.

ОСНОВНЫЕ ФУНКЦИИ ПРОЦЕССОРА МКБ-8601

ФОРМИРОВАНИЕ ИСПОЛНИТЕЛЬНЫХ АДРЕСОВ. У КАЖДОЙ ПРОГРАММЫ, ИСПОЛНЯЮЩЕЙСЯ В МАШИНЕ, ИМЕЕТСЯ 15 ИНДЕКС-РЕГИСТРОВ ИЛИ МОДИФИКАТОРОВ (М), ПРЕДНАЗНАЧЕННЫХ ДЛЯ МОДИФИКАЦИИ АДРЕСА, УКАЗАННОГО В КОМАНДЕ. РАЗРЯДНОСТЬ ИНДЕКСНЫХ РЕГИСТРОВ — 32. МОДИФИКАЦИЯ ВЫПОЛНЯЕТСЯ СЛОЖЕНИЕМ СОДЕРЖИМОГО УКАЗАННОГО В КОМАНДЕ ИНДЕКС-РЕГИСТРА С АДРЕСНОЙ ЧАСТЬЮ КОМАНДЫ. В РЕЖИМЕ ЭМУЛЯЦИИ (РЭ) БЭСМ-6 ИЗ АДРЕСНОЙ ЧАСТИ КОМАНДЫ ИСПОЛЬЗУЮТСЯ ТОЛЬКО МЛАДШИЕ 15 РАЗРЯДОВ, В НОВОМ РЕЖИМЕ — 20 РАЗРЯДОВ. СТАРШИЙ РАЗРЯД АДРЕСНОЙ ЧАСТИ КОМАНДЫ ПЕРЕЛ МОДИФИКАЦИЕЙ РАЗМНОЖАЕТСЯ ДО 32 РАЗРЯДА.

имеются специальные команды UTC и WTC, позволяющие осуществлять модификацию адреса следующей за ними команды. В этих случаях для модификации используются соответственно исполнительный адрес или содержимое слова по исполнительному адресу команд UTC и WTC, которые заносятся в специальный

регистр (C) с номером 16. Одновременно устанавливается признак изменения адреса (ПИА) в регистре режимов (PP).

Исполнительный адрес большинства команд формируется следующим образом.

адрес типа U:

 $U = N + M (\Pi MA = 0)$ или $U = N + M + C (\Pi MA = 1)$.

Адрес типа V:

 $V = N \quad (\Pi MA=0) \quad \text{или} \quad V = N + C \quad (\Pi MA=1),$

где N - адресная часть команды, C - содержимое 16-ого индекс-регистра.

Значение 16-ого регистра добавляется к исполнительному адресу только при активном ПИА. Все команды, кроме UTC и WTC, гасят этот признак. С помощью команд UTC и WTC может осуществляться модификация любой кратности.

магазинное обращение. В машине обеспечена возможность адресации к любому участку оперативной памяти по принципу "магазина". Индексный регистр с номером 15 является счетчиком магазина и содержит адрес первого свободного слова этой области памяти. Обращение к памяти "магазинным способом" выполняется во всех командах записи или чтения из памяти целого слова, если в разрядах номера индекс-регистра указан 15-ый регистр и исполнительный адрес команды (адрес типа V) содержит нулевой код. Иначе обращение к ОЗУ происходит по адресу типа U без изменения счетчика магазина.

Кроме того, существуют специальные магазинные команды, при выполнении которых собственно операции предшествует запись в "магазинную память" содержимого сумматора (XTS, ITS), или операция сопровождается последующим чтением из "магазинной памяти" (STX, STI, UZAS, UIAS). Содержимое индекс-регистра и адресной части в такой команде определяют адрес самой операции и не влияют на обращение к "магазину".

ФОРМАТЫ ЛАННЫХ


общий формат данных имеет следующий вид (нумерация разрядов в слове - справа налево):

7265	64		1
тег		информационная часть	


Информационная часть слова содержит либо одно 64-разрядное число, либо два 32-разрядных целых числа, либо 4 16-разрядных фрагмента, либо 8 байтов, либо 64 бита, либо две команды. Разрядность команды: 32 — в новом режиме, 24 — в режиме эмуляции БЭСМ—6.

ПРЕДСТАВЛЕНИЕ ЧИСЕЛ

ПРЕДСТАВЛЕНИЕ ЧИСЛА С ПЛАВАЮЩЕЙ ЗАПЯТОЙ. Положительная мантисса представляется в прямом коде с "0" в разряде знака. Отрицательная мантисса представляется в дополнительном коде с "1" в разряде знака. Положительный порядок представляется в прямом коде с "1" в разряде знака. Отрицательный порядок - в дополнительном коде с "0" в разряде знака.




ПРЕДСТАВЛЕНИЕ ЧИСЕЛ БЭСМ-6. 48-разрядное число БЭСМ-6 получается из общего представления усечением стврших 4 разрядов порядка и младших 12 разрядов мантиссы:



Такое представление дает возможноть:

- а)производить арифметические операции одинаковым способом как в новом режиме, так и в режиме эмуляции БЭСМ-6;
- б) расширять диапазон порядков и увеличивать точность вычислений в режиме эмуляции.

ПЕЛЫЕ 64-И 32-РАЗРЯДНЫЕ ЧИСЛА. ДЛЯ ВЫПОЛНЕНИЯ АРИФМЕТИКИ С ТАКИМИ ЧИСЛАМИ ПРЕДНАЗНАЧЕНЫ ОТДЕЛЬНЫЕ НАБОРЫ ОПЕРАЦИЯ, работающих только в новом режиме. 32-разрядные числа размещаются по два в слове. Они могут прямо адресоваться специальными командами, исполнительные адреса в которых 21-разрядные (за счет индекс-регистров). Аналогично, в новом режиме существуют команды для работы с 16-разрядными фрагментами, байтами и битами. Разрядность исполнительного адреса у этих гоманд равна соответственно 22, 23 или 26.



ФОРМАТЫ КОМАНЛ

КОМАНДЫ НОВОГО РЕЖИМА. Длина каждой команды - 32 бита. В

одном слове размещается 2 команды. Формат команд имеет 2 структуры:

32 29	28 21	20 .		1
модификатор	Kou		адрес	
32 29	28 21	20 13	12	1
модификатор	3F	коп	алрес	

20-й разрял адреса в команде основного формата является знаковым. Положительный адрес представляется в прямом коде, отрицательный — в дополнительном коде. Предполагается, что программы пользователей располагаются в области положительных адресов, а программы операционной системы — в области отрицательных адресов. Разрядность всех индексных регистров (модификаторов) равна 32. При установке адреса знаковый разряд адреса размножается в 21-32 разряды индекс-регистра.

команды эмулятора БЭСМ-6. Длина каждой команды — 24 бита. Структура команды — такая же, как у БЭСМ-6. Размещаются 2 команды в одном 64-разрядном слове в тех же позициях, что и числа.

64	6360	59		37	36		13	12		1
ле	xxxxxx	вая	команда		пра	вая коман	да	XXX	XXXX	XX

это решение продиктовано тем, что многие программы БЭСМ-6 занимаются самомодификацией. Более того, иногда запись команд производится обычной командой записи с предварительной установкой режима записи команд.

TEF

каждое машинное слово снабжено тегом, занимающим 72+65 разряды слова. Назначение отдельных разрядов тега:

65 (1) разряд - различает команды и числа.

О - ЧИСЛО, 1 - КОМАНДА. ПРИ ПОПЫТКЕ ВЫБОРКИ ЧИСЛА В КАЧЕСТВЕ КОМАНДЫ ПРОИСХОДИТ ВНУТРЕННЕЕ ПРЕРЫВАНИЕ "КОНТРОЛЬ, КОМАНДЫ". КОМАНДЫ, ТАК ЖЕ КАК И ЧИСЛА, МОГУТ БЫТЬ ИСПОЛЬЗОВАНЫ В КАЧЕСТВЕ ОПЕРАНДОВ. ПРИ ЗАПИСИ В ПАМЯТЬ 65 РАЗРЯД ТЕГА УСТАНАВЛИВАЕТСЯ РАВНЫМ ЗНАЧЕНИЮ ПРИЗНАКА ЗАПИСИ КОМАНД В РЕГИСТРЕ РРР (РАСШИРЕНИЕ РЕГИСТРА РЕЖИМОВ), КОПИЯ КОТОРОГО НАХОДИТСЯ В ТЕГЕ РЕЗУЛЬТАТА (АНАЛОГ ПРИЗНАКА КОМАНДНОЙ СВЕРТКИ В БЭСМ-6). ОБЫЧНО В РЕЖИМЕ МАТЕМАТИКА ПРИЗНАК ЗАПИСИ КОМАНД РАВЕН О.

- 66 (2) разряд различает две группы команд:
 0 команды нового режима, 1 команды эмулятора.
- для чисел этот разряд используется аналогичным образом.
 - 67 (3) разрешено (0) или запрещено (1) чтение операнда.
- 68 (4) разрешена (0) или запрещена (1) запись операнда. Комбинация: "чтение запрещено", а "запись разрешена" может создаваться загрузчиком для обнаружения обращений к неинициализированным переменным.
- 69 (5) разрешена (0) или запрещена (1) выборка команды (т.н. останов по номеру команды).
- 70 (6) разрешена (0) или запрещена (1) передача управления на эту команду.
 - 71 (7) резерв.
- 72 (8) признак программной (1) или аппаратной (0) интерпретации тега. При установке 72 разряда в "1" присходит внутреннее прерывание "программная интерпретация тега команды" или "программная интерпретация тега операнда".

При чтении слова из памяти все разряды тега проверяются на предмет возможной защиты и соответствия режиму работы процессора. Прерывания, возникающие при этом, могут быть блокированы соответствующими признаками из РР. При записи в память тег пишется из регистра тега результата, который может быть сформирован програмино. При записи также возможно прерывание по тегу.

ПРИПИСКА И ЗАШИТА ПАМЯТИ

при обращении в память за числами и командами 20+11 разряды исполнительного вдреса слова определяют номер регистра приписки (РП): 0,1,...,1023 и при отсутствии блокировки приписки заменяются на содержимое поля номера физической страницы из этого РП. Очевидно, что часть виртуальной памяти должна использоваться для целей операционной системы. Программам пользователей эта часть памяти должна быть ограниченно доступна. Поэтому в схему приписки введена проверка виртуального номера страницы.

В режиме диспетчера разрешается обращаться за числами и командами ко всем виртуальным страницам, в режиме математика - только к страницам с положительными номерами. Проверка может быть блокирована соответствующим признаком в РР. В режиме диспетчера он установлен всегда, а перед входом в режим математика - устанавливается операционной системой.

Формат регистра приписки:

8+1 - поле номера процесса (ПНП), использующего данный регистр приписки. При обращениях в память содержимое ПНП каждый раз сравнивается с РНП - регистром номера процесса. При несовпадении возникает прерывание "чужой РП", за исключением случая, когда в ПНП - число 255. Страница с этим номером доступна всем процессам. РНП переустанавливается при смене процесса на процессоре.

9 - бит защиты страницы по записи.

"О" вызывает прерывание при записи в любое слово из этой страницы.

10 - бит защиты страницы по обращению (чтение или запись).
"О" вызывает прерывание при обращении к любому слову этой страницы.

20+11 - поле номера физической страницы, заменяющее старшие разряды в исполнительном адресе.

в режиме диспетчера обращение к памяти также происходит через схему приписки и защиты.

Аля поддержки алгоритма управления памятью используется схема аппаратно-микропрограммного пересчета приоритетов страниц, реализующая алгоритм расстановки приоритетов в зависимости от времени обращения к странице после запроса коррекции списков приоритетов страниц /2/. Также регистрируются факты обращения и записи в страницы памяти.

РЕГИСТРЫ

Всего в UП имеется 1024 32-разрядных, 16 64-разрядных и ряд специальных регистров.

32-разрядные регистры делятся на группы по 32 регистра. Для выбора группы достаточно записать в регистр номера группы (РНГ) код, определяющий группу регистров.

Каждому процессу, занимающему центральный процессор, отводится одна или несколько групп 32-разрядных регистров, часть из которых используется в качестве области упрятывания регистров общего назначения, находящихся вне группы. Для смены процессов или организации вызова экстракода в область упрятывания регистров текущего процесса достаточно скопировать содержимое регистров общего назначения, записать другой номер в РНГ и восстановить содержимое регистров общего назначения нового процесса. Эта работа выполняется специальной микропрограммой.

Внутренние прерывания исполняются безусловно и имеют более высокий приоритет по сравнению с внешними. Внешние прерывания исполняются при отсутствии признака БВП. Всего может быть 64 различных типа внешних прерываний. Порядок отработки их определяется номером позиции в главном регистре прерываний (ГРП). При отсутствии БВП запросы на обработку прерываний от внешних устройств поступают по шине IRQ в блок реакции на прерывания в виде логической суммы запросов от всех устройств. По этому сигналу после выполнения текущей команды инициируется работа микропрограммы входа в прерывание, которая производит чтение запросов прерывания в ГРП и их гашение. При многопроцессорной системе на внешние прерывания реагирует тот процессор, который первый "откликнулся" (у которого нет БВП). Решено отказаться от главного регистра маски в процессоре. Существуют только регистры масок в контроллерах и устройствах. При обработке внешних прерываний система сама определяет количество запросов от внешних устройств, анализируя состояние ГРП, и сама же сбрасывает разряды ГРП после обработки соответствующих прерываний.

Каждому процессу отводится одна или несколько групп регистров. Самый "нижний уровень" используется собственно программой, другие используются экстракодами.

Наличие у процесса запасных наборов регистров снимает весьма серьезную проблему, стоявшую перед разработчиками всех ОС БЭСМ-6 - организацию упрятывания регистров при прерываниях и экстракодах.

СИСТЕМА КОМАНД

Арифметические, логические и команды чтения, изменяющие сумматор, изменяют признак группы (5÷3 разряды регистра режимов) и признаки результата (10*7 разряды РР) в зависимости от типа операндов и результата:

а) команды чтения в сумматор 64-разрядного слова целого и с плавающей запятой, а также логические команды с 64-разрядными операндами устанавливают признаки результата следующим образом:

- N = значению 64 разряда результата;
- Z = 1, если результат равен 0;
- устанавливается логическая группа.

- б)арифметические команды над целыми 64-разрядными операндами и 32-разрядными, у которых происходит размножение 32 разряда до 64-ого:
- OVR = 1 при переполнении разрядной сетки (прерывания по переполнению не происходит);
- N = значению 64 разряда результата;
- 2 = 1, если результат равен 0;
- устанавливается группа умножения.
- в)арифметические команды с плавающё запятой (одинарной и двойной точности):
- OVR = 1 при переполнении в разрядах порядка (прерывание по переполнению блокируется установкой БПП в РР);
- С = 1, если мантисса или порядок равны 0;
- N = значению 53-его разряда результата (знак мантиссы);
- Z = 1, если мантисса результата равна 0;
- устанавливается группа умножения.

Формирование кодов операций (коп) происходит при выборке команды. Там же анализируется 7-й разряд короткоадресного коп в режиме эмулятора и в зависимости от его значения дополняется адресная часть "0" или "1" в 15+13 разрядах, как это принято в БЭСМ-6.

Система команд эмулятора является подмножеством системы команд нового режима. В ЭЛЬБРУС-Б введено ряд новых по сравнению с БЭСМ-6 команд, имеющих коды 00H - 7FH в основном и дополнительном форматах. Новые команды МКБ-8601 имеют соответственно коды 80H - FFH в основном и дополнительном форматах. Одинаковые команды ЭЛЬБРУС-Б и МКБ-8601 имеют одинаковые коды.

СПИСОК КОМАНД М К Б - 8601

1.Команды пересылок

ATX запись слова в память XTS чтение слова магазинное STX запись слова магазинная XTA чтение слова из памяти

2.Арифметические команды с плавающей запятой

- A+X сложение с плав.запятой А*X умножение " -
- A-X вычитание " E+X сложение порядка с колом
- Х-А обратное вычитание " Е-Х вычитание кода из порядка
- АМХ вычитание модудей " E+N сложение порядка с адресом
- AVX изменение знака " E-N вычитание адр.из порядка
- А/Х деление " УТА выдача РМР

з.Логические команды

AAX	логическое умножение	AUX разборка по маске
AEX	сравнение	АСХ подсчет числа единиц
ARX	циклическое сложение	ANX номер старшей единиц
AOX	логическое сложение	ASX сдвиг по коду
APX	сборка по маске	ASN сдвиг по адресу

4.Индексные команды БЭСМ-6

ATI	установка модификатора	J+M сложение модификаторов
STI	магазинная	UTC префиксация адресом
ITA	выдача модификатора	WTC префиксация кодом
ITS	магазинная	VTM установка регистра адресом
MTJ	пересылка модификатора	UTM сложение регистра с адресом

5.Команды передачи управления БЭСМ-6

UZA	условный переход по	W=0	JMEQ	п/у, е	сли мол	цифи	Ka	тор =	0
UIA	условный переход по	W=1	JMNE	n/y,ec	и моди	ф.н	e	равен	0
JMP	безусловный переход		VLM	конец :	цикла,	+1	ĸ	модиф.	
V.TM	HEREYOF C BOSEDSTON								

6.Команды с регистром режимов

XTR	установка	PP	кодом	RTE	выдача	PP
NTR	VCTAHORKA	PP	алресом	*80	экстран	LO

7.Команды с непосредственным операндом

F+U	сложение с литералом	A/U	деление на литерал
A-U	вычитание литерала	A*U	умножение на литерал
U-A	обратное вычитание	ACU	подсчет числа единиц
UTA	выдача исполнит.адреса	ANU	номер старшей единицы
AAU	логическое умнож.на литерал	UTY	выдача исп. адреса в РМР
AEU	сравнение с литералом	UTS	запись адреса магазинная
AOU	логическое сложение		

в. Команды с РМР (Y)

ХТУ чтение из памяти в У	УТХ запись в память из У
УАХ логическое умножение на Y	ААУ логич. умножение а на У
АЕХ сравнение с Y	АЕ У сравнение A с Y
YOX логическое сложение с Y	АОУ логич. сложение А с У

9.Индексные команды

MSN сдвиг модификатора влево	А+І целое слож.модификатора
J-м вычитание модификаторов	A-I целое выч.модификатора
VТМН уст.модиф.адр.со сдв.на 1	I-A обр.цел.выч.модифик.
VTMQ уст.модиф.адр.со сдв.на 2	A/I целое деление на модиф.

VTMB	уст.модиф.адр.со сдв.на 3	A+I	целое умнож.на молиф.
VTMF	уст.модиф.адр.со сдв.на 6	AAI	лог.умножение на модиф.
UTCS	префиксация адр.со сдвигом	AEI	сравнение с модиф.
MPAC	упаковка 4-х модиф. в А, У	AOI	лог.сложение с модиф.
MUNP	распаковка 4-х модиф.из А.У	MCJ	обмен молификаторов

10.Команды передачи управления

JMGE	п/у по 0 знака модиф.	JAGT п/у,если целое A > 0
JMLT	п/у по 1 знака модиф.	JAGE п/у,если целое A >,= 0
JMLE	п/у,если молиф.< или = 0	JALT п/у,если целое A < 0
JMGT	п/у,если модиф.больше о	JALE п/у,если целое A <, = 0
VRM	конец цикла, - 1 модиф.	JAEQ п/у,если целое A = 0
UZAS	п/у по 0 рг.а + чт.из маг.	JANE п/у,если целое а не = 0
UIAS	п/у по 1 рг.а + чт.из маг.	JMPS переход к подпрограмме
JOVR	п/у по призн.переполнения	RETS возврат из подпрограммы
JCRY	п/у по призн.переноса	

11.Команды арифметики для целых 64-разрядных чисел ASNA сдвиг арифметический L-A обр.целое вычит. слова A+L целое сложение слова A+L целое вычитание слова A+L целое вычитание слова A+L целое умножение на слово

12.Операции над полусловами

ATH	запись полуслова	а память	H-A	обр.цел.вычит.полуслова
STH	запись полуслова	магазинная	A/H	целое делен.на полуслово
HTA	чтение полуслова	из памяти	A*H	целое умнож.на полуслово
HTS	чтение полуслова	магазинное	AAH	лог.умнож.на полуслово
A+H	целое сложение по	олуслова	AEH	сравнение с полусловом
A-H	целое вычитание	полуслова	AOH	лог.слож.с полусловом

	13.0	onepa	HINN HE	п	16-разряд	HHMH	фрагментами слова
ATQ	запись	1/4	слова	В	память	AEQ	сравнение с 1/4 слова
STQ	запись	1/4	слова	Ma	вгазинная	AAQ	лог.умнож.на 1/4 слова
QTA	чтение	1/4	слова	ИЗ	памяти	AOQ	лог.слож.с 1/4 слова
QTS	чтение	1/4	слова	Ma	газинное		

14.Операции над байтами

АТВ запись байта в память	АЕВ сравнение с байтом
STB запись байта магазинная	ААВ лог.умножение байт
вта чтение байта из памяти	АОВ лог.сложение с байтом
BTS чтение баята магазинное	

15.Операции нал битами

OATF	запись	бита	В	память	CLRF	установка	бита	В	0
------	--------	------	---	--------	------	-----------	------	---	---

STF	запись бита магазинная	EXTF	размножение бита влево
FTA	чтение бита из памяти	NTA	установка бита рг.А в 1
FTS	чтение бита магазинное	NTS	устан.бита магазинная
AEF	сравнение с битом	AEN	сравнение с битом
AAF	лог.умножение на бит	AAN	лог.умножение на бит
AOF	лог.сложение с битом	AON	лог.сложение с битом
SETF	установка бита в 1		

16. Арифметические команды с двойной точностью

ATD запись с двойной точностью	D-A обр.вычит.с дв.точностью
DTA чтение двойного слова	A/D деление с дв.точностью
A+D сложение с дв.точностью	А*D умнож.с дв. точностью
A=D вричтание с пвойной точн.	

17. Привилегированные команды

RMOD чтение спец.регистров	SMON захват глоб.семафора
WMOD запись в спец. регистры	СМОМ освобожд.глоб. семафора
IJP возврат из прерывания	ТТХ запись слова с тегом
SETR установка РР адресом	ТТА чтение с тегом
CLRR гашение PP адресом	RET возврат из экстракода
SEMR семафорное чтение	ныт останов
SEMW семафорная запись	

Несмотря на то, что прошло много времени с момента разработки ЭВМ БЭСМ-6, ее основные архитектурные решения все еще современны и достаточно легко переволятся на новую технологическую базу больших интегральных схем. Малые геометрические размеры разработанной ЭВМ МКБ-8601 открывают возможности ее использования в качестве мощной ЭВМ индивидуального пользования не только как вычислителя, но и в системах управления экспериментальными физическими установками, спектральном анализе, триггерных устройствах детекторов элементарных частиц, автоматизированных рабочих местах проектировщика и т.л.

ЛИТЕРАТУРА

1. Давыдов А.Л., Емелин И.А., Кадыков В.М., Ломидзе О.Н., Левчановский Ф.В., Попов М.Ф., Сапожников А.П., Сапожникова Т.Ф., Силин И.Н., Принципы организации и архитектура процессора - эмулятора МКБ-8601. - Лубна, ОИЯИ, 51-11-88-442, 1988.

2.Силин И.Н., Федюнькин Е.Д., Универсальный алгоритм разделения времени - Программирование, 1980, N=4, стр. 40-54.

Рукопись поступила в издательский отдел

24 января 1991 года.

ТЕМАТИЧЕСКИЕ КАТЕГОРИИ ПУБЛИКАЦИЙ ОБЪЕДИНЕННОГО ИНСТИТУТА ЯДЕРНЫХ ИССЛЕДОВАНИЙ

Индекс

Тематика

- 1. Экспериментальная физика высоких энергий
- 2. Теоретическая физика высоких энергий
- 3. Экспериментальная нейтронная физика
- 4. Теоретическая физика низких энергий
- 5. Натематика
- 6. Ядерная спектроскопия и радиохимия
- 7. Физика тяжелых ионов
- В. Криогеника
- 9. Ускорители
- Автоматизация обработки экспериментальных данных
- 11. Вычислительная математика и техника
- 12. Химия
- 13. Техника физического эксперимента
- Исследования твердых тел и жидкостей ядерными методами
- Экспериментальная физика ядерных реакций при низких энергиях
- 16. Дозиметрия и физика защиты
- 17. Теория конденсированного состояния
- Использование результатов и методов фундаментальных физических исследований в смежных областях науки и техники
- 19. Биофизика

Емелин И.А. и др. Архитектурные особенности МКБ-8601, интегральной ЭВМ ряда БЭСМ-6

P11-91-43

Рассмотрены архитектурные особенности универсальной 64-разрядной ЭВМ с шинной организацией, эмулирующей систему команд БЭСМ-6 и ЭЛЬБРУС-Б. Система команд дополнена списком новых команд и реализована с помощью микропрограмм. В архитектуру ЭВМ введен тег, виртуальная адресация и ортогональное построение регистров-модификаторов. Заложена возможность работы ЭВМ в мультипрограммном и многопроцессорном режимах. Приведены форматы машинного слова и список команд.

Работа выполнена в Лаборатории вычислительной техники и автоматизации ОИЯИ.

Сообщение Объединенного института ядерных исследований. Дубна 1991

Перевод авторов

Emelin I.A. et al.

P11-91-43

Tagged Architecture of the MKB-8601 Integral Computer

Tagged architecture of the 64-bit general-purpose conputer with bus organization for emulation of the BESM-6 and ELBRUS-B instruction sets are described. Command system is supplemented with new commands and is implemented on the microprogram level. The developed computer has virtual adressing, orthogonal register file and can work either in the multiprogram or in the multiprocessor mode. Data format, instruction format and the list of instructions are given.

The investigation has been performed at the Laboratory of Computing Techniques and Automation, JINR.

Communication of the Joint Institute for Nuclear Research, Dubna 1991