AI 互联市场调研：Marvell 与 Alab UALink 技术方案对比，448G 全光互联方案应用落地时间估计，CXL 市场需求量测算 – 博通/ALAB/Marvell/谷歌/亚马逊/英伟达

本文核心要点包括：

1，Alab 光互联及电互联产品线进展

2，448G 全光互联方案应用落地时间估计

3，Marvell UALink 技术与 Alab 对比

4，CXL 的市场需求量测算

以下为专家观点：

1，市场传闻 Alab 正在进行 NPO 相关的业务，其在该领域的产品布局、技术路线和目标市场是怎样的？

Alab 的业务分为电互联与光互联两部分。电互联业务涵盖了 Retimer、AEC 及交换产品。Alab 的目标是提供覆盖片间光互联和短距光互联（如机柜内及机柜间）的全栈解决方案，其能力与 Marvell 相似，但不涉及 oDSP 等领域。

NPO 和 CPO 是 Alab 一直在探索的两种技术实现路径，可视为工程预研性质的产品线，但目前距离实际落地尚有距离。这些光互联方案需要与相应的电互联接口标准配合，Alab 近两年主要押注的方向是 UALink。其 NPO 及 CPO 方案可以理解为是为搭配 UALink 而设计的。

目前，UALink 的光互联部分尚未完全标准化，Alab 实现的是一种将 UALink 与光电衔接的私有闭环方案，旨在吸引潜在用户并进行长期布局。尽管公司参与其中，但当前还没有明确的落地项目。这些工作的更多目标是为下一代 448G 接口标准进行前期铺垫。

2，448G SerDes 接口标准在光互联方案中的应用现状如何？Alab 在该领域的布局重点是什么？

当前主流的 scale-up 互联协议，如 UALink 或基于以太网的方案，主要采用 224G SerDes 技术。在 224G 标准下，电互联主要用于机柜内超节点间或机柜间的连接，而跨机柜的连接则倾向于采用光互联，实现形式可以是 NPO 或 CPO，但现阶段以 NPO 为主。

下一代 448G 通信标准同样可以应用于以太网交换和专用的总线型 UALink 交换场景，但目前标准尚未统一，各厂商多在进行私有化实现。448G SerDes 标准本身存在较大分歧，例如在编码方案上有 PAM4、PAM6 等不同选择，还涉及 NRZ 等方案，因此仍属于下一代概念。未来新设计的 ASIC 或 GPU 将开始采用 448G 方案，而即将量产的这一代产品仍普遍采用 224G 接口。

Alab 的战略重点正是在 448G 时代提供全光互联方案。因为在 448G 速率下，电信号的传输距离将受到极大限制，即便采用各种增强手段，传输距离也仅在 15 至 50 厘米之间。这意味着除了极短距离的片间通信有可能采用电互联外，机柜内及机柜间的互联几乎必须转向光互联。因此，为 448G 标准开发光互联方案是技术演进的必然路径，而在 224G 时代，这种必要性尚不突出。

3，预计 448G 全光互联方案可能有哪些公司或产品会率先应用？

至于供应商选择，目前尚未完全确定，但已呈现出一定的阵营倾向。Alab 与亚马逊有长期合作关系，因此亚马逊在 UALink 路线上较为坚定。同时，由于 UALink 被认为是目前最有潜力达到 NVLink 6 性能水平的互联技术之一，其成熟度正在快速提升，因此受到了业界的广泛关注，尤其在中国市场。

目前来看，除了亚马逊已基本确认外，谷歌和微软也在积极评估 UALink 方案，其中微软采纳的可能性更大。谷歌近期正在调整其 TPU 方案，转向单柜超节点的设计，这涉及到 IO 标准的变更，因此仍在权衡 UALink 与类以太网等其他方案。Meta 尚处在观望阶段，而英特尔和高通也在考虑采用 UALink。随着潜在客户的增加，UALink 的受重视程度逐年提高，这也是 Alab 积极准备相关方案的重要原因。

4，Marvell 公司在 UALink 技术上的投入和实现路径是怎样的？

Marvell 正在积极投入 UALink 技术，并采取了双重下注的策略。一方面，它与英伟达在 NVLink Fusion 上进行合作；另一方面，它也利用现有的以太网技术来支持 UALink。UALink 有两种实现方式：一种是全栈实现，即物理层、数据链路层及交换都采用专用的总线型交换方式；另一种是利用以太网交换机作为底层实现，上层运行 UALink 传输层协议，这正是目前 AMD 与博通合作采用的模式，例如 AMD 的 Helios 72 平台使用了 UALink 协议，但交换机是博通的产品。Marvell 希望复刻后一种路径，利用其成熟的以太网交换技术来实现

UALink，以此作为一个不同于全栈专用交换机方案的选项。相较以往，Marvell 目前在此领域的投入更为积极。

5，在为谷歌和微软的下一代 Scale-up 解决方案竞标中，主要的竞争格局、各方方案以及目前的进展如何？

目前，Marvell 确实在与谷歌和微软进行接洽，利用其“UALink over Ethernet”方案竞标这两家公司的下一代 Scale-up 解决方案。Marvell 与这两家公司均有长期的合作关系，并且为其提供设计服务，这构成了一定的优势。Alab 则采用全栈式的纯粹 UALink 方案参与竞争。当前竞标仍在进行中，尚未有最终结果。不过，根据已知信息，微软在前期技术演进，尤其是在 448 卡集群的铺垫方面，与 Alab 的合作似乎更为深入，因此微软可能更倾向于 Alab 的方案。但最终选择尚未确定，结果仍有变数。

6，Alab 的全栈 UALink 方案与 Marvell 基于以太网的方案在产品性能和实现方式上有何具体差异？

两种方案在性能和实现上存在显著差异。Alab 的专用 UALink 交换机方案具备性能优势，其起步便可支持 256 个或 512 个计算卡的单柜全互联，理论上限高达 1,024 卡，这远超当前英伟达方案的 72 卡或 144 卡。然而，该方案较为封闭，是一种专用的分布式交换体系，需要从 ASIC 芯片到交换机进行联合设计。相比之下，Marvell 基于纯以太网的方案更容易落地实现，但性能稍逊。以博通 Tomahawk 6 的实现为例，其性能峰值出现在支持 40 卡时，之后随着卡数增加到 64 或 72 卡，性能会不升反降。AMD 的 Helios 72 平台采用的便是类似方案，因此存在一定的性能损失。尽管博通的下一代 Tomahawk 7 以及 Marvell 的下一代交换机技术正致力于优化，但目标也仅是达到 128 卡的水平，因为以太网交换固有的开销和效率问题使其难以支持更高的基数。因此，客户需要在性能与部署难度之间做出权衡。

7，为何将 UALink 协议运行在以太网交换机上会导致性能损失？其背后的技术原理是什么？

性能损失源于两种技术体系的根本差异。UALink 是一个全栈协议，不仅定义了传输层语义，还对底层的物理和数据链路层传输方式进行了精简优化。而以太网交换机则无法完全规避其固有的帧结构。这就好比用设计用来载客的大巴车去运送小件快递，虽然可行，但车内的座椅、行李架等结构并非为装货设计，造成了空间和效率的浪费。具体来说，以太网交换机在处理数据时，必须进行集中式的包解析，即每次都需要将以太网包拆开，解析后再重新封装发送。这个过程对于原生的 UALink 协议而言是冗余的无效操作，消耗了相当一部分性能。更重要的是，随着超级节点（即计算卡）数量的增加，这种集中式包交换的效率会下降。相比之下，UALink 要求的是分布式交换，除了中央交换机，每个 ASIC 旁的 I/O Die 也能承担类似转发的功能，可以直接将数据传递给邻近节点，交换效率更高。因此，以太网方案的传输和交换效率较低，限制了其有效支持的总卡数上限。当卡数达到某个阈值后，性能会开始明显下降，再增加则会骤降。例如，AMD 的 Helios 72 平台在 40 卡左右达到性能峰值，之后便开始下滑。知识星球：前沿信息收录 微信：FCCNN88

8，近期国内超算节点订单是否突然增加，且单柜价值量显著提升？

是的，近期不仅是国内，北美市场也已全面转向超节点方案。2026 年行业已形成共识，即超节点方案是必由之路。过去一些非超节点的方案，如环形链接等，都正在进行改造。例如，谷歌的 TPU V8 和 V9 项目最近都已暂停，减缓出货，以转向超节点结构进行改造，预计将在 2027 年上半年推出新方案。国内市场同样如此，以往主流的八卡机直接进行 Scale-out 的模式，现在也纷纷转向超节点方案。国内主要有两条技术路径：一是采用以太网交换机，类似 AMD 的 UALink over Ethernet 方案，通过运行各家自定义的内存语义协议；二是采用 PCIe 交换。然而，采用以太网交换机的路径面临博通交换机渠道垄断的问题，导致交期长、价格上涨，因此市场开始转向使用盛科、中兴等国产交换机。

9，北美市场是否也受到博通以太网交换机供应问题的影响？

北美市场对用于 Scale-up 的以太网交换机的依赖程度相对较低。首先，英伟达不依赖该技术。其次，亚马逊采用了 PCIe 交换方案，其 Trainium 3 和下一代 Trainium 4 均使用 PCIe 交换，其中 Trainium 4 的 PCIe 交换主要用于 CPU 与网络存储的纵向扩展，而非 Scale-up，这使其避开了对博通的依赖。谷歌 TPU 采用的是一种源于 CPU 超算的复杂环面立方体嵌套结构，通过光学配线器实现线路切换，而非交换，因此对以太网交换机的需求也不明显。其他数据中心规模化部署的 ASIC 项目较少，Meta 和微软的前两代产品不太成功，下一代产品预计要到 2028 年才能进入数据中心。苹果虽然在自研芯片，但可能采用 NVLink Fusion 技术。

10，谷歌为何要暂停其原有的 Torus 网络结构，转而改造其连接方式？

谷歌暂停并改造其 Torus 网络结构，主要是因为该架构严重限制了其大模型预训练的能力。其传统的 3D Torus 方案理论最大跳数高达 24 跳，这在 CPU 时代不成问题，因为 CPU 间的以太网通信本身就是有损且延迟不等。但对于需要数千个 GPU 同步更新数据的 AI 训练场景，高跳数导致了严重的性能瓶颈。后来改进的 6D Torus 方案虽然将理论最大跳数降至 12 跳，实际应用中限制在 6 到 7 跳，但传输延迟不等的问题依然存在。在进行 All-reduce 等集合通信操作时，跳数直接决定了集群规模的上限。因此，在谷歌拥有八九千卡规模的集群中，有效算力仅为一半左右，造成了巨大的资源浪费。这种架构限制了集群的有效内存容量，进而制约了模型参数量的上限，导致其 Gemini 模型的参数量被卡在 1.5T 左右，难以训练出更先进的下一代模型。即便 TPU

V8 推出后仍沿用此结构，也未能有效解决预训练问题。因此，谷歌在 2026 年 6 月已转向使用 GPU 来训练 Gemini，预计最快将在 10 月或 11 月发布 Gemini 4。同时，其重要推理客户 Anthropic 也对现有 TPU 架构提出挑战，因为其计算任务中超过 50%（接近 60%）是后训练需求，现有架构无法满足。

11，Anthropic 对后训练有何具体需求？这些需求如何影响其与谷歌 TPU V8 的合作以及谷歌未来的技术路线选择？

Anthropic 此前主要使用 GPU 进行后训练，但成本高昂，因为 GPU 资源正被优先用于训练下一代基础模型，导致供应紧张。因此，Anthropic 希望转向 ASIC 来完成后训练任务，并认为亚马逊的 Trainium 3 能很好地承载此类工作负载。目前，Anthropic 认为谷歌 TPU V8 的后训练效能非常差，因此要求谷歌修正其集群结构，转向“超节点”（super node）架构。

面对这一要求，谷歌正在评估两个技术选项：一是采用以太网交换方案，二是采用类似 UALink 的专用交换技术。由于谷歌看到 UALink 可能即将成功，目前处于犹豫状态，倾向于等待。如果 UALink 的方案不成功或等待时间过长，谷歌可能会选择 ICI 协议 Over Ethernet 的方案，即使用以太网交换机（目前正在评估博通和 Marvell 的产品）来运行其纵向扩展互联协议。由于 Anthropic 坚持要求谷歌提供超节点架构，否则将不执行后续订单，谷歌近期已暂停了 TPU V8 的出货。

12，OCS 技术未来的需求趋势如何？谷歌为何会从基于 MEMS 的 OCS 方案转向硅光方案？

OCS 目前主要由谷歌使用。其最初选择基于 MEMS 的 OCS 技术路线，是因为该技术成熟、易于落地，并且能满足其非超节点架构（Torus 结构）对高互联通道数的需求。然而，随着架构向柜内超节点演进，柜间互联的需求发生了根本性变化。新的超节点方案对柜间互联的要求是极低的延迟（达到纳秒级）和较少的通道数（如 16 或 32 路即可），而 MEMS 方案存在延迟大（毫秒级）和通道数过多的问题，这与新需求完全相悖。因此，谷歌正转向硅光 OCS 方案。尽管硅光方案存在插损等问题，但在柜间短距离（如连接 8 或 16 个机柜）进行二层光学互联时，插损问题尚在可容忍范围内。

13，英伟达在柜间互联方面是否也采用了类似的技术方案？

是的，英伟达在其 NVLink 系统上也采用了几乎相同的柜间互联方案。具体而言，在未来的 NVL 系统之上，也将部署一层基于硅光的 OCS，并配合 NPO 使用。例如，在八个 NVL72、NVL144 或 NVL576 机柜之间，通过硅光 OCS 进行互联。由于更多的交换功能在柜内完成，柜间通信链路可以实现局部收敛，因此对集成密度的要求不如柜内高，NPO 成为比 CPO 更合适的选择。

14，在“OCS+NPO”的柜间互联方案中，NPO 扮演什么角色？为什么选择 NPO 而非 CPO？

OCS 作为光路交换设备，只能处理光信号。因此，在机柜与机柜之间必须采用光路进行连接。NPO 是实现这种光连接的一种技术选项。相较于 CPO 等其他方案，NPO 在方案成熟度、供应链可行性以及功耗方面取得了较好的平衡。CPO 方案过于依赖先进的半导体制程和后道封装能力，目前除台积电和英特尔外，具备相关能力的企业不多，且成本高昂，特别是台积电的方案因 reticle size 限制导致良率不高。英特尔的方案也尚未完全成熟。因此，NPO 是当前最合适的选择。

15，柜内互联采用电连接方案的原因是什么？与全光方案相比有何权衡？

柜内互联普遍采用电连接，与英伟达 NVL72 的柜内方案类似。目前行业主流的 224G 传输标准下，使用 AEC 电缆在柜内可以实现 2 至 3 米的传输距离，足以满足布线需求，不存在距离瓶颈。虽然在柜内强行使用 NPO 等全光方案在技术上可行，其主要目的是为了进一步提高柜内容量和超节点规模，例如构建数千卡的超节点。然而，北美主流厂商采用 3nm 或 2nm 的大尺寸芯片，其单卡算力密度远高于其他厂商（如华为）的方案，因此没有迫切需求通过成本高昂的柜内全光互联来聚合算力。

16，展望 2027 年，国内市场的订单量预计会有怎样的增长？驱动增长的主要因素是什么，同时又存在哪些潜在变化或风险？

预计 2027 年国内订单量将有显著增长。目前已签订的一些长期意向订单显示，个别头部 AI 芯片公司的芯片采购量已达到万颗级别。这主要得益于 2027 年华力等代工厂的产能补充，将有效提升这些 AI 芯片公司的出货能力。综合来看，2027 年国内市场的总订单量相比 2026 年至少会翻一倍以上。

然而，市场也存在结构性变化。各家公司同时在布局以太网交换方案，尤其是在构建超节点大集群时，更倾向于采用以太网。因此，当前国内市场对以太网交换方案的需求实际上强于 PCIe。2026 年以 PCIe 为主的需求，更多是构建八卡机的阶段性需求。到 2027 年，随着市场主流机型转向 32 卡甚至 64 卡，对用于算力扩展（Scale-up）的 PCIe 交换需求可能会有所缓解，我们认为这一特定需求可能在 2027 年达到顶峰。到 2028 年以后，国内市场预计将全面转向以太网交换方案，部分客户甚至在等待 UALink 方案的推出。

尽管如此，市场对 P 系列低通道 PCIe 交换芯片的需求预计将持续保持强劲，因为在 DPU、存储池化等应用场景中，PCIe 交换仍然是核心技术。因此，144-lane 的 P 系列产品仍将持续热销。

17，目前国内 PCIe Retimer 市场的格局、代际转换情况以及价格差异是怎样的？

2026 年国内市场仍以 PCIe Gen 5 Retimer 为主，约占需求的 90%，Gen 6 的占比约为 10%。预计到 2027 年，Gen 6 Retimer 的需求将迅速增长，与 Gen 5 基本持平，各占一半。在价格方面，Gen 6 Retimer 每 lane 比 Gen 5 贵约 1.5 美元。

Retimer 和 Switch 的采购关联度不高，客户购买 Switch 主要为了交换功能，可能会选择其他品牌的 Retimer。目前国内 Retimer 的需求呈现碎片化特征，同时面临本土厂商（如澜起科技）的竞争，这些厂商已经开始获得部分订单。预计未来两年，Retimer 业务在中国市场的份额可能会因国产化替代而逐渐下滑。因此，公司将逐步将重心转向以北美用户为主要目标的 Gen 7 Retimer 产品。该产品线毛利不高，未来的营收增长将更多依赖于高价值产品，如 Module 和交换机。

18，亚马逊和 OpenAI 未来的订单规划以及对芯片的需求配比是怎样的？

亚马逊目前正在全力执行其 Anthropic 5GW 的订单。此外，OpenAI 也下达了一个 1.25GW 的订单，但由于台积电产能限制，该订单将在 2026 年少量交付，主要交付期在 2027 年。因此，2026 年的增长几乎完全由亚马逊驱动。在芯片配比方面，以亚马逊主推的 72 卡 Ultra 机型为例，Trainium 3 芯片与交换芯片的配比约为 3.5:1，大致可以按每 3 颗 Trainium 3 芯片配置 1 颗交换芯片估算，即一台 72 卡服务器需要 24 颗交换芯片。预计到 2027 年，亚马逊在台积电的月产能将翻倍，这将进一步加速其装机速度和公司的出货量。

19，目前向亚马逊供应的交换芯片是哪个代际的产品？其定价策略以及下一代产品的价格情况如何？

当前供应给亚马逊用于 Trainium 3 平台的是 Gen 6 交换芯片。未来用于 Trainium 4 平台的将是 Gen 7 交换芯片。现有产品的定价保持稳定，未发生变化。对于下一代产品，由于没有竞争对手，Gen 7 交换芯片的定价较高，而 UA LINK 交换机更为昂贵。

2027 年 PCIe Retimer 业务的一个重要增量将来自 CPU 用量的提升。随着 CPU 用量的增加，其连接 PCIe Switch 以及 DPU 等设备的链路对 PCIe Retimer 的需求也在快速增长。预计在亚马逊和英伟达的需求之外，由 CPU 驱动的需求将为 PCIe Gen 6 Retimer 产品线带来至少 30%的销售额增长。

20，如何测算 CXL 的市场需求量，例如在单个机柜中的具体用量？

CXL 内存池化这一概念在今年（2026 年）虽有多种方案尝试，但实际落地进展缓慢，预计要到 2027 年下半年至 2028 年才能真正实现规模化部署。目前，Alabs 的交换机本身已具备支持 CXL 池化的全栈能力，但由于其协议完整，成本相对较高。理论上，专用的 CXL 池化可以采用简化的 PCIe 协议以降低成本，但 Alabs 大概率不会为此专门重新流片一款芯片。因此，从现在到 2027 年七八月份，预计不会出现由 CXL 池化需求驱动的显著业务增长。

具体到项目层面，Marvell 与谷歌的 CXL 交换机合作项目进展不顺。因此，Marvell 可能需要到明年（2027 年）进行一次重新流片才能满足谷歌的要求。谷歌的 LPU 项目本身落地进度也较慢，样片预计要到 2027 年接近后半段才能提供。

21，内存池化技术目前讨论热度很高，但实际落地进度缓慢的原因是什么？

落地缓慢的主要原因在于技术路线的选择和成本考量。2026 年上半年，行业曾热衷于讨论使用 DDR 进行池化，因其性能优越。谷歌的方案即采用 DDR 池化，旨在直接替代 ASIC 芯片的 HBM 主存储器，从而实现对内存的直接访问。然而，其他多数厂商并未跟进此路线，主要因为 DRAM 价格持续上涨且产能锁定困难。

因此，市场主流逐渐转向以 NAND 为主的池化方案。虽然 NAND 方案延迟高于 DRAM，但成本优势明显。目前，各方都在观察 NAND 的价格走势，等待其价格上涨速度趋于平缓时，才会有明确的资本支出意愿。这种基于 NAND 的池化方案并非传统的 SSD，而是一种将 NAND 模组直接焊接在电路板上，通过专用的 CXL memory controller 进行管理的形态。这种设计相比 SSD，软件开销更小，延迟更低，性能更好，并且能够聚合更大的容量。

22，HBF 方案的前景如何？它与 CXL 内存池化在定位上有何不同？

HBF 方案的前景并不乐观。其主要问题在于成本高昂，且读写延迟不匹配，使用寿命也存在问题。从成本和容量角度看，采用 CXL 内存池化是更优的选择。虽然 HBF 的带宽更高，但 CXL 池化在容量上基本能超越它。

带宽在当前的池化应用场景中并非核心瓶颈。CXL 池化的主要目标是追求大容量和延迟的确定性，而非极致的带宽。例如，HBF 的高带宽特性使其更像是对 KV Cache 的一种备份和池化，作为对 HBM 的补充。而 CXL 内存池化则主要定位于 CPU 的 DDR 和 GPU 的 HBM 之间，填补这一层级的存储能力空白，核心用途是权重（模型参数）的池化。

23，CXL 内存池化技术为何能降低延迟，带宽较低是否会成为瓶颈？

CXL 内存池化主要应用于大模型推理阶段的 FFN 计算。当前北美市场正走向超大规模的稠密模型，即使是 MoE 模型，其总参数量也十分庞大。池化的目的就是将 FFN 计算所需的庞大参数存放在一个池中，通过一条延迟确定的链路，持续更新到 ASIC 的片上缓存。

这个更新过程由预先编译和规划好的计算图决定，对数据传输的延迟有极高要求。延迟必须是确定的，例如固定在 80 纳秒或 120 纳秒，这样计算图才能精确排布。CXL 池化通过直连或单层交换机连接，链路层级短，能够提供非常确定的延迟，这是其核心优势。

带宽在此场景下并非关键因素。因为每次传输的数据量相对较小，例如一个“专家”模型的参数大约在几十 GB，传输仅需很短时间，所以现有带宽足以应对，不会形成瓶颈。相比之下，传统的权重存取方式存在问题：若存放在 HBM 中，容量不足且成本高昂；若存放在由 CPU 管控的 DDR 中，虽然容量大，但延迟高且不确定。CPU 的缓存行为和调度干扰会导致访存延迟在 120 纳秒到 200 纳秒之间波动，使得计算图只能动态执行，从而降低推理性能。CXL 池化则通过本地链路直接访问，完全绕开了 CPU 和网卡，避免了这些长延迟路径，预计到 2027 年下半年会快速普及。

24，在典型的 AI 模型中，权重和 KV Cache 各自需要多大的存储容量？

权重所需的存储容量非常大，通常达到 TB 级别。相比之下，KV Cache 主要存储上下文信息，其容量需求相对较小。尽管近期对长上下文的需求增加，但许多新技术已经有效缓解了容量压力，百万级别的上下文长度已成为一个较好的长期平衡点。因此，KV Cache 对容量的绝对要求不高，但对存取带宽要求极高，因为它需要频繁地进行读写更新。

在英伟达 GPU 的存储体系中，HBM 内大约 60%至 65%的容量被用于 KV Cache，约 20%多用于存放权重，其余为其他开销。随着模型参数规模持续增大，HBM 有限的容量已难以满足权重的存储需求，且成本昂贵。因此，将权重卸载到 CXL 池化中成为趋势。CXL 池化主要满足读操作，将参数读入芯片内部即可，而 KV Cache 则涉及大量写回操作，对带宽的消耗远高于权重。

25，CXL 池化未来的带宽演进趋势是怎样的？

CXL 池化对带宽的要求并非首要因素，其核心诉求是近乎无限的容量、极低的成本以及确定的延迟。尽管如此，其带宽也在持续演进。预计到明年（2027 年），市场将普遍采用 PCIe Gen6 标准的池化方案；到后年（2028 年），则会过渡到 PCIe Gen7 标准。这种演进足以满足其非连续、小块数据搬运的访存行为模式。