# Introdução aos Sistemas de Computação (3)



#### Estrutura do tema ISC

- 1. Representação de informação num computador
- 2. Organização e estrutura interna dum computador
- 3. Execução de programas num computador
- 4. Análise das instruções de um processador
- 5. Evolução da tecnologia e da eficiência

# Análise de componentes num computador



## Componentes (físicos) a analisar:

- a unidade de processamento / o processador:
  - ➤o nível ISA (Instruction Set Architecture):
    tipos e formatos de instruções, acesso a operandos, ...
  - CISC versus RISC
  - paralelismo no processador: pipeline, super-escalaridade, ...
  - paralelismo fora do processador: on-chip e off-chip
- a hierarquia de memória:

cache, memória virtual, ...

- periféricos:
  - interfaces humano-computador (HCI)
  - arquivo de informação
  - comunicações

(Instruction Set Architecture) (1)



#### Ex. de código C

```
int sum(int x, int y)
{
  int t = x+y;
  return t;
}
```

- operações num processador?
- como aceder a operandos?
- registos visíveis ao programador?
- tipos de instruções presentes num processador?
- formatos de instruções em linguagem máquina?
- instruções de input/output ?
- escalares multi-byte em memória?

#### Mesmo código em assembly

```
_sum:

pushl %ebp

movl %esp,%ebp

movl 12(%ebp),%eax

addl 8(%ebp),%eax

movl %ebp,%esp

popl %ebp

ret
```

(Instruction Set Architecture) (2)



- operações num processador?
- como aceder a operandos?
- registos visíveis ao programador?

# Operações lógicas/aritméticas num processador

- operações mais comuns:
  - lógicas: not, and, or, xor, ...
  - aritméticas: inc/dec, neg, add, sub, mul, ...
- nº de operandos na instrução p/ cada operação

```
• 3-operandos (RISC, ...)
```

ex: r1 = r2 + r3

• 2-operandos (IA-32, ...)

ex: r1 = r1 + r2

1-operando (microcontroladores, ...)

ex: Acc= Acc+r1

• 0-operandos (stack-machine, ...)

ex: ToS= ToS+2<sup>nd</sup>ToS

ToS: Top-of-Stack

- localização dos operandos
  - variáveis escalares, um só valor (em registos...)
  - variáveis estruturadas (em memória...)

(Instruction Set Architecture) (3)



- operações num processador?
- como aceder a operandos?
- registos visíveis ao programador?

# Modos de aceder a operandos

- em arquiteturas RISC
  - em operações aritméticas/lógicas: operandos sempre em registo
  - em load/store:1 ou 2 modos de especificar o endereço de memória
- em CISC, exemplo: IA-32 (Intel Architecture 32-bits)

Type	Form	Operand value	Name
Immediate	\$Imm	Imm	Immediate
Register	$\mathbf{E}_a$	$R[E_a]$	Register
Memory	Imm	M[Imm]	Absolute
Memory	$(\mathbf{E}_{a})$	$M[R[\mathbf{E}_a]]$	Indirect
Memory	$Imm(\mathbf{E}_b)$	$M[Imm + R[E_b]]$	Base + displacement
Memory	$(\mathbf{E}_{b},\mathbf{E}_{i})$	$M[R[E_b] + R[E_i]]$	Indexed
Memory	$Imm(\mathbf{E}_b,\mathbf{E}_i)$	$M[Imm + R[E_b] + R[E_i]]$	Indexed
Memory	$(, \mathbf{E}_i, s)$	$M[R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm(, \mathbf{E}_i, s)$	$M[Imm + R[\mathtt{E}_i] \cdot s]$	Scaled Indexed
Memory	$(\mathbf{E}_b,\mathbf{E}_i,s)$	$M[R[E_b] + R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm(\mathbf{E}_b,\mathbf{E}_i,s)$	$M[Imm + R[E_b] + R[E_i] \cdot s]$	Scaled indexed


(Instruction Set Architecture) (4)



- operações num processador?
- como aceder a operandos?
- · registos visíveis ao programador?

# Registos visíveis ao programador (inteiros)

- em arquiteturas RISC: 32 registos genéricos...
- no IA-32:



<del>Tegistos visiveis ao programador:</del>

(Instruction Set Architecture) (5)



- tipos de instruções presentes num processador?
- formatos de instruções em linguagem máquina?

instruções de innut/outnut?

# Tipos de instruções presentes num processador

- transferência de informação
  - de/para registos/memória, ...
- operações aritméticas e lógicas
  - soma, subtração, multiplicação, divisão, ...
  - AND, OR, NOT, XOR, comparação, ...
  - deslocamento de bits, ...
- controlo do fluxo de execução
  - para apoio a estruturas de controlo
  - para apoio à invocação de procedimentos/funções
- outras...

(Instruction Set Architecture) (6)



# Ex: instruções de transferência de info no IA-32

mov	S, D	D←S	Move (byte, word	d,long_word)
movzbl movsbl	•	D←ZeroExtend(S) D←SignExtend(S)	Move Byte-Long Move Byte-Long	
push	S	%esp ← %esp - 4; Mer	n[%esp] ← S	Push
pop	D	D←Mem[%esp]; %esp	←%esp+ 4	Pop
lea	S, D	D← &S	Load Effective A	Address / Pointer

**D** – destino: [Reg | Mem] **S** – *source*, fonte: [Imm | Reg | Mem]

**D** e **S** não podem ser ambos operandos em memória no IA-32

(Instruction Set Architecture) (7)



# Ex: instruções aritméticas/lógicas no IA-32

inc dec neg not	D D D	D← D +1 D← D −1 D← -D D← ~D	Increment Decrement Negate Complement
add	S, D	$D \leftarrow D + S$	Add
sub	S, D	$D \leftarrow D - S$	Subtract
imul	S, D	$D \leftarrow D * S$	32 bit Multiply
and	S, D	D← D & S	And
or	S, D	D← D   S	Or
xor	S, D	D← D ^ S	Exclusive-Or
shl	k, D	D← D << k	Left Shift Arithmetic Right Shift Logical Right Shift
sar	k, D	D← D >> k	
shr	k, D	D← D >> k	

(Instruction Set Architecture) (8)



# Ex: instruções de controlo de fluxo no IA-32

jmp	Label	%eip ← Label	Unconditional jump
je js jg jge	Label Label Label Label		Jump if Zero/Equal Jump if Negative Jump if Greater (signed >) Jump if Greater or equal (signed >=)
ja	Label		Jump if Above (unsigned >)
call ret	Label	pushl %eip; %e popl %eip	eip ← Label Procedure call Procedure return

• regisios visiveis ao programador:

tipos de instruções presentes num processador?


formatos de instruções em linguagem máquina?

instruções de innut/outnut?

(Instruction Set Architecture) (9)

# Formatos de instruções em linguagem máquina

campos duma instrução




- comprimento das instruções
  - variável (prós e contras; IA-32...)
  - fixo (prós e contras; RISC...)
- exemplos de formatos de instruções

(Instruction Set Architecture) (10)




# Formatos de instruções no IA-32



(Instruction Set Architecture) (11)



# Formatos de instruções no MIPS (RISC)



(Instruction Set Architecture) (12)



#### **ARM Instruction Formats**

	31 30 2	9 28	3 27	26	25	24	23	22	21	20	19 18 17 16	15 14	13 12	11 10	9 1	B 7	6	5	4	3	2	0
data processing immediate shift	con	d	0	0	0	0	opcode		S	Rn	R	d	shift amount		sh	ift	0		Rm			
data processing register shift	con	d	0	0	0	0	opcode		S	Rn	R	d	Rs 0		sh	ift	1		Rm			
data processing immediate	con	d	0	0	1	0	opcode		S	Rn	R	d	rotate		immediate			ate				
load/store immediate offset	con	d	0	1	0	Р	U	В	W	L	Rn	R	d	immediate								
load/store register offset	con	d	0	1	1	Р	U	В	W	L	Rn	R	d	shift amount s				ift	0		Rm	
load/store multiple	con	d	1	0	0	Р	U	S	W	L	Rn	register list										
branch/branch with link	con	d	1	0	1	L	L 24-bit offset															

- S = For data processing instructions, updates condition codes
- S = For load/store multiple instructions, execution restricted to supervisor mode
- P, U, W = distinguish between different types of addressing mode
- B = Unsigned byte (B==1) or word (B==0) access
- L = For load/store instructions, Load (L==1) or Store (L==0)
- L = For branch instructions, is return address stored in link register

<del>Tomatos de mstruções em imguag</del>

(Instruction Set Architecture) (13)

- instruções de *input/output* ?
- escalares multi-byte em memória?

## Instruções de input/output

- finalidade
  - escrita de comandos
  - leitura de estado
  - escrita/leitura de dados
- tipologia:
  - instruções específicas (requer sinais de controlo no bus...)
  - idênticas ao acesso à memória (memory mapped I/O)

## Escalares multi-byte em memória

