

## ESTRUTURA CPU

TeSP de Aplicações Móveis André Martins Pereira












### CLOCK DE UM PROCESSADOR

- Frequência de clock
  - Quantidade de ciclos que são processados por segundo
  - Associado à quantidade de mudanças de corrente suportadas pelos transístores
  - o Uma instrução pode demorar um ou mais ciclos de clock
- Tempo de execução de um programa
  - T = #instruções \* ciclos\_por\_instrução / frequência\_clock



## A FREQUÊNCIA AUMENTA PARA SEMPRE?





- Computação
  - Lê comando da memória (fetch)
  - Interpreta o comando (decode)
  - Executa o comando (execute)
- Localização
  - Lê de uma posição específica (instruction pointer)
  - Para um registo (instruction register)



- Tipos de instruções
  - o Operações aritméticas
  - o Cópia de dados
  - o Decisão de qual o local da próxima instrução



- O que são instruções?
  - o Comando específico e bem definido num ISA
  - Podem usar argumentos
  - Vários tipos de instruções
    - Operações lógicas/artiméticas
    - > Operações de cópia de dados
    - > Operações de salto condicional

```
int sum(int x, int y) {
  int t = x+y;
  return t;
}
```

```
_sum:
    pushl %ebp
    movl %esp,%ebp
    movl 12(%ebp),%eax
    addl 8(%ebp),%eax
    movl %ebp,%esp
    popl %ebp
    ret
```

- Operações lógicas/aritméticas
  - o Recebem um número de argumentos (2 em IA-32)
  - Operandos podem ser escalares ou estruturados
    - > Escalares são guardados em registo
    - > Estruturados são guardados em memória



### CISC VS RISC

### CISC

- Ênfase no hardware
- Instruções complexas de vários clocks
- Operações memória/memória
- Loads/stores incluídos nas instruções
- Transístores usados para guardar instruções complexas

#### **RISC**

- Ênfase no software
- Instruções simples e single-clock
- Operações registo/registo
- Loads/stores são instruções independentes
- Transístores usados para guardar registos

## CISC VS RISC

CISC RISC

MULT end1, end2

LOAD A, end1 LOAD B, end2 PROD A, B STORE end1, A






- Modos de aceder a operandos em arquitecturas RISC (IA-32)
  - o Operandos sempre em registo para operações lógicas/aritméticas
  - o Carregar/guardar dados usam 1 ou 2 modos de endereço de memória

Type	Form	Operand value	Name
Immediate	\$Imm	Imm	Immediate
Register	$E_a$	$R[E_a]$	Register
Memory	Imm	M[Imm]	Absolute
Memory	$(\mathbf{E}_{a})$	$M[R[\mathbf{E}_a]]$	Indirect
Memory	$Imm(\mathbf{E}_b)$	$M[Imm + R[E_b]]$	Base + displacement
Memory	$(\mathbf{E}_{b},\mathbf{E}_{i})$	$M[R[E_b] + R[E_i]]$	Indexed
Memory	$Imm(\mathbf{E}_b,\mathbf{E}_i)$	$M[Imm + R[E_b] + R[E_i]]$	Indexed
Memory	$(, \mathbf{E}_i, s)$	$M[R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm$ ( , $\mathbf{E}_i$ , $s$ )	$M[Imm + R[\mathtt{E}_i] \cdot s]$	Scaled Indexed
Memory	$(\mathbf{E}_b, \mathbf{E}_i, s)$	$M[R[E_b] + R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm(\mathbf{E}_b,\mathbf{E}_i,s)$	$M[Imm + R[E_b] + R[E_i] \cdot s]$	Scaled indexed



- Organização de registos em RISC
  - o 32 registos genéricos
  - o No IA-32:






## EXECUÇÃO DE INSTRUÇÕES

#### AMD K10 Architecture


(zusammen für alle vier Cores)

Red: Difference between K8 and K10 Architecture (Die Änderungen zwischen der K8- und K10-Architektur sind rot markiert)





# PIPELINE DE EXECUÇÃO





## HISTÓRIA DOS PROCESSADORES

Nome	Data	Nº transístores
8086	1978	29K

- processador 16-bits (registos + ALU); base do IBM PC & DOS
- espaço de endereçamento limitado a 1MB (DOS apenas vê 640K)

80286 1982 134K

endereço 24-bits e protected-mode; base do IBM PC-AT & Windows

386 1985 275K → primeiro IA-32!!

- estendido para 32-bits: registos + op. inteiros + endereçamento
- memória segmentada+paginada, capaz de correr Unix

486 1989 1.9M

- integração num único chip: 386, co-proc 387, até 16kB cache L1
- poucas alterações na arquitetura interna do processador



## HISTÓRIA DOS PROCESSADORES

Pentium 1993 3.1M (= **P5**, aka i586)

– arquitectura superescalar, com 2 pipelines de inteiros (de 5 níveis)

PentiumPro 1995 5.5M (= P6), aka i686

- out-of-order execution, 14 níveis pipeline, 3-issue superscalar
- endereço 36-bits, cache L2 on-package

Pentium/MMX 1997 4.5M

- SIMD: opera com vetores de 64-bits, tipo int de 1, 2, ou 4 bytes

Pentium II 1997 7.5M (= Pro + MMX)

Pentium III 1999 8.2M

- "Streaming SIMD Ext", SSE: vetores 128-bits, int/fp 1/2/4 bytes

Pentium 4 2000 42M (= **NetBurst**, aka i786)

- trace cache, pipeline muito longo (20 ou 31), suporta multi-threading
- SSE2: mais instruções e com dados fp de 8-bytes

Pentium M 2003 77M (= P-M)

arquitetura mais próxima do Pentium III (eficiência energética)

AJProença, Sistemas de Computação, UMinho, 2014/15



INSTITUTO POLITÉCNICO

### E NOS SMARTPHONES?



