* AHB-Lite *

Master, slave, Decoder, Multiplexor

[1] Master:



Global signal :-

HCLK: clk Time all bus Transfer, All signal timing are ~~t~~ related to the rising edge.

HRESTn: The Bus reset signal is active Low & reset the ~~syst~~ system & the Bus.
Can be asserted asynchronously But is deassered synchronously after the rising of edge of HCLK

During Reset:

[1] All Master must ensure the address & control signal at are valid Level. & HTRANS[1:0] indicate Idle.

[2] All slave must HREADYOUT is High

- HADDR [31:0] → The 32 bit address Bus to Slave and Decoder.

[3.4]
- ~~HSR~~ HBURST [2:0] → يعني signal Transfer

[1] ممكن يكون واحدة مرة واحدة وخلاص
يعمل عملية واحدة
[2] أو Burst ممكن يكون 4, 8, 16 Lenght Burst
ممكن increment أو يعمل له wrapping
. لو عندنا Burst مش عارفين طوله بس Master
هو اللي هيحدد متى يتوقف. يسمى "Incr"

[3.7]
- H MAST LOCK → عندما يكون "1"، يعني أنه هذه العملية
جزء من عدة عمليات أخرى حتى لا يأتي Master آخر
يكتب أو يغير الإشارات، مع ذلك يمكن للـ Master ده أنه
يبعت إشارات .Addr ويعمل Read أو write عادي.

[3.22]
- HPORT [3:0] → هذه اسمها protection هنا بيبقى فيه
معلومات ~~[illegible]~~ زيادة عن Bus access.
[0] ← 0 يعني Instruction ولا Data
[1] ← يعني اللي بيعمل العملية دي user ولا privileged
[2] ← يعني الحاجة اللي بنقراها دي ممكن نخزنها في cache ولا لأ
[2] ← ممكن نحط الحاجة اللي بنقراها دي في Buffer ولا لأ

[3.8]
- HSIZE [2:0] → فيه حجم الحاجة اللي بنبعتها
word or half word or byte
يسمح بنقل بيانات بحد أقصى 1024 bit ← 10 byte

3.9 ، 3.7

3.5

- HTRANS[1:0] → Indicate the transfer type
  1 IDLE 2 Busy 3 NONSEQUENTIAL
  4 SEQUENTIAL.

6.2

- HWDATA[31:0] → write DATA Bus from Master to slave, Min Data Bus width 32 bit, this can be extened to enable higher B.W operation.

3.2

- HWRITE → High → write transfer, Low → Read
  It has the same timing as the address signal, it must remain constant throught out the Burst,

---

6-2 * Slave :-

- HRDATA[31:0] → أثناء عملية القراءة ، نقرأ الداتا من slave.
  الى احنا اخترناه يدخل على Multiplexor يحدد الداتا اللى دخل على Master

4.3

- HREADYOUT → لما تكون High يعنى كدة أنى البيانات جاهزة
  للقراءة ، أما إذا كانت Low يعنى أنى البيانات لسة مش
  جاهزة للقراءة الآن. تتبعت للـ Master وكل slave علشان
  مفيش slave تانى يشتغل غير لما slave يخلصه

5-2

- HRESP → لما تكون "1" يعنى حدث خطأ أثناء العملية
  لما تكون "0" يعنى العملية تمت بنجاح.

Decoder signal

$HSELx^{a}$ → السيجنال ديه بتحتش على كل slave علشان

تحدد إن slave هيشتغل بس بعد مايشوف HREADY

علشان تتأكد إن مفيش slave تانى شغال فى حاجه

→ اعتماد على HADDR

Basic Transfers

أول حاجة بيبعت Addr البتاع العملية اللى هيعملها

الـ cycle اللى بعدها يبعت Addr اللى بعدها و الداتا

بتاعت العملية ديه



هنا cycle.1 ، بعت Addr "A" وزى لو عاوز يعمل read للداتا،

بعديه cycle2 بعت الداتا مـ slave لل Master فى نفس الوقت

Master بعت Addr الداتا اللى بعدها، وقاله إنه هيعمل write

تشتغل بنظام pipline.

→ slave: يستطيع أنه يضيف أي wait لينتظر عندما يكون الداتا جاهزة حتى تتبعت ينتظر cycle
more cycle or 2cycle or

إذا حدث wait يعني HREADY=0 لازم Master يسيب الداتا و Addr و Control ثابت لا يغير هم حتى تكون هذه الكلمات stable بعد ما تكون slave جاهزة

* * *

* Transfer Type * HTRANS[1:0]

a) HTRANS[1:0]: 2'b00 → "IDLE"

معنى ده أن Master مش عاوز يكتب ولا يعمل أي حاجة ساعتها لازم slave يبعت HREADY=1 ، HRESP=0 ولو كان slave بيعمل حاجة بيتجاهل العملية دي يعني يتجاهل أي Add أو أي Control .

---

b) 2'b01 → "Busy"

هنا Master بيبعت الرسالة دي أو يرفع signal دي عندما يكون داخل Brust لكن لسه مخلصش ولسه الداتا بتاعت cycle الجاية مش جاهزة فهو بيقول هنا للslave أي هنا Burst استنى cycle عما احضر الحاجة بتاعت cycle الجاية هنا لازم slave ميعملش حاجة بال control & Addr .

→ هنا Busy يكون ليها قيمة بس في حالة "Burst"

→ في حالة Inc Burst لازم نبعت Busy ، ~~taste~~ ثم بعد كده نحدد إذا كان آخر Burst ولا لأ .

b) b'10: NONSEQ →

هذا الرمز انه يكون في بداية أي single transfer أو
في بداية أي Burst بنحطه في الأول علشان نعرف
الـ slave إنه control & Addr ليس له علاقة بالقيم
القديمة

---

c) b'11: SEQ →

بعد أول عملية في Burst ← NONSEQ فإنه باقي العمليات
في Burst تكون SEQ ، لازم control تكون ثابتة طول Burst
لأنه slave يتوقع انه كل العمليات هنا من نفس النوع
العنوان الجديد = العنوان القديم + Transfer size "HSIZE" →
لأنه العناوين هنا مرتبطة ببعض.
وماعي warpping إذا وصلنا لآخر Burst نبدأ نوصل
لأول Burst مرة أخرى.

Transfer size :-

1. لازم انه يكون HSIZE أقل من أو يساوي الداتا Bus

٢ HSIZE مع HBRUST يحدد boundry of warpping Burst

٣ HSIZE تتبعت مع نفس الوقت مع Addr علشان slave
يعرف حجم الداتا , Addr في cycle التانية
يبدأ يبعت البيانات.

3

waited transfer

slave بيستخدم HREADY علشان يحول wait لو لسه الداتا مش جاهزة.

o) Transfer type change During wait:

في حالة wait لازم Master ميغيرش حاجة في transfer type ما عدا الحاجة اللي في

[1] IDLE transfer
[2] Busy transfer, fixed lenght
[3] Busy transfer, undefind Lenght Burst.

[1] when wait transfer, can Master change HTRANS → from "IDLE" to "NONSEQ"

---

[2] Busy transfer, fixed Lenght

During wait state transfer for fixed Lenght the Master can change from Busy to SEQ

علشان Busy لازم تحط بين الاتنين beats مش هينفع تحطها في Single Burst

---

[3] Busy transfer, undefind Lenght burst

During ~~Busy~~ wait state can be transfer from Busy to any onther transfer type "IDLE" or "NonSEQ"

[2]* Address change during wait state:-

when slave is waiting the Master can change Address except as:

[1] During an IDLE Transfer:
if Master in IDLE Transfer, the Master is premitted to change the Address
If "NONSEQ" must not change Addr

[2] After Error response:-
if the slave Response with a error response than the Master is primted to change the Address when HREADY is Low.

* * *

Protection Control

HPORT[0]: "0" → fetch, "1" → Data
HPORT[1]: "0" → user, "1" → Privileged
HPORT[2]: "0" → non-Buffer, "1" → Bufferable
HPORT[3]: "0" → non-cachable, "1" → cachable

- * Many Master not cachable cause protection information
- * slave don't use HPORT unless absolutely necessary

* Master FSM *


No Request
Here if slave wait, go to "NONSEQ"
IDLE
if, Response
error
error
Single Burst / if occure wait address still constant
NONSEQ
In INCR & Burst finish
رفضت
Response
Burst Done
Burst & occure Busy "Here updat Address"
new address = old + size
if Busy & updat Address
Busy
If still Busy / Here not updat address
SEQ
error
If Brust Don't finish
if not Busy & Burst don't finish don't updat address

Here in all state if slave wait Don't update Address