Tecnologias e Arquitecturas de Computadores



Licenciatura em Engenharia Informática — Ramos Licenciatura em Engenharia Informática — Pós Laboral Licenciatura em Engenharia Informática — Curso Europeu

Exame – Época Normal

Duração Total Exame (T + P) : 2h:30m / Sem consulta


25 de Junho de 2019

Parte Teórica

É notório o esforço dos fabricantes para melhorar a performance dos processadores. Inicialmente os processadores apresentavam uma arquitetura simples composta essencialmente pela Unidade de Aquisição, Unidade de Descodificação, Unidade de Controlo, Unidade Aritmética/Lógica e Registos. A Memória Virtual que surgiu com o 80286 foi a primeira de muitas tecnologias que foram sendo integradas ao longo das sucessivas gerações de processadores.

Faça uma breve descrição funcional de cada uma dessas tecnologias, justificando por que razão contribuem para uma melhor performance dos computadores. (3 Val.)

2 Pretende-se desenvolver um sistema de aquisição de dados com uma pequena memória que tenha capacidade para armazenar pelo menos 50 Bytes. A memória deve ser construída com recurso a Circuitos Integrados de memória RAM representados na figura, onde A₃, A₂, A₁, A₀ representam linhas de endereço, D₃, D₂, D₁, D₀ representam linhas de dados, R/W representa a linha de leitura/escrita e CS a linha de *Chip Selection*.



Faça um esboço associando múltiplos circuitos integrados iguais de forma a obter a memória pretendida, indicando as linhas de dados, endereços, CS e R/W da memória resultante. Deve ser utilizado um número adequado de integrados. (2 Val.)

3 A Memória Flash é um tipo de memória de armazenamento não volátil que pode ser eletricamente reprogramada e que tem uma vasta gama de aplicações. Descreva o processo tecnológico de representação de dados nesta memória que permite guardar informação por longos períodos de tempo sem necessidade de alimentação elétrica.

(2 Val.)

Parte Prática

				6 6 7 8 9 10 11 12 13 14 15 10 11 22 23, 24, 25 20, 27 28 29 20 31 22 32 33 34, 35 30 37 38 30 40 41 42 43 44, 45 40 40 60 61 62 65 65 65 65 65 65 65 65 65 65 65 65 65	Número:
					7 8 0 10 11 12 13 14 16 16 10 17 15 10 20, 21 22 23 23, 24, 26 20 27 28
					7 8 0 10 11 12 13 14 16 16 17 18 19 20 21 22 23 24 26 20 27 28 29
					7 8 0 10 11 12 13 14 16 16 17 18 19 20 21 22 23 24 26 20 27 28 29
					7 8 0 19 11 72 15 14 16 16 17 15 19 20 21 22 25 24 26 26 27 28 29

1 - Considerando que o quadriculado junto ao código representa o estado do monitor (onde a primeira coluna e a primeira linha representam, respectivamente, as linhas e as colunas do mesmo) e assumindo que nas linhas e colunas ocultas está o carácter espaço, indique o output do programa abaixo, realizado em Assembly 8086, na grelha da folha anterior. (2,5 Val.)

```
.8086
.model
         small
.stack
         2048
dados
         segment para 'data'
         vector db 5,3,6,2,4,5,8,9,12,10,5,3,6,2,4,5,8,9,12,10,5,3,6,2,4,5,8,9,12,10
                    db 5,3,6,2,4,5,8,9,12,10,5,3,6,2,4,5,8,9,12,10,5,3,6,2,4,5,8,9,12,10
                    db 5,3,6,2,4,5,8,9,12,10, 25,3,6,2,4,5,8,9,12,10
         coluna db 12
         linha db 1
dados
         ends
codigo
         segment para 'code'
main
assume cs:codigo, ds:dados
                  mov ax,dados
                  mov ds,ax
                  mov ax, 0B800h
                  mov es, ax
                  xor ch,ch
                  mov cl, coluna
                  xor si,si
                  xor di,di
ciclo:
                  push di
verifica:
                  cmp linha,25
                  ja muda
preenche_v:
                  mov bl,vector[si]
                  cmp linha,bl
                  ja excesso
                  mov ax, es:[di]
                  cmp al,' '
                  je
                  cmp al,'A'
                  jb y
                  cmp al,'Z'
                  ja y
x:
                  mov byte ptr es:[di],'0'
                  jmp avanca
                  mov byte ptr es:[di],'1'
y:
                  jmp avanca
excesso:
                  mov byte ptr es:[di],' '
                  inc linha
avanca:
                  add di,160
                  jmp verifica
muda:
                  pop di
                  add di,2
                  mov linha,1
                  inc si
                 loop ciclo
fim:
                         ah,4Ch ; Escolha da Funcao DOS a executar de seguida
```

21h

main

end

codigo

endp

ends

main

; Chamada a uma funcao de DOS

	_1	2	3	4	5	6	7	8	9	10	11	12	13	1
1	L	S	E	С										
2														
3	Ε	Х	Α	М	Е		Т	Α	С					
4			2	0	1	8	/	2	0	1	9			
5														
6	Ε	р	0	С	a		N	o	r	m	а	ı		
7			2	5	/	0	7	/	2	0	1	9		Г
8														
9	R	е	Α	L	L	z	Α	d	0					
10			9	h	:	3	0	m	:	4	5	s		
11														
12	х	Х	х	Х	х	Х	х	Х	х	Х	х	Х	х	х
13														
14														

2 - Contrua um programa em *Assembly 8086* que, dado um vetor de nome **notas**, elimine todos os valores inferiores à sua média aritmética. O vetor **notas** contém valores inteiros compreendidos entre 0 e 100. O número de elementos do vetor é especificado através da variável **nelementos**.

O programa deve alterar o vetor **notas** mantendo apenas os elementos superiores ou iguais à média, que devem ficar no início. As células restantes devem ser colocadas a zero. A variável **nelementos** deve ser atualizada em conformidade.

```
Exemplo: (2,5 Val.)

nelementos (número de elementos inicial) = 7
```

```
notas (vetor inicial) = 25, 65, 90, 50, 75, 35, 80

(Média aritmética deste exemplo = 60)

nelementos (número de elementos final) = 4
```


notas (vetor final) = 65, 90, 75, 80, 0, 0, 0


time topica Khrund TAC 25-6-2019

1- A feigure for un enquadremento apresentando os élementes e usade los que contre una arquitectus simples duns CPU. De siguido à pedido una descura funcional das tocustopas que foram integrados sobre ste arquitedua bornes como sejo:

- Mouris Vintal
- each menoy itepad
- Modo vintral / Red
- Co-processor makinghis Menad
- Varilida (cocles)
- tipelinna (Antuitadora Supertacalar)
- MMX
- synnetic Muliprocessing (Muliprocessinh stuites)
- Hyper-threadily
- Mulfi-Cone
- Argenitectus Quick fath
- Fic.

sendo miles as arguitectros, o arterio de avalisas countero apour os 5 da techologras cup dervicas step mais complete.





A celula de Memoria flash i brueda win hausidos de Porta. Flotiach (Florting-gade) eletrizando isolada dos artos conjourles do mansistos.

A aplitació de cargas usonos positivas na porte de contre lo pelo aplibació de densa elevada provoca o aparecimbo de cargas negadivan na forte-Twotanh que sor ahaidas pla cargas Positivas na proximodado.

Quals as conser pondies deserpaceent a

parte plutant altre as suas conser entres

de condutividade e as cours negativos

fran presas us su Merion mans

su tensos exteras approado martendo-se

per longas periodes de fempo.