


SIMULADOR CPU DE 8 BITS

Arquitectura de Computadoras | Primer Parcial

Ana Cabrera Gutiérrez



¿QUÉ CONSTRUIMOS?

Un CPU de 8 bits que puedes
ver funcionando

256

Bytes de RAM


13


Instrucciones en
la ISA

4

Fases en el ciclo
de reloj

ARQUITECTURA





MEMORIA RAM

Capacidad: 256 bytes
(00h – FFh)

CODIGO

DATOS

Ancho de palabra:
1 byte / celda

DENTRO DEL CPU

REGISTROS DE CONTROL

- PC
- IR
- MAR
- MDR


REGISTROS GENERALES

- AX
(Acumulador)
- BX

BANDERAS DE ESTADO

- ZF (Zero)
- CF (Carry)
- SF (Sign)

Ciclo de Instrucción



ISA DE 8 BITS

Transferencia

Movimiento de datos

MOV

Copia un valor

LOAD

Carga desde RAM

STORE

Guarda en RAM

Aritmética / Lógica

Operaciones con datos

ADD

Suma

SUB

Resta

INC

Incrementa

DEC

Decrementa

CMP

Compara (actualiza banderas)

Control de Flujo

Salto y control de ejecución

JMP

Salto incondicional

JZ

Salta si ZF = 1

JNZ

Salta si ZF = 0

HLT


Detiene la CPU

Dos formas de observarlo

El mismo ciclo de instrucción, con dos modos de ejecución.


STEP

Control manual fase a fase para depuración y trazabilidad.



RUN

Ejecución continua automática con control de velocidad.



Del código a la RAM

Traducción visual de instrucciones a bytes en memoria.


Código ensamblador

ADD AX, 01h

Mapeo hexadecimal



Memoria RAM
(256 bytes)




Programa demostrativo

Código Assembler

```
01  MOV  AX, 00h
02  MOV  BX, 05h
03  INC  AX
04  CMP  AX, BX
05  JZ   12h
06  JMP  08h
07  STORE [80h], AX
08  HLT
```


Un ejemplo simple que utiliza un bucle para contar hasta 5.

Flujo del Bucle



¿Qué demostrará?

Validación de las principales funcionalidades del simulador.



1

Bucle

Repetición controlada por iteración (INC AX).

AX = AX + 1

2

Bifurcación

Salto incondicionales y condicionales (JMP / JZ).

JZ 12h

Salta si ZF = 1

JMP 08h

Salto incondicional

3

Banderas

Activación de ZF = 1 en la última comparación.

ZF

CF

SF

1

0

0

4

Memoria

Registro del resultado final (05h) en la dirección 80h de RAM.

7Fh

--

80h

05

81h

--