## Atividade Prática 1.2: VHDL: Tipos de Descrições

DIM0128 Circuitos Lógicos

Edgard de Faria Corrêa

### Exercício 1

ENVIO: Códigos + Imagens Simulação + Análise Resultados

Para a tabela verdade ao lado foram propostos dois códigos VHDL:

```
ENTITY exercicio1a IS
   PORT (a: IN bit vector(0 to 3);
          b : IN bit_vector(0 to 3);
          s : OUT bit vector(0 to 3));
END;
ARCHITECTURE arq1a OF exercicio1a IS
BEGIN
   s(0) \le (NOT a(0)) AND (NOT b(0));
   s(1) \le (NOT a(1)) AND b(1);
   s(2) \le a(2) AND (NOT b(2));
   s(3) \le NOT(a(3) AND b(3));
END arqla;
```

ENTITY exercicio1b IS		
PORT ( a : IN std_logic;		
b : IN std_logic;		
s : OUT std_logic);		
END;		
ARCHITECTURE arq1b OF exercicio1b IS		
BEGIN		
s <= a nand b;		
END arq1b;		

Α	В	S
0	0	1
0	1	1
1	0	1
1	1	0

## Exercício 1

ENVIO: Códigos + Imagens Simulação + Análise Resultados

Utilizando um ambiente de desenvolvimento (Quartus, Vivado, EDA Playground, etc.):


1.	Crie projetos para cada um desses códigos e
	compile esses dois códigos.

- Caso existam erros, execute as devidas correções.
- Execute a simulação para cada um dos códigos e analise os resultados.
  - Os resultados corresponderam ao esperado, descritos na tabela verdade?

A	В	S
0	0	1
0	1	1
1	0	1
1	1	0

ENVIO: Códigos + Imagens Simulação

**CIRCUITO**:




#### **ENTIDADE**:

```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY circuito IS
PORT (
    a, b, c, d: IN STD LOGIC;
   X: OUT STD_LOGIC
END circuito;
```

ENVIO: Códigos + Imagens Simulação

**CIRCUITO**:



- Proponha arquiteturas para esse circuito com **descrições**:
- Execute as simulações e verifique se, em ambas as arquiteturas, a saída corresponde ao esperado para esse circuito.
- **Dataflow**
- **Estrutural**



# Atividade Prática 1.2: VHDL: Tipos de Descrições

### DIM0128 Circuitos Lógicos