پیش گزارش راه اندازی کیبورد ماتریسی

```
نام: آناهیتا نام خانوادگی: اسدی شماره دانشجویی: 9724453
نام مدرس: سرکار خانم فرشته کلانتری روز و ساعت کلاس: یکشنبه ها، ساعت 13:30 الی 15:30
```

ياسخ مرحله 1

1. بله. چون کلیدهای کیبورد که فشرده میشوند، خاصیت فنری دارند و مدت زمانی طول میکشد تا بین قطع و وصل نوسان کنند و به سطح ثابتی از سیگنال خروجی برسند (bounce میکنند) و باید پس از مدت زمانی که خروجی stable تر شد خوانده شوند.

.2

• ماژول keyboard:

```
library IEEE;
use IEEE.std_logic_ll64.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
```

اضافه کردن کتابخانه های موردنیاز؛ کتابخانه اول برای گیت های منطقی (در این آزمایش not کردن یک سیگنال)، کتابخانه دوم برای عملیات ریاضی (مانند جمع کردن i و count با 1) و کتابخانه سوم برای اعداد غیرعلامت دار (برای مثال 1000 را 8 (و نه -7) درنظر میگیرد) است. کتابخانه آخر، برای خواندن فایل است که عملیات readline و سو تایپ های file و line در آن تعریف شده.

تعریف پورت های ورودی و خروجی؛ ورودی column و خروجی row که 4 بیتی هستند، ورودی clk، خروجی 4 بیتی برای نمایش عدد معادل خانهی ماتریس، و خروجی 1 بیتی hit برای نمایش اینکه آیا کلیدی فشرده شده یا خیر. از آنجا که در هر مرحله تنها 1 کلید میتواند فشرده شود، این خروجی برابر 0 یا 1 خواهد بود.

```
architecture behavioral of keyboard is
type state is (check, rowl, row2, row3, row4);
signal pr_state: state := check;
```

تعريف 5 حالت خواسته شده در ماشين حالت، و همچنين پوينتر ماشين حالت تحت عنوان pr_state با حالت اوليه check.

```
begin
process(clk)
begin
if rising_edge(clk) then
    case pr_state is when check => row <= "0000";
    if column = "llll" then
        hit <= '0';
        pr_state <= check;
else
        pr_state <= rowl;
end if:</pre>
```

حالت اول (check) تا وقتی که هیچکدام از ورودی های column فشرده نشده باشند، در این حالت میمانیم و خروجی row را 0000 میکنیم. زمانی که حتی یک کلید فشرده شود، به مرحله بعد (row1) میرویم.

```
when rowl =>
              row <= "ZZZZO";
               if column = "1111" then
                 hit <= '0';
                 pr_state <= row2;
               else
                  hit <= '1';
                  if column(0) = '0' then
                     output <= "0000";
                  elsif column(1) = '0' then
                    output <= "0001";
                  elsif column(2) = '0' then
                    output <= "0010";
                  elsif column(3) = '0' then
                    output <= "0011";
                  end if:
                  pr state <= check;
               end if;
```

این حالت برای وقتی است که قرار باشد اولین سطر row، 1 باشد. اگر دیگر کلیدی فشرده نشد، یعنی باید به مرحله بعد (انتخاب دومین سطر row) برویم. اما اگر کلیدی فشرده شده اند (0 شده اند) و عدد (column) برویم. اما اگر کلیدی فشرده شد، خوانده میشوند که کدام یک از بیت های ورودی (column) فشرده شده اند (0 شده اند) و عدد متناسب با ماتریس، در output قرار داده میشود.

```
when row2 => row <= "ZZOZ";
              if column = "1111" then
                 hit <= '0';
                 pr_state <= row3;
                 hit <= '1';
                 if column(0) = '0' then
                     output <= "0100";
                  elsif column(1) = '0' then
                    output <= "0101";
                  elsif column(2) = '0' then
                    output <= "0110";
                  elsif column(3) = '0' then
                    output <= "0111";
                  end if:
                  pr state <= check;
               end if;
```

این حالت برای وقتی است که قرار باشد دومین سطر row، 1 باشد. اگر دیگر کلیدی فشرده نشد، یعنی باید به مرحله بعد (انتخاب سومین سطر row) برویم. اما اگر کلیدی فشرده شده اند (0 شده اند) و عدد متناسب با ماتریس، در output قرار داده میشود.

```
row <= "Z0ZZ";
when row3 =>
               if column = "llll" then
                  hit <= '0';
                  pr_state <= row4;
                  hit <= '1';
                  if column(0) = '0' then
                     output <= "1000";
                  elsif column(1) = '0' then
                     output <= "1001";
                  elsif column(2) = '0' then
                     output <= "1010";
                  elsif column(3) = '0' then
                    output <= "1011";
                  end if;
                  pr_state <= check;</pre>
               end if;
```

این حالت برای وقتی است که قرار باشد سومین سطر row، 1 باشد. اگر دیگر کلیدی فشرده نشد، یعنی باید به مرحله بعد (انتخاب چهارمین سطر row) برویم. اما اگر کلیدی فشرده شده اند (0 شده اند) و عدد متناسب با ماتریس، در output قرار داده میشود.

```
when row4 => row <= "0ZZZ";
               if column = "1111" then
                 hit <= '0';
                 pr_state <= check;</pre>
                  hit <= '1':
                  if column(0) = '0' then
                     output <= "1100";
                  elsif column(1) = '0' then
                     output <= "1101";
                  elsif column(2) = '0' then
                     output <= "1110";
                  elsif column(3) = '0' then
                    output <= "11111";
                  end if;
                  pr_state <= check;
               end if;
```

این حالت برای وقتی است که قرار باشد چهارمین سطر row، 1 باشد. اگر دیگر کلیدی فشرده نشد، یعنی باید به مرحله بعد (column؛ چون شاید کلا نباید کلیدی فشرده میشد) برویم. اما اگر کلیدی فشرده شد، خوانده میشوند که کدام یک از بیت های ورودی (column) فشرده شده اند و عدد متناسب با ماتریس، در output قرار داده میشود.

برای حالات غیر مترقبه (مثلا انتخاب دو ورودی از column و...) تعریف شده که به حالت اولیهی check برویم.

.3

• ماژول sevensegment برای تبدیل ورودی binary به ورودی

```
library IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_arith.ALL;
USE IEEE.std_logic_unsigned.ALL;
USE STD.TEXTIO.ALL;

دمان کتابخانه ها. کتابخانه آخر، برای خواندن فایل است که عملیات readline و تایپ های file و تایپ های entity sevensegment is port( clk: in std_logic; input: in std_logic vector(3 downto 0); output: out bit_vector(7 downto 0); com: out std_logic_vector(3 downto 0); hit: in std_logic);
end sevensegment;
```

تعریف پورت ورودی و خروجی. 4 بیت input خروجی کیبورد است، که میتواند 16 مقدار از 0 تا 15 بگیرد. و سپس به خروجی output برای نمایش روی سون سگمنت تبدیل میشود.

تعریف فانکشن (زیربرنامه) خواندن فایل. این فانکشن، نام فایل را میگیرد و در حافظه RAM (که پیشتر تعریف شده 16 بایت است) میریزد؛ به این صورت که فایل (که از نوع text است) را طبق نام داده شده باز میکند، و هر خط را بواسطه متغیر داخل RAM1 (خروجی) میریزد. و این کار را برای هر 16 بایت (که هر بایت در خط جدا ذخیره شده، پس برای 16 خط) تکرار میکند. سپس فانکشن را صدا میزنیم، نام فایل را بهش میدهیم، و خروجی فانکشن را در RAM ذخیره میکنیم.

یکان و دهگان ورودی، برای نمایش روی دو سون سگمنت مشخص میشوند.

```
process(clk)
     variable flag: std logic := '0';
  begin
   if rising edge(clk) then
     if hit = '1' then
         if (flag = '0') then
            com <= "0001";
            output <= RAM(conv integer(ones));
            flag := '1';
         else
            com <= "0010";
            output <= RAM(conv_integer(tens));</pre>
            flag := '0';
     end if:
     elsif hit = '0' then
        output <= RAM(10);
      end if;
  end if:
   end process;
end behavioral;
```

اگر hit برابر 0 بود و کلیدی فشرده نشده بود، خروجی سون سگمنت ها بصورت "- -" خواهد بود. در غیر این صورت، ورودی یکان، ابتدا به integer تبدیل میشود، که معادل 0 تا 15 خانه ی آرایه RAM شود. سپس مقدار خانه معادل، در خروجی ریخته میشود. این عمل برای دهگان نیز تکرار میشود. با هر کلاک، خروجی بین یکان و دهگان سوییچ میشود (با تغییر پایه common). چشم متوجه این سوییچ در فرکانس بالای کلاک (50MHz) نمیشود.

• ماژول clock_division برای تبدیل فرکانس کلاک به 2kHz:

لازم است محاسبه کنیم برای تولید هر فرکانس دلخواه، باید چه تعداد کلاک بگذرد:

$$DIV = \frac{f_{fpga\ clk}}{f_{sampling}} = \frac{50MHz}{2kHz} = 25000$$

```
library IEEE;
USE IEEE.std logic 1164.ALL;
USE IEEE.std_logic_arith.ALL;
USE IEEE.std_logic_unsigned.ALL;
اضافه کردن کتابخانه های موردنیاز؛ کتابخانه اول برای گیت های منطقی (در این آزمایش not کردن یک سیگنال)، کتابخانه دوم برای عملیات
         ریاضی (مانند جمع کردن i با 1) و کتابخانه سوم برای اعداد غیر علامت دار (برای مثال 1000 را 8 (و نه -7) درنظر میگیرد) است.
                            generic( DIV : integer := 10);
entity clock division is
                             port(
                                     clk_in: in std_logic;
                                       clk out: out std logic);
end clock division;
                                         تعریف پورت های ورودی و خروجی (generic در ماژول نهایی، 25000 قرار داده میشود)
  process(clk)
      variable flag: std logic := '0';
  begin
   if rising_edge(clk) then
      if hit = '1' then
         if (flag = '0') then
             com <= "0001";
             output <= RAM(conv integer(ones));
            flag := '1';
         else
             com <= "0010";
             output <= RAM(conv_integer(tens));</pre>
            flag := '0';
      end if:
      elsif hit = '0' then
```

تعریف DIV داخل برنامه و مطابق دستور داده شده، و همچنین تعریف clk چون پورت خروجی clk قابل خواندن و اجرای عملیات (clk_in اینجا اینجام میشود (در اینجا clk_in)). کردن clk_out) نیست، تعریف پروسه برای دستورات ترتیبی، و همچنین سیگنالی که پروسه توسط آن انجام میشود (در اینجا clk_in). با هر لبه یالارونده کلاک، شمارنده (i) یک واحد زیاد میشود و اگر این عمل DIV بار انجام شود، سیگنال (clk میشود، و درنهایت clk را

output <= "111111110";

end if;
end if;
end process;
end behavioral;

END debounce:

• ماژول debouncer بعلت توضيحات سوال 1:

در خروجی قرارداده میشود.

```
LIBRARY ieee;

USE ieee.std_logic_ll64.all;

USE ieee.std_logic_unsigned.all;

ENTITY debouncer IS

GENERIC(

counter_size : INTEGER := 10); --counter size (10 bits gives 40.9us with 50MHz clock)

PORT(

clk : IN STD_LOGIC; --input clock 50MHz


button : IN STD_LOGIC; --input signal to be debounced

result : OUT STD_LOGIC); --debounced signal
```

ورودي هاي اين كد، كلاك 50MHz داخلي FPGA و داده يك بيتي هستند. خروجي قرار است همان داده يك بيتي باشد.

```
ARCHITECTURE logic OF debouncer IS
  SIGNAL flipflops : STD_LOGIC_VECTOR(1 DOWNTO 0); --input flip flops
  SIGNAL counter set : STD LOGIC;
                                                      --sync reset to zero
 SIGNAL counter out : STD LOGIC VECTOR (counter size DOWNTO 0) := (OTHERS => '0'); --counter output
 counter set <= flipflops(0) xor flipflops(1); --determine when to start/reset counter</pre>
 PROCESS(clk)
 BEGIN
    IF(clk'EVENT and clk = '1') THEN
      flipflops(0) <= button;
      flipflops(1) <= flipflops(0);
      If(counter_set = '1') THEN
                                                   -- reset counter because input is changing
        counter_out <= (OTHERS => '0');
      ELSIF(counter_out(counter_size) = '0') THEN --stable input time is not yet met
        counter_out <= counter_out + 1;</pre>
                                                   --stable input time is met
        result <= flipflops(1);
      END IF:
   END IF:
 END PROCESS;
END logic;
```

مطابق شكل زير:



ورودی فلیپ فلاپ اول، همان ورودی ما (botton) است. باید از دو فلیپ فلاپ استفاده (برای مقایسه داده در دو زمان متفاوت –که به فرکانس کلاک بستگی دارد-) شود و خروجی هایشان مقایسه شود. این سیگنال چون در process(clk) قرار میگیرند خود به خود بصورت فلیپ فلاپ سنتز میشوند.

اگر ورودی هنوز bounce داشته باشد، خروجی های این دو فلیپ فلاپ متفاوت خواهند بود، پس خروجی گیت XOR (ورودی counter برابر 1 میشود. طبق کد، اگر ورودی counter به enable فلیپ enable شده) و چون خروجی این و است (reset شده) و چون خروجی این فلیپ فلاپ خاموش میماند.

اگر bounce ورودی تمام شده باشد، خروجی فلیپ فلاپ ها یکسان خواهد بود. پس خروجی XOR برابر 0 میشود. طبق کد، در این حالت bounce از 0 تا 0111111111 میشمارد (چون به محض 1 شدن بیت یازدهم، ورودی در result قرار میگیرد) پس یعنی 2^{11} تا میشمارد (یعنی تاخیر تقریبا برابر 2^{11} 2^{11} و سپس خروجی فلیپ فلاپ دوم را بعنوان نتیجه نهایی میدهد.

یعنی ورودی پس از 40.6us نهایی میشود.

• ماژول keyboard_matrix که componentها در آن اضافه شده اند:

```
library IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_arith.ALL;
USE IEEE.std_logic_unsigned.ALL;
USE STD.TEXTIO.ALL:
                                                   اضافه کردن کتابخانه هایی که در componentهای بالا ازشان استفاده شده
entity matrix_keyboard is port( clk: in std_logic;
                                  row: out std_logic_vector(3 downto 0);
                                  column: in std logic vector(3 downto 0);
                                  output: out bit vector(7 downto 0);
                                  common: out std logic vector(3 downto 0));
end matrix keyboard;
                                          تعریف پورت های ورودی و خروجی. output و common برای سون سگمنت هستند.
architecture Behavioral of matrix keyboard is
   component debouncer GENERIC( counter_size: INTEGER := 10);
                              clk: IN STD_LOGIC;
button: IN STD LOGIC;
                       PORT (
                                result: OUT STD LOGIC);
   END component;
   component clock division generic(DIV : integer := 10);
                           port( clk_in: in std_logic;
                                  clk_out: out std_logic);
  END component;
   component keyboard port(row: out std_logic_vector(3 downto 0);
                          column: in std_logic_vector(3 downto 0);
                           clk: in std logic;
                          output: out std logic vector(3 downto 0);
                          hit: out std logic);
   END component;
   component sevensegment port( clk: in std_logic;
                                input: in std_logic_vector(3 downto 0);
                                 output: out bit_vector(7 downto 0);
                                 com: out std_logic_vector(3 downto 0);
                                hit: in std logic);
   END component;
                                                           معرفی پورت ها و genericهای componentهایی که نیاز داریم.
   signal column_stable: std_logic_vector(3 downto 0) := "0000";
   signal clk keyboard: std logic := '0';
   signal output_keyboard: std_logic_vector(3 downto 0) := "0000";
   signal hit: std logic := '0';
تعریف سیگنال های کمکی، که بین پورت های ورودی و خروجی قطعه نیستند، ولی برای ارتباط بین componentها به آنها نیاز خواهد شد.
begin
   B0: debouncer generic map (10) port map(clk, column(0), column stable(0));
   B1: debouncer generic map (10) port map(clk, column(1), column_stable(1));
   B2: debouncer generic map (10) port map(clk, column(2), column_stable(2));
   B3: debouncer generic map (10) port map(clk, column(3), column_stable(3));
   U1: clock_division generic map (25000) port map(clk, clk_keyboard);
   U2: keyboard port map(row, column stable, clk keyboard, output keyboard, hit);
   U3: sevensegment port map(clk, output_keyboard, output, common, hit);
end Behavioral;
```

Port map كردن componentها، و مشخص كردن generic آنها.

ياسخ مرحله 2

كد تست بنچ:

باتوجه به کد نوشته شده، باید قبل اولین لبه بالارونده، عدد column دلخواه ولی مخالف "1111" باشد که از حالت check برویم. در حالات row1 و row2 باید "1111" باشد که وارد این حالات نشود. قبل اینکه وارد row3 شود (قبل چهارمین لبه بالارونده کلاک؛ یعنی بعد column برابر "1101" باشد که معادل 9 است (سطر سوم، ستون دوم). و این سیکل تکرار شده تا output مدت طولانی تری برابر مقدار مطلوب باشد.

نتيجه:



مشاهده میشود در 70ns تا output ،270ns همان 9 شده است. ولی با لبه بالارونده در 230ns، وارد check میشود، و چون column ≠ 1111 ≠ ncolumn از بین حالات سطر اول، ستون دوم انتخاب میشود (بجای حالت مطلوب، یعنی سطر سوم، ستون دوم).

ياسخ مرحله 3

کد UCF:

```
net "clk" loc = p80;
net "row[0]" loc = p18;
net "row[1]" loc = p16;
net "row[2]" loc = p15;
net "row[3]" loc = p13;
net "column[0]" loc = p19;
net "column[1]" loc = p20;
net "column[2]" loc = p21;
net "column[3]" loc = p22;
net "output[0]" loc = p131;
net "output[1]" loc = p132;
net "output[2]" loc = p133;
net "output[3]" loc = p135;
net "output[4]" loc = p137;
net "output[5]" loc = p138;
net "output[6]" loc = p139;
net "output[7]" loc = p140;
net "common[0]" loc = p125;
net "common[1]" loc = p126;
net "common[2]" loc = p128;
net "common[3]" loc = p130;
```

برای clk از کلاک داخلی FPGA، برای row و column از keyboard، برای output و common از سون سگمنت استفاده شده است.