

Oral - Projet DSP (STM32F446ZE)

Slide 1 - Contexte et objectif

- Microcontrôleur: STM32F446ZE (Cortex-M4 + DSP + FPU)
- Chaîne temps réel: ADC -> DMA -> FIR Q15 -> DMA -> DAC
- Objectif: filtrer un signal micro en temps réel

Slide 2 - Architecture DSP

- ADC sur PA0, DAC sur PA4
- Timer déclenche l'échantillonnage
- DMA en buffer circulaire (ADC et DAC)
- Traitement bloc par bloc: 128 échantillons

Slide 3 - Définitions simples

- Benchmark: mesure du temps de calcul (ici en cycles CPU)
- Cycle CPU: un tic du processeur
- Temps réel: le bloc doit être traité avant l'arrivée du suivant

Slide 4 - Mesures brutes (debug)

- firCyclesLast = 9962 cycles
- firCyclesPerSample = 77 cycles/ech
- firCyclesMin = 9916 cycles
- firCyclesMax = 10230 cycles
- firCyclesSum = 14,116,551 cycles
- firBlocks = 1417 blocs

Slide 5 - Calculs benchmark

- Fréquence CPU: 168 MHz
- Fréquence échantillonnage: 8000 Hz
- Cycles moyens / échantillon: $14,116, \frac{551}{1417 \times 128} = 77.86 \text{ cycle}_{\text{e}} \text{ch}$
- Budget cycles / échantillon: $168,000, \frac{000}{8000} = 21,000 \text{ cycle}_{\text{e}} \text{ch}$
- Charge CPU FIR: $\left(\frac{77.86}{21}, 000\right) * 100 = 0.37\%$
- Temps par bloc (dernier): $\left(\frac{9962}{168}, 000, 000\right) * 1,000,000 = 59.30 \mu\text{s}$

Slide 6 - Conclusion temps réel

- Le FIR tient largement en temps réel
- Charge CPU très faible (0.37%)
- Grande marge pour d'autres traitements

Slide 7 - Comparaison datasheet

- Fréquence max CPU: 180 MHz
- Performance globale: 225 DMIPS (1.25 DMIPS/MHz)
- Comparaison utile: budget cycles par échantillon
- 21,000 cycles/ech disponibles vs 77.86 utilisés

Slide 8 - Specs utiles (datasheet)

- ADC: 12 bits, 2.4 MSPS (jusqu'à 7.2 MSPS en triple interleaved)
- DAC: 2 x 12 bits
- DMA: 16 streams, FIFO, burst
- DSP instructions + FPU simple precision

Slide 9 - Precision ADC (extrait)

- ENOB a 18 MHz: typ 10.4 bits
- ENOB a 36 MHz: typ 10.8 bits
- SNR: 64 a 68 dB selon f_{ADC}

Slide 10 - Points pour l'oral

- Explique que le benchmark mesure des cycles CPU
- Montre que la charge est largement sous le budget
- Relie DMA + buffer circulaire a la stabilite temps reel
- Appuie la comparaison avec les chiffres datasheet