

CLASSE : INDP1-C

Année Universitaire : 2025/2026

CAHIER DES CHARGES

Conception d'un Transceiver Morse Bidirectionnel sur
FPGA

Implémentation VHDL sur carte Basys 3

Réalisé par :

M. Batti MOHAMMED

M. Mabrouk RAMI

M. Saoudi ANAS

Supervisé par :

Mme Cherif MAHA

Table des matières

1	Description Générale	2
2	Architecture Matérielle et Logique	2
2.1	Schéma Fonctionnel Simplifié	2
3	Spécifications Fonctionnelles Détaillées	2
3.1	Module de Décodage (Réception)	2
3.2	Module d'Encodage (Émission Automatique)	3
3.3	Interface de Communication (UART)	3
4	Contraintes Techniques	3
5	Livrables Attendus	3

1 DESCRIPTION GÉNÉRALE

Le présent projet s'inscrit dans le cadre du module de conception numérique avancée. Il vise à développer un système complet de traitement du code Morse exploitant l'architecture parallèle d'un FPGA (Field-Programmable Gate Array).

Le système, implémenté sur une carte **Basys 3** (Chipset Xilinx Artix-7), fonctionnera de manière **bidirectionnelle** :

1. **Mode Décodeur (Entrée Manuelle)** : Traduction en temps réel des impulsions utilisateur (Bouton) vers du texte (Affichage local + Terminal PC).
2. **Mode Encodeur (Générateur Automatique)** : Traduction d'une sélection binaire (Switchs) vers une séquence sonore Morse parfaite.

L'objectif pédagogique est de maîtriser les machines à états finis (FSM), la gestion précise des timers matériels, le multiplexage d'affichage et les protocoles de communication série (UART).

2 ARCHITECTURE MATÉRIELLE ET LOGIQUE

Le système est conçu autour d'un bloc central de traitement cadencé à 100 MHz.

2.1 Schéma Fonctionnel Simplifié

- **Entrées** :
 - **BtnC** : Signal Morse analogique (utilisateur).
 - **BtnU** : Déclencheur de lecture automatique.
 - **Switches [4:0]** : Sélection binaire de la lettre à générer.
 - **Clock** : Horloge système 100 MHz.
- **Traitement (Cœur FPGA)** :
 - *Pulse Analyzer* : Discrimination temporelle (Point vs Tiret).
 - *Morse Decoder FSM* : Conversion Séquence → ASCII.
 - *Auto-Encoder FSM* : Lecture ROM → Pilotage Buzzer.
 - *UART TX* : Sérialisation des données pour l'USB.
- **Sorties** :
 - **7-Segments** : Affichage défilant (Scrolling) des 4 derniers caractères.
 - **LEDs** : Visualisation de la durée d'appui et du buffer binaire.
 - **Pmod JA** : Sortie audio (Buzzer PWM 1kHz).
 - **USB-UART** : Envoi du texte vers le terminal PC.

3 SPÉCIFICATIONS FONCTIONNELLES DÉTAILLÉES

3.1 Module de Décodage (Réception)

Le système doit être capable de distinguer les durées d'appuis avec tolérance :

- **Point (.)** : Appui court (< 250 ms).

- **Tiret (-)** : Appui long (> 250 ms).
- **Fin de lettre** : Silence détecté (> 400 ms).

Une visualisation sur les LEDs ("Barre de progression") doit assister l'utilisateur pendant l'appui.

3.2 Module d'Encodage (Émission Automatique)

L'utilisateur sélectionne une lettre via les 5 interrupteurs (encodage binaire, ex : A=1, B=2). Un appui sur le bouton dédié déclenche la génération sonore avec des timings respectant la norme internationale (Ratio Tiret = 3x Point).

3.3 Interface de Communication (UART)

Le système doit envoyer chaque caractère décodé vers un PC via le port USB (RS-232 émulé).

- **Vitesse** : 9600 Bauds.
- **Format** : 8 bits de données, Sans parité, 1 bit de Stop (8N1).

4 CONTRAINTES TECHNIQUES

Les développements doivent respecter les contraintes matérielles de la carte cible.

Paramètre	Valeur / Contrainte
Plateforme	Digilent Basys 3 (Artix-7 XC7A35T)
Langage	VHDL (IEEE 1076)
Horloge Système	100 MHz (Oscillateur W5)
Logique E/S	Standard LVCMOS 3.3V
Anti-Rebond	Gestion logicielle obligatoire sur les boutons
Synchro Affichage	Multiplexage > 200 Hz (Persistance rétinienne)

5 LIVRABLES ATTENDUS

À l'issue du projet, le groupe fournira :

1. **Codes Sources VHDL** : Fichiers commentés (.vhd) structurés par entités.
2. **Fichier de Contraintes** : Fichier .xdc mappant les ports physiques.
3. **Bitstream** : Fichier .bit généré pour la démonstration.
4. **Rapport Technique** : Incluant les simulations (Testbench) et le présent cahier des charges.