
Izen-abizenak.	 	 	 	
NAN zenbakia	 	 	 	

Galdera teorikoak

- (a) Demagun A, B eta C etenei programa-memoriaren helbide bereatik aurrera arreta ematen dien arkitektura bat daukagula. Marraztu helbide komun horretan hiru etenei erantzuteko gai den azpierrutinaren fluxu-diagrama orokorra (puntu 1).
- (b) Azaldu ondoz-ondoko hurbilketan oinarritutako A/D bihurgailuaren funtzionamendua (puntu 1).

1. ariketa

Saskibaloiko saskien gainean 24 segunduko posesioa adierazten duten erlojuak kontrolatzeko gai den programa bat gauzatu nahi da. Alde horretatik, zazpi segmentuko hiru display ditu erloju horrek. Lehenengo bi display-ek segunduak adierazten dituzte (hamarrekoak eta batekoak), eta irugarrenak ehunenak erakusten ditu. Hurrengo irudiak erakusten duen bezala, bi pultsadore ditu konektatuta mikroprozesagailuak P2.0 eta P2.1 portuetara. Horrez gain, mikroprozesagailuaren timerra 10 ms-ro etenak sortzeko konfiguratuta dago.



Programak denbora deritzon aldagaia erabiliko du erlojuan adierazi beharreko denboraren balioa gordetzeko. denboraren balioa 240ra hasieratuko da. Timerrak

kontrolatzen dituen FLAG_10ms, FLAG_100ms eta start/stop eta reset pultsadoreen balioen arabera, hurrengo ekintzak gauzatu behar ditu sistemak:

- FLAG_10ms aktibatzen denean, beharrezkoa da pultsadoreen egoera aztertzea. Horrez gain, erlojuaren display-ak eguneratu behar dira.
- FLAG_100ms aktibatzen denean eta erlojua martxan badago, denbora aldagaia dekrementatu egingo da batean.
- start/stop pultsadorea sakatuz gero, 1 balioa jasoko du programak, eta erlojua martxan jarriko da. Berriz sakatuz gero, 0 balioa jasoko du programak, eta erlojua gelditu egin beharko da.
- reset pultsadorea sakatuz gero eta soilik erlojua geldi badago, denbora aldagaiaren balioa 240ra hasieratuko da.
- denbora aldagaia zerora iristen bada, erlojua gelditu egin behar da eta seinale akustiko bat aktibatu behar da P3.3 portuaren bitartez.

Hurrengoa eskatzen da:

- 1. Azaldutakoa kontuan hartzen dituen eta beharrezkoak diren egoera, gertaera eta ekintza guztiak kontsideratzen dituen programaren egoera, gertaera eta ekintza-makina orokorra marraztea eskatzen da (2 puntu).
- 2. Sistemak ongi funtzionatzeko, egoera/gertaera/ekintza makinarekin paraleloan exekutatu behar den denbora-makina marraztu (1 puntu).

2. ariketa

Hurrengo ezaugarriak dituen Von Neuman motako arkitektura duen memoria diseinatu nahi da:

- 8 biteko datu-busa eta 16 biteko helbide-busa.
- Reset helbidea jatorrian.
- 32 kB-eko programa-memoria eta 16 kB-eko datu-memoria.
- Bi orri izan behar ditu memoriak, 64 kB-ekoa bakoitza.
- Datu-memoria bi orrietatik eskuragarria izan behar da.
- Geratzen den memoria hutsik egon behar da derrigorrez.

Horretarako, hurrengo hardware elementuak ditugu: 16 KB-eko FLASH memoriak, 8 KB-eko RAM memoriak, 74139 motako 2tik 4rako dekodetzaileak, ate logikoak eta biegonkorrak.

Hurrengoa eskatzen da:

- (a) Konputagailuaren memoria-mapa marraztu, erabilitako guneak eta ispiluan dauden guneak zehaztuz, eta baita ere guneen hasierako eta amaierako helbideak eta horien aktibaziorako erabilitako seinaleak (1.5 puntu).
- (b) Memoriaren hardware zirkuitua irudikatu, beharrezkoak diren hardware elementuak, mikroprozesadorea eta datu- eta helbide-busen lerroak kontuan hartuta. Erabili beharreko hardware elementu kopurua minimizatu egin behar da (1.5 puntu).

3. ariketa

80c552 motako mikrokontrolatzaile baten osziladorea 24 MHz-etara jarri da, eta timer 0 eta timer 1 periferikoak (80C51 family programmers guide and instruction set dokumentua, 8. orrialdea) aldi berean konfiguratu nahi dira, 1 ms-ro eta 2.5 ms-ro etenak sortzeko, hurrenez hurren.

Hurrengoa eskatzen da:

- 1. Kalkulatu etenak 1 ms-tan etan 2.5 ms-tan gauzatu ahal izateko beharrezkoak diren erregistro berezien (kontadoreen) hasieraketa-bailoak (puntu 1). Oharra: Defektuz, timer 0 eta timer 1 periferikoen kontadoreak $f = f_{osc}/12$ mahiztasunarekin inkrementatzen dira.
- 2. Programatu mihiztatzailean timer 0 eta timer 1 periferikoak 80c552 mikroprozesagailuan hasieratzeko beharrezkoa den kodea (puntu 1).

Philips Semiconductors

80C51 Family

80C51 family programmer's guide and instruction set

TCON: TIMER/COUNTER CONTROL REGISTER. BIT ADDRESSABLE.

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	
TF1	TCON.7		er 1 overflo	-	,			ounter 1 overflows. Cleared by hardware as
TR1	TCON.6	Time	r 1 run cor	ntrol bit. Se	t/cleared b	y software	to turn Tin	ner/Counter 1 ON/OFF.
TF0	TCON.5		er 0 overflo				ne Timer/Co	ounter 0 overflows. Cleared by hardware as
TR0	TCON.4	Time	r 0 run cor	ntrol bit. Se	t/cleared b	y software	to turn Tin	ner/Counter 0 ON/OFF.
IE1	TCON.3		rnal Interru ware wher				when Exte	ernal Interrupt edge is detected. Cleared by
IT1	TCON.2	Inter Inter	. ,.	control bit	. Set/cleare	ed by softw	are to spe	cify falling edge/low level triggered External
IE0	TCON.1		rnal Interru ware wher				when Exte	ernal Interrupt edge detected. Cleared by
IT0	TCON.0	Inter Inter		control bit	. Set/clear	ed by softv	vare to spe	cify falling edge/low level triggered External

TMOD: TIMER/COUNTER MODE CONTROL REGISTER. NOT BIT ADDRESSABLE.

GATE	C/T	M1	M0	GATE	C/T	M1	M0
	Tin	ner 1			Ti	mer 0	

When TRx (in TCON) is set and GATE = 1, TIMER/COUNTERx will run only while INTx pin is high (hardware control). When GATE = 0, TIMER/COUNTERx will run only while TRx = 1 (software control). GATE

C/T Timer or Counter selector. Cleared for Timer operation (input from internal system clock). Set for Counter operation

(input from Tx input pin). Mode selector bit. (NOTE 1)

M1 Mode selector bit. (NOTE 1)

NOTE 1:

M1	MO	Op	perating Mode
0	0	0	13-bit Timer (8048 compatible)
0	1	1	16-bit Timer/Counter
1	0	2	8-bit Auto-Reload Timer/Counter
1	1	3	(Timer 0) TL0 is an 8-bit Timer/Counter controlled by the standart Timer 0 control bits. TH0 is an8-bit Timer and is controlled by Timer 1 control bits.
1	1	3	(Timer 1) Timer/Counter 1 stopped.