

RESIDÊNCIA EM MICROELETRÔNICA — POLO UFCG



Design Verification

Block Guide

MiniSoC AES

System Architecture and RTL Specification

Designer and Author	Gabriel Villanova
Document	Block Guide – MiniSoC AES

CONFIDENCIAL
V1.0.0
Setembro/2026

Sumário

1 Visão Geral

2 Arquitetura do Sistema

3 Interfaces de Topo

4 Clock, PLL e Reset

5 SPI Front-End

6 Mapa de Registradores

7 Memória Compartilhada e Arbitragem

8 AES Engine

9 Modelo de Programação

10 Organização RTL

11 Requisitos, Restrições e Limitações

12 Histórico de Revisões e Referências

Natureza deste documento: este Block Guide é uma especificação de design. Ele define o comportamento esperado do MiniSoC AES e suas interfaces; não substitui o Verification Plan, Verification Guide ou Verification Report.

1 Visão Geral

1.1 Objetivo

O MiniSoC AES é um sistema digital didático de pequeno porte criado para integrar, em um único top-level, controle por SPI, geração/seleção de clock, um engine AES-128 e uma memória compartilhada de 1024 palavras de 32 bits. O sistema foi estruturado para servir como DUT do projeto integrador da Fase 2 de Design Verification.

A função principal do sistema é permitir que um usuário carregue dados na memória, configure o AES por SPI, entregue a posse da memória ao engine AES, execute criptografia ou decriptação de múltiplos blocos de 128 bits e posteriormente recupere o resultado pela própria memória.

1.2 Escopo da primeira release

- Top-level integrado em minisoc_top.sv.
- AES-128 com chave de 128 bits e suporte aos modos ECB, CBC, PCBC, CFB, OFB e CTR.
- Processamento de 1 a 256 blocos AES armazenados em memória.
- Memória física compartilhada de 1024 x 32 bits, com processamento in-place.
- Front-end SPI para configuração, comando e monitoramento.
- SPI SCLK suportado até 25 MHz.
- PLL RTL mock alimentado por referência de 2 GHz, com divisores /1, /2, /4 e /8.
- Interface MEMORY DATA externa para leitura e escrita da memória quando o AES não é o proprietário.

1.3 Convenções de nomenclatura

Arquivo / módulo	Papel
minisoc_top.sv	Top-level de integração do sistema completo.
minisoc_aes/minisoc_aes_top.sv	Engine AES e controlador de acesso em blocos à memória.
minisoc_aes/minisoc_aes_dp.sv	Datapath AES-128.
minisoc_aes/minisoc_aes_key_exp.sv	Expansão da chave AES-128.
minisoc_spi/minisoc_spi.sv	Front-end SPI, banco de configuração e status.
minisoc_mem/minisoc_memory.sv	Modelo de memória compartilhada 1024 x 32.
minisoc_pll/minisoc_pll_mock.sv	Modelo RTL do PLL.

2 Arquitetura do Sistema

A arquitetura é organizada em quatro blocos funcionais principais: SPI Front-End, PLL mock, AES Engine e memória compartilhada. A interface MEMORY DATA representa o caminho de acesso externo à memória. O SPI coordena o sistema por meio de registradores de controle e status.




Figura 1 – Arquitetura do MiniSoC AES.

2.1 Fluxo funcional

Em operação normal, o usuário mantém a memória sob controle da interface MEMORY DATA, grava os blocos de entrada e configura o sistema via SPI. Em seguida, o PLL é habilitado e o software aguarda o sinal locked. A posse da memória é transferida ao AES, o comando START é emitido e o engine processa a quantidade configurada de blocos. Ao final, DONE é indicado pelo status e a memória pode retornar à interface externa para leitura dos resultados.

2.2 Separação entre controle e processamento

Regra de bootstrap: o SPI utiliza o clock de referência always-on e não depende do clock gerado pelo PLL. Isso permite que o software configure e habilite o PLL mesmo enquanto o clock do sistema está bloqueado.

3 Interfaces de Topo

O top-level expõe exatamente quatro grupos de interface: CLK, RESET, SPI e MEMORY DATA.

Grupo	Sinal	Dir.	Largura	Descrição
CLK	clk	I	1	Clock de referência de **2 GHz**. Alimenta o PLL mock e o domínio always-on de controle.
RESET	rst_n	I	1	Reset global ativo em nível baixo.
SPI	spi_sclk	I	1	Clock serial SPI. Frequência máxima especificada: **25 MHz.**
	spi_cs_n	I	1	Chip select ativo em nível baixo.
	spi_mosi	I	1	Dados serializados mestre → escravo.
	spi_miso	O	1	Dados serializados escravo → mestre.
MEMORY DATA	mem_clk	I	1	Clock da interface externa de memória (até 200MHz).
	mem_i_data	I	32	Dado de escrita da interface externa.
	mem_i_wr_en	I	1	1 = write; 0 = read.
	mem_i_addr	I	10	Endereço de palavra da memória, 0..1023.
	mem_o_data	O	32	Dado retornado em leitura.

Observação: a interface MEMORY DATA não possui reset dedicado. A memória não é apagada pelo reset global; somente a lógica de controle do sistema é reinicializada.

4 Clock, PLL e Reset

4.1 PLL mock

O PLL é um modelo RTL para fins de integração e verificação. Ele recebe uma referência de 2 GHz, um bit de enable e um seletor de divisor de 2 bits. Quando desabilitado, o sinal locked permanece em 0 e o clock de sistema é mantido bloqueado.

PLL_DIV_SEL	Divisor	Clock de sistema
00	/1	2.000 GHz
01	/2	1.000 GHz
10	/4	500 MHz
11	/8	250 MHz

Após a ativação do enable, o modelo aguarda uma quantidade pseudoaleatória de ciclos do clock de referência e então eleva o_locked. Somente depois do lock o clock selecionado é liberado para o domínio do AES.

4.2 Sequência de reset interno

O reset global rst_n é aplicado aos blocos de controle. Como o clock do AES fica parado enquanto o PLL não está locked, o top-level mantém o domínio do sistema em reset até que o clock tenha sido liberado e transcorram ciclos suficientes para uma inicialização determinística.

4.3 Relação de clocks

- clk: referência de 2 GHz e domínio always-on de controle/SPI.
- sys_clk: clock produzido pelo PLL e utilizado pelo AES quando o PLL está locked.
- spi_sclk: clock externo serial independente, limitado a 25 MHz.
- mem_clk: clock externo utilizado para o acesso MEMORY DATA quando esse lado é proprietário da memória.

5 SPI Front-End

5.1 Características do protocolo

- SPI Mode 0: CPOL = 0 e CPHA = 0.
- MOSI amostrado na borda de subida de spi_sclk.
- MISO atualizado na borda de descida de spi_sclk.
- Ordem de bits MSB-first.
- spi_sclk máximo: 25 MHz.
- Write: uma transação.
- Read: duas transações; a primeira seleciona o endereço e a segunda desloca o valor lido.

5.2 Formato do frame

```
39          38:33   32      31:0
+-----------+-------+-------+--------------------------------+
| RWb       | ADDR  | RSV   | DATA[31:0]                     |
+-----------+-------+-------+--------------------------------+
   1 bit      6 bit   1 bit              32 bit
```

Campo	Bits	Descrição
RWb	39	0 = WRITE; 1 = READ request.
ADDR	38:33	Endereço de 6 bits do registrador SPI.
RSV	32	Reservado; deve ser enviado como 0.
DATA	31:0	Payload de 32 bits para escrita; ignorado durante o READ request.


5.3 Clock-domain crossing

A recepção serial ocorre no domínio de spi_sclk, enquanto o banco de registradores é atualizado no clock always-on. O evento de frame completo é transportado por sincronização de evento/toggle, permitindo capturar o frame completo no domínio de controle sem depender da duração de um pulso de spi_sclk.

6 Mapa de Registradores


Addr	Registro	Acesso	Descrição
0x00	KEY0	R/W	cfg_key[127:96]
0x01	KEY1	R/W	cfg_key[95:64]
0x02	KEY2	R/W	cfg_key[63:32]
0x03	KEY3	R/W	cfg_key[31:0]
0x04	IV0	R/W	cfg_iv[127:96]
0x05	IV1	R/W	cfg_iv[95:64]
0x06	IV2	R/W	cfg_iv[63:32]
0x07	IV3	R/W	cfg_iv[31:0]
0x08	COUNTER_HI	R/W	cfg_counter[63:32]
0x09	COUNTER_LO	R/W	cfg_counter[31:0]
0x0A	NUM_BLOCKS	R/W	Quantidade de blocos AES de 128 bits: 1..256.
0x0B	AES_CONTROL	R/W	START, DECRYPT e MODE.
0x0C	AES_STATUS	R	BUSY, DONE, ERROR e BLOCKS_DONE.
0x0D	VERSION	R	Identificação da versão do front-end.
0x0E	SYSTEM_CONTROL	R/W	MEM_SEL_AES, PLL_ENABLE e PLL_DIV_SEL.
0x0F	SYSTEM_STATUS	R	PLL_LOCKED.
0x3F	NOP	-	Endereço reservado para a fase de retorno de uma leitura SPI.

6.1 AES_CONTROL



START é um comando write-one-pulse: escrever 1 solicita uma nova operação. DECRYPT seleciona decriptação nos modos que utilizam o primitive inverso (DECRYPT = 1 => descriptografia, se DECRIPT = 0 então, o modo é de criptografia). MODE define o modo de operação.

6.2 AES_STATUS



DONE permanece indicado após o término da operação e é limpo quando um novo START válido é aceito. BLOCKS_DONE contabiliza quantos blocos de 128 bits já foram processados.

6.3 SYSTEM_CONTROL e SYSTEM_STATUS

Registro / campo	Bits	Função
SYSTEM_CONTROL.MEM_SEL_AES	0	0 = interface MEMORY DATA possui a memória; 1 = AES possui a memória.
SYSTEM_CONTROL.PLL_ENABLE	1	Habilita o PLL mock.
SYSTEM_CONTROL.PLL_DIV_SEL	3:2	Seleciona /1, /2, /4 ou /8.
SYSTEM_STATUS.PLL_LOCKED	0	Indica que o PLL concluiu a aquisição e liberou o clock de sistema.

7 Memória Compartilhada e Arbitragem

7.1 Organização física

A memória possui 1024 posições de 32 bits. Como cada bloco AES possui 128 bits, cada bloco ocupa quatro endereços consecutivos. A capacidade máxima é, portanto, 256 blocos AES.

Palavra do bloco AES	Endereço relativo	Bits do bloco
Word 0	base + 0	[127:96]
Word 1	base + 1	[95:64]
Word 2	base + 2	[63:32]
Word 3	base + 3	[31:0]

Exemplo: para um bloco 128'h00112233445566778899AABBCCDDEEFF armazenado na base 0, mem[0]=0x00112233, mem[1]=0x44556677, mem[2]=0x8899AABB e mem[3]=0xCCDDEEFF.

7.2 Ownership

A memória possui um único recurso físico compartilhado. A propriedade do porto é definida por MEM_SEL_AES. Quando MEM_SEL_AES=0, sinais de endereço, dados, write-enable e clock são provenientes da interface MEMORY DATA. Quando MEM_SEL_AES=1, esses sinais são provenientes do AES Engine.

Regra de exclusão mútua: apenas um mestre pode acessar a memória em cada instante. A troca de ownership deve ocorrer com o AES ocioso e sem uma operação externa de memória em andamento.

7.3 Semântica da interface externa

- mem_i_wr_en = 1: escrita de mem_i_data no endereço mem_i_addr na borda ativa de mem_clk.
- mem_i_wr_en = 0: leitura do endereço mem_i_addr; o dado é disponibilizado em mem_o_data de acordo com o modelo síncrono da memória.
- A memória não possui reset funcional e seu conteúdo inicial não deve ser assumido.

8 AES Engine

8.1 Primitive criptográfico

O datapath implementa AES com bloco de 128 bits e chave de 128 bits. A expansão de chave produz as round keys necessárias às dez rodadas do AES-128. O datapath suporta cipher e inverse cipher para os modos que necessitam de decriptação direta.

8.2 Modos de operação

MODE	Modo	Comportamento
000	ECB	Cada bloco é cifrado/decrifrado independentemente.
001	CBC	Encadeamento por XOR com o vetor de chaining.
010	PCBC	Encadeamento propagado com entrada/saída do bloco anterior.
011	CFB	Usa o primitive de encrypt para gerar o fluxo aplicado por XOR.
100	OFB	Usa o primitive de encrypt e realimenta a saída criptográfica.
101	CTR	Usa AES encrypt sobre IV XOR contador de 64 bits zero-extendido; contador é incrementado por bloco.

Valores reservados: na primeira release integrada, NUM_BLOCKS deve estar entre 1 e 256 e MODE deve ser um dos valores 000 a 101. Configurações fora desse intervalo produzem ERROR e encerram a operação sem processamento normal.

8.3 Processamento multi-bloco

No START válido, o engine captura KEY, IV, COUNTER, MODE, DECRYPT e NUM_BLOCKS. Para cada bloco, quatro palavras são lidas da memória, o bloco de 128 bits é processado e quatro palavras são escritas de volta na mesma região. O índice do bloco é incrementado até atingir NUM_BLOCKS.

8.4 Sinais de estado

Sinal	Significado
BUSY	Engine está processando uma operação.
DONE	Operação concluída; indicação sticky até novo START aceito.
ERROR	Configuração inválida detectada no início da operação.
BLOCKS_DONE	Quantidade de blocos concluídos na operação corrente/anterior.

9 Modelo de Programação

A sequência abaixo representa o fluxo esperado do software ou do testbench para uma operação completa.

1. Selecionar MEM_SEL_AES=0 para manter a memória sob controle da interface externa.
2. Escrever os blocos de entrada na memória usando MEMORY DATA.
3. Programar KEY0..KEY3.
4. Programar IV0..IV3 quando o modo utilizar IV.
5. Programar COUNTER_HI/COUNTER_LO quando necessário.
6. Programar NUM_BLOCKS com valor de 1 a 256.
7. Programar MODE e DECRYPT em AES_CONTROL, sem START ainda.
8. Programar PLL_DIV_SEL e escrever PLL_ENABLE=1.
9. Ler SYSTEM_STATUS até PLL_LOCKED=1.
10. Transferir a memória ao AES escrevendo MEM_SEL_AES=1.
11. Escrever START=1 em AES_CONTROL.
12. Ler AES_STATUS até DONE=1; ERROR deve permanecer 0.
13. Transferir a memória de volta ao usuário com MEM_SEL_AES=0.
14. Ler os blocos resultantes através da interface MEMORY DATA.

10 Organização RTL

```
rtl/
├── minisoc_aes/
│   ├── minisoc_aes_dp.sv
│   ├── minisoc_aes_key_exp.sv
│   └── minisoc_aes_top.sv
├── minisoc_mem/
│   └── minisoc_memory.sv
├── minisoc_pll/
│   └── minisoc_pll_mock.sv
├── minisoc_spi/
│   └── minisoc_spi.sv
└── minisoc_top.sv

tb/
└── minisoc_top_tb.sv (and others)
```

O arquivo minisoc_top.sv é responsável por conectar os quatro blocos funcionais e expor somente as interfaces de topo definidas nesta especificação.

11 Requisitos, Restrições e Limitações

ID	Requisito / restrição
REQ-CLK-01	A referência clk do PLL é 2 GHz.
REQ-SPI-01	spi_sclk deve operar em frequência menor ou igual a 25 MHz.
REQ-SPI-02	O protocolo SPI utilizado pelo front-end é Mode 0 e MSB-first.
REQ-MEM-01	A memória possui 1024 palavras de 32 bits.
REQ-MEM-02	A memória suporta até 256 blocos AES de 128 bits.
REQ-MEM-03	Somente um mestre pode possuir a memória por vez.
REQ-AES-01	NUM_BLOCKS válido é 1..256.
REQ-AES-02	O resultado é escrito in-place sobre a região de memória de entrada.
REQ-PLL-01	O clock do sistema só é liberado após PLL_LOCKED.
LIM-PLL-01	minisoc_pll_mock é um modelo RTL de integração, não uma macro PLL de implementação física.
LIM-MEM-01	O wrapper atual representa uma memória física single-port com ownership mutuamente exclusivo.

12 Histórico de Revisões e Referências

12.1 Histórico de revisões

Data	Versão	Descrição	Autor
30/09/2026	1.0.0	Primeira especificação do MiniSoC AES após baseline integrado funcional.	Gabriel Villanova

12.2 Referências

- NIST FIPS 197 – Advanced Encryption Standard (AES).
- Documentação original do AES IP utilizada como referência de compatibilidade funcional do datapath e modos.
- RTL do MiniSoC AES primeira release: minisoc_top.sv, minisoc_spi.sv, minisoc_pll_mock.sv, minisoc_memory.sv e módulos minisoc_aes/*.sv.