
Apellidos y Nombre

DNI

Grupo

1 (1.5 puntos) Sea la ruta de datos MONOCICLO del procesador MIPS R2000 que se muestra en la figura adjunta:



Se trata de una ruta ampliada para permitir la ejecución de más instrucciones. Obsérvese que los multiplexores MxPC, MxER y MxDst son ahora de cuatro entradas, por lo que sus señales de control serán de dos bits. También se ha añadido funcionalidad a la ALU y al circuito de extensión del operando inmediato, de acuerdo con las siguientes tablas:

OpALU	Operación
000	S = A and B
001	S = A or B
010	S = A xor B
011	S = A nor B
100	S = A + B
101	S = A - B
110	Si A < B> S = 1
	sino $S = 0$
111	S = A (identidad)

Func_inm	Operación
00	Extender signo
01	Extender ceros
10	Poner en parte alta
	y ceros en parte baja
11	No usado

a) (0.5 puntos) Rellene la tabla siguiente con las señales de control requeridas para la ejecución de las instrucciones básicas indicadas:

Instrucción	Form	EReg	OpALU	Func_inm	LMem	EMem	МхРС	MxALU	MxDst	MxER
sub rd, rs, rt	R									
xori rt, rs, inm	I									
lw rt, desp(rs)	I									
sw rt, desp(rs)	I									
beq rs, rt, etiq	I									

h)	(1 0 punto)	Indique l	las señales	de control	requeridas para	i la eiecución	de las	s instruccione	s siguientes:

lui rt, Inm_16 #, 'Load Upper Inmediate' rt = Inmed_16 || 0x0000
jr rs # PC ←[rs], Salta a la instrucción apuntada por el contenido del registro rs
jal rs # Salto a la subrutina apuntada por el valor del registro rs
 \$31 ← [PC+4] PC ←[rs]
slt rd, rs, rt # 'Set on Less Than' Si [rs] < [rt] entonces rd = 1 sino rd = 0</pre>

Instrucción	Form	EReg	OpALU	Func_inm	LMem	EMem	MxPC	MxALU	MxDst	MxER
lui rt, Inm_16	I									
jr rs	R									
jal rs	R									
slt rd, rs, rt	R									

2	(1.5 puntos) En la ruta de datos anterior, asúmase que las operaciones en memoria conllevan 30 ns, leer c
	escribir en el banco de registros 15 ns y operar en la ALU 35 ns. El resto de retardos es despreciable.
	Indíguese, justificando SIEMPRE la respuesta:

	a) (0.3 puntos) La máxima frecuencia de reloj a la que puede trabajar este procesador monociclo.
Ī	

Para aumentar la productividad este procesador se segmenta en las 5 etapas vistas en clase (LI, DI, EX, M, ER).