#### Computação Física



Prefácio

#### ☐ Prefácio

As presentes folhas foram elaboradas com o intuito de dar apoio à exposição da matéria lecionada na unidade curricular de Computação Física, da Licenciatura em Engenharia de Informática e Multimédia (LEIM), do ISEL.

Estas folhas devem ser utilizadas em conjunto com as que foram elaboradas pelo Prof. Jorge Pais, servindo de complemento às mesmas, no sentido de fornecer ao aluno mais informação sobre os temas abordados na unidade curricular de Computação Física.

Carlos Carvalho, 2017

#### ☐ Conceito de número

- Um número é um conjunto de símbolos (algarismos), com um determinado **peso** cada, destinados a designar uma quantidade ou um código.
- A numeração romana não é ponderada, na medida em que os seus símbolos não têm uma significância posicional.

#### Números naturais (conjunto N)

Para já, irão considerar-se os números inteiros e positivos. Este conjunto recebe o nome de números naturais, porque é o conjunto que se aprende em primeiro lugar, e o mais simples.

## ☐ Sistemas de numeração

- Código numérico com significância posicional
- Em cada posição, ter-se-á um algarismo, cujo peso tem a ver com essa posição e cuja quantificação é relativa à base numérica desse número.
- A base determina a variedade de algarismos (símbolos) necessários.
- Os sistemas de numeração têm regras operatórias sobre as quantidades representadas.
- As operações realizam-se sobre os algarismos do mesmo peso, provocando arrasto para o peso seguinte.

Computação Física pág. 5 Carlos Carvalho, Maio 2017

#### ☐ Significância posicional

$$N = \sum_{i=0}^{L-1} A_i B^i = A_0 B^0 + A_1 B^1 + \dots + A_{L-1} B^{L-1}$$

*N* – Valor a representar

B − Base de numeração

L – Comprimento (número de algarismos de N)

 $A_i$  – Algarismos do número, contendo apenas símbolos possíveis em B

 $B^i$  – Peso, ou significância, do algarismo  $A_i$ 

i – Índice de iteração, indo da direita para a esquerda

Exemplo: 
$$(1987)_{10} = 7 \times 10^0 + 8 \times 10^1 + 9 \times 10^2 + 1 \times 10^3 = 7 + 80 + 900 + 1000 = 1987$$

Computação Física pág. 6 Carlos Carvalho, Maio 2017

#### ☐ Bases de numeração mais utilizadas

- Base 10 (*decimal*) Base que utilizamos no dia a dia, contendo dez algarismos (símbolos), de 0 a 9.
- Base 2 (*binário*) Base utilizada em cálculos digitais. Têm-se dois símbolos: 0 e 1. Cada dígito nesta base chama-se *bit* <u>b</u>inary digit. Na verdade, o bit é uma medida de informação.
- Base 8 (*octal*) "Auxiliar" da base 2. Oito símbolos: 0 a 7.
- Base 16 (hexadecimal) "Auxiliar" da base 2. Dezasseis símbolos: 0 a F.

Em qualquer base, de acordo com o comprimento do número utilizado, temse uma capacidade máxima de representação que é  $B^L$ .

Computação Física pág. 7 Carlos Carvalho, Maio 2017

#### ☐ Conversão entre bases de numeração

Tendo um número, este é representável de forma diferente consoante a base.

A conversão para decimal faz-se diretamente pela significância posicional.

Conversão binário → decimal:

$$(0110)_2 \rightarrow N = 0 \times 2^0 + 1 \times 2^1 + 1 \times 2^2 + 0 \times 2^3 = 2 + 4 = (6)_{10}$$

• Conversão octal → decimal :

$$(614)_8 \rightarrow N = 4 \times 8^0 + 1 \times 8^1 + 6 \times 8^2 = 4 + 8 + 6 \times 64 = (396)_{10}$$

• Conversão hexadecimal → decimal:

$$(6A4)_{16} \rightarrow N = 4 \times 16^{0} + 10 \times 16^{1} + 6 \times 16^{2} = 4 + 160 + 6 \times 256 = (1700)_{10}$$



#### ☐ Conversão entre bases de numeração

A conversão de base 10 para a base 2 faz-se através de divisões sucessivas por 2, até obter quociente 0. Vão-se aproveitando os restos das divisões.

• Conversão decimal → binário :

$$(47)_{10} \rightarrow (101111)_{2} \qquad \qquad 47 \quad \boxed{2}$$

$$LSB \longrightarrow \boxed{1} \quad 23 \quad \boxed{2}$$

$$1 \quad 11 \quad \boxed{2}$$

$$MSB - Most Significant Bit \qquad \qquad 1 \quad 5 \quad \boxed{2}$$

$$LSB - Least Significant Bit \qquad \qquad 0 \quad 1 \quad \boxed{2}$$

$$MSB \longrightarrow 1 \quad 0$$



#### ☐ Conversão entre bases de numeração

A conversão de base 10 para as bases 8 e 16 faz-se através de divisões sucessivas por 8 ou 16, respetivamente, até obter quociente 0. Vão-se aproveitando os restos das divisões.

$$(47)_{10} \rightarrow (57)_8$$

$$\begin{array}{c|cccc}
4 & 8 \\
\hline
7 & 5 & 8 \\
\hline
5 & 0
\end{array}$$

• Conversão decimal → hexadecimal :

$$(47)_{10} \rightarrow (2F)_{16}$$

$$A - 10$$

$$B-11$$

$$C - 12$$

$$D - 13$$

$$E - 14$$

$$F - 15$$

#### ☐ Conversão entre bases de numeração

A conversão de base 2 para as bases 8 e 16 faz-se, agrupando o número em conjuntos de 3 ou 4 bits, respetivamente. Dentro de cada um, converte-se como se fosse para decimal.

• Conversão binário → octal :

$$(10011011)_2 \rightarrow (010\ 011\ 011)_2 = (233)_8$$

Conversão binário → hexadecimal :

$$(1001011011)_2 \rightarrow (0010\ 0101\ 1011)_2 = (25B)_{16}$$



A conversão de base 8 ou base 16, para base 2, realiza-se fazendo corresponder um algarismo a um grupo de 3 ou 4 bits, respetivamente.

• Conversão octal → binário :

$$(4765)_8 \rightarrow (\underbrace{100}_{4} \underbrace{111}_{7} \underbrace{110}_{6} \underbrace{101}_{5})_2$$

• Conversão hexadecimal → binário :

$$(2EB)_{16} \rightarrow (\underbrace{0010}_{2} \underbrace{1110}_{E(14)} \underbrace{1011}_{B(11)})_{2}$$

## ☐ Arduino e bases de numeração

Na linguagem de programação do Arduino existe a possibilidade de se especificarem números nas bases numéricas já abordadas.

Por default, a base numérica de trabalho é a decimal.

Base	Formato	Exemplo	Comentário
10 (decimal)	nenhum	123	
2 (binário)	Prefixo "B"	B110111	Até 8 bits de comprimento. Só 0 e 1 são válidos.
8 (octal)	Prefixo "0"	0765	Só caracteres 0-7 são válidos.
16 (hexadecimal)	Prefixo "0x"	0xF2E8	Só caracteres 0-9 e A-F (ou a-f) são válidos.

Computação Física pág. 13 Carlos Carvalho, Maio 2017

#### ☐ Arduino e bases de numeração

No *serial monitor*, para especificar a escrita de números de acordo com uma determinada base numérica, devem utilizar-se os seguintes modificadores na chamada ao método Serial.print() e Serial.println().

Base	Exemplo	Resultado
10 (decimal)	Serial.print(78, DEC)	78
2 (binário)	Serial.print(78, BIN)	1001110
8 (octal)	Serial.print(78, OCT)	116
16 (hexadecimal)	Serial.print(78, HEX)	4E

Computação Física pág. 14 Carlos Carvalho, Maio 2017



#### ☐ Operação soma entre dois números binários

Esta operação é idêntica à praticada em base 10, havendo arrasto (carry) para o peso seguinte, sempre que se ultrapasse a capacidade do peso corrente.

Exemplo: Somar 
$$A = 100101 (37)_{10} \text{ com } B = 110111 (55)_{10} \rightarrow S = (92)_{10}$$

$$A = A_5 \quad A_4 \quad A_3 \quad A_2 \quad A_1 \quad A_0 = 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1$$

$$B = B_5 B_4 B_3 B_2 B_1 B_0 = 1 1 0 1 1 1$$

Olhando a cada índice (peso), de uma forma geral, tem-se  $S_i = A_i + B_i + C_{i-1}$ 

#### $\square$ Números relativos (conjunto $\mathbb{Z}$ )

- Numa subtração, no caso do subtrativo ser superior ao aditivo, não existe representação sob a forma de número natural. Por este motivo, surgiu o conjunto dos números relativos  $\mathbb{Z}$ , englobando positivos e negativos.
- Noção de <u>números simétricos</u>: são dois números, tais que somados um com o outro, o resultado é igual a zero.
- Nos computadores e, em geral, nas máquinas de cálculo, existe uma capacidade máxima de representação numérica porque o *hardware* é finito.
   Essa representação (nº de dígitos *L*), deverá contemplar tanto os números positivos como os negativos.

Computação Física pág. 16 Carlos Carvalho, Maio 2017



#### ☐ Código de complementos (complemento para dois)

Obtenção de números simétricos em binário

Algoritmo 1: Complementar todos os bits (complemento para 1) e somar 1.

Algoritmo 2: Percorrer o número da direita para a esquerda até encontrar o primeiro 1, mantê-lo, e inverter todos os bits que se seguem até chegar à extremidade esquerda.

Exemplos:	0010	$\rightarrow$	1110	Representação a 4 bits
	(+2)		(-2)	Pesos em complemento para 2:
	,		,	-8 4 2 1
	0101	$\rightarrow$	1011	Pesos em binário natural:
	(+5)		(-5)	8 4 2 1

☐ Código de complementos (complemento para dois)	+7	0111
Courgo de complementos (complemento para dois)		
	+5	0101
Em binário, ter-se-á uma representação finita a $L$ bits.	+4	0100
	+3	0011
$L=4:2^4=16$ configurações	+2	0010
	+1	0001
• 8 positivas: 0 a +7: 0000 a 0111	0	0000
• 0 magatizzage 1 a 0. 1111 a 1000	-1	1111
• 8 negativas: -1 a -8: 1111 a 1000	-2	1110
O dígito de maior peso indica o sinal algébrico do número:		1101
		1100
0, se for positivo	-5	1011
$\rightarrow$ bit de sinal	-6	1010
1, se for negativo	-7	1001
	-8	1000

Computação Física pág. 18 Carlos Carvalho, Maio 2017

☐ Representação com um número finito de bits		N	1	Z
	15	1111	+7	0111
Representação com 4 / L bits:		1110	+6	0110
Representação com 47 L otes.	13	1101	+5	0101
• Binário natural ("só positivos"):	12	1100	+4	0100
Diffatio flatural ( 80 positivos ).	11	1011	+3	0011
(0, 24, 1), (0, 15)	10	1010	+2	0010
$\{0, \ldots, 2^4 - 1\} = \{0, \ldots, 15\}$	9	1001	+1	0001
(0, 0, 0, 1)	8	1000	0	0000
$\{0, \ldots, 2^L - 1\}$	7	0111	-1	1111
	6	0110	-2	1110
<ul> <li>Código de complementos (positivos e negativos):</li> </ul>	5	0101	-3	1101
	4	0100	-4	1100
$\{-2^{(4-1)}, \ldots, 0, \ldots, +2^{(4-1)} - 1\} = \{-8, \ldots, 0, \ldots, +7\}$	3	0011	-5	1011
	2	0010	-6	1010
$\{-2^{(L-1)}, \ldots, 0, \ldots, +2^{(L-1)}-1\}$	1	0001	-7	1001
	0	0000	-8	1000

### ☐ Representação com um número finito de bits

#### • Extensão de sinal:

Em representações de maiores dimensões, os números positivos ficam com os bits à esquerda todos a zero e, os negativos, com esses bits todos a 1.

#### Exemplos:

Número	Representação a 4 bits	Representação a 16 bits (int)
+3	0011	000000000000011
+1	0001	000000000000001
-8	1000	111111111111000
-3	1101	111111111111101
-1	1111	111111111111111

Computação Física pág. 20 Carlos Carvalho, Maio 2017

#### ☐ Subtração entre números binários

- Subtração direta
- Adição ao simétrico do subtrativo (é assim que o *hardware* opera)

Exemplos com subtração direta e adição com simétrico do subtrativo:

CBN: Bw = 1. Deu 13 e ficou a dever 16.

CBC: O resultado deu -3. Correto.

*Carry* = 1: é desprezado, pois fica fora da representação.

Borrow = 0: não fica a dever nada. Arrasto, numa subtração, para um peso de ordem superior. Resultado correto.

CBN:  $Cy = 0 \rightarrow Bw = 1$  (O resultado deu 13 - incoerente)

CBC: O resultado deu -3. Correto.

#### ☐ Indicadores de erro em código binário natural

Como a capacidade de representação do *hardware* é finita, poderão haver resultados decorrentes de somas ou de subtrações que não consigam ficar dentro dessa representação.

#### Indicadores de erro:

Código binário natural
Operação soma: Carry (Cy)
Operação subtração: Borrow (Bw)

Estes ocorrerão sempre que o resultado não consiga ficar dentro da representação, originando um resultado incoerente com os operandos.



#### Indicador de erro em código binário de complementos

Em código de complementos, caso o resultado decorrente de um cálculo não se situe dentro da gama de valores permitidos, não existe representação possível. Tal significa que o resultado apresentado nesse número finito de bits será incoerente com a operação e o valor dos operandos.

Indicador de erro (operações soma e subtração): Overflow (Ov)

Por definição, o *overflow* ocorre se, tendo como operandos dois números positivos, o resultado for negativo, e vice-versa.

Sempre que se somar (ou subtrair) números de sinais algébricos opostos, o resultado ficará sempre dentro da gama de representação possível.

Carlos Carvalho, Maio 2017 Computação Física pág. 23

## ☐ Indicadores de erro em código binário natural e de complementos

Consoante se esteja a operar no domínio dos números naturais ou no dos números relativos, o número (código binário) resultante de uma operação terá o respetivo significado nesse domínio. Caso o resultado de uma operação aritmética "pretenda" dar um número fora da gama possível, tal será prontamente sinalizado pelo indicador de erro desse domínio.

Habitualmente, o *hardware* realiza as subtrações à custa da adição com o simétrico do subtrativo.

Vejamos alguns exemplos de situações e respetivo resultado e indicação de erro (se for o caso).

#### Números e bases numéricas

#### ☐ Exemplos de somas

<u>Soma</u>

$$(N)_{10}$$

$$(\mathbb{Z})_{10}$$

$$A = 1 \quad 0 \quad 0 \quad 0$$

$$+ \quad B = \frac{+ \quad 0 \quad 1 \quad 1 \quad 1}{0 \quad 1 \quad 1 \quad 1}$$

$$(-8)$$
 $+ (+7)$ 
 $(-1)$ 

$$Cy = 0$$
$$Ov = 0$$

$$A = 1 & 0 & 1 & 0 \\ + B = + 1 & 0 & 1 & 1 \\ \hline 1 & 0 & 1 & 0 & 1 \\ \hline$$

$$\frac{(-5)}{(+5)} \qquad Ov = 1$$

$$(-6) Cy = 1$$

$$Ov = 1$$

#### Números e bases numéricas

#### ☐ Exemplos de somas

<u>Soma</u>

$$(N)_{10}$$

$$(\mathbb{Z})_{10}$$

(+6)

$$A = 0 \quad 1 \quad 1 \quad 0$$

$$+ \quad B = \frac{+ \quad 0 \quad 1 \quad 1 \quad 0}{0 \quad 1 \quad 1 \quad 0 \quad 0}$$

12

$$Cy = 0$$
$$Ov = 1$$

$$A = 1 & 0 & 1 & 0 \\ + B = + 1 & 1 & 1 & 0 \\ \hline 1 & 1 & 0 & 0 & 0 \end{bmatrix}$$

$$\begin{array}{r}
10 \\
+ 14 \\
\hline
8
\end{array}$$

$$(-6)$$

$$Cy = 1$$

$$(-2) Ov = 0$$

#### Números e bases numéricas

#### ☐ Exemplos de subtrações

### Subtração

$$(N)_{10}$$

$$(\mathbb{Z})_{10}$$

$$(+6) Bw = 0$$

$$- (+1) Ov = 0$$

$$(+5)$$

Quando a subtração é feita por intermédio de uma soma, o *Cy* daí resultante deve ser transformado em *Bw*.

$$\Rightarrow Cy = 1 \rightarrow Bw = 0$$

#### Números e bases numéricas

#### ☐ Exemplos de subtrações

### <u>Subtração</u>

$$(\mathbb{Z})_{10}$$

$$\begin{array}{c|c}
6 \\
- 7 \\
\hline
15
\end{array}$$

 $(N)_{10}$ 

$$(+6) Bw = 1$$

$$- (+7) Ov = 0$$

$$(-1)$$

Na subtração direta, o bit mais à esquerda, que fica fora da representação, é diretamente o indicador (*flag*) de *Borrow*.

$$\Rightarrow Cy = 0 \rightarrow Bw = 1$$

Bw = 0

#### ☐ Exemplos de subtrações

Subtração

$$(N)_{10}$$

$$(\mathbb{Z})_{10}$$

$$A = 1 & 0 & 1 & 0 & 10 & (-6) & Bw = 0$$

$$-B = -0 & 1 & 1 & 1 & -7 & -(+7) & Ov = 1$$

$$0 & 0 & 0 & 1 & 1 & 0$$

$$\overline{B} = 1 & 0 & 0 & 0$$

$$+ 0 & 0 & 0 & 1$$

$$1 & 0 & 0 & 1 & 1$$

 $Cy = 1 \rightarrow$ 

Bw = 1

Ov = 1

#### ☐ Exemplos de subtrações

Subtração

$$(N)_{10}$$

$$(\mathbb{Z})_{10}$$

$$A = 0 \quad 1 \quad 1 \quad 1 \qquad 7 \qquad (+7)$$

$$-B = -1 \quad 0 \quad 1 \quad 0 \qquad -10 \qquad -(-6)$$

$$1 \quad 1 \quad 1 \quad 0 \quad 1 \qquad 13 \qquad (-3)$$

$$A = 0 \quad 1 \quad 1 \quad 1 \qquad (-3)$$

$$B = 0 \quad 1 \quad 0 \quad 1 \qquad +0 \quad 0 \quad 0 \quad 1 \qquad (-3)$$

$$0 \quad 1 \quad 1 \quad 0 \quad 1 \qquad (-3)$$

 $Cy = 0 \rightarrow$ 



# Circuitos combinatórios

Computação Física pág. 31 Carlos Carvalho, Maio 2017

### Conceitos introdutórios de lógica

#### ☐ Variáveis binárias (booleanas)

Neste contexto, considere-se:

• *A* e *B*, variáveis binárias independentes, correspondentes a interruptores com contactos *normally open* (NO) ou *normally closed* (NC). Atribui-se o valor lógico "1" quando são atuados e "0" quando não atuados.

$$NO \longrightarrow A \longrightarrow B \longrightarrow NC \longrightarrow A \longrightarrow B \longrightarrow B$$

• Considere-se F, variável binária dependente, correspondente a lâmpada acesa ("1") ou apagada ("0").

#### Conceitos introdutórios de lógica

#### ☐ Operações lógicas


- Existem três operações lógicas elementares NOT, AND e OR.
- A cada operação está atribuído um operador, tal que se podem escrever expressões lógicas à base destas operações elementares.
- A partir das operações lógicas elementares, é possível definir outras operações (NAND, NOR, XOR e XNOR), que embora não sendo elementares, podem ser tratadas como tal, com o devido conhecimento das regras a que obedecem.

Computação Física pág. 33 Carlos Carvalho, Maio 2017



#### ☐ Operação lógica NOT (negação lógica)

**Definição**: Operação sobre *uma* variável (ou expressão booleana), de que resulta a inversão do seu valor lógico.




Expressão algébrica

$$F = \overline{A}$$


Tabela de verdade

A lâmpada **apaga** se *A* for atuado

Símbolo lógico



ou





#### ☐ Operação lógica NOT (negação lógica)

#### **Propriedades**:


$$\overline{\overline{A}} = A$$
 Teorema da involução

$$\overline{\overline{\overline{A}}} = \overline{A}$$



#### ☐ Operação lógica AND (produto lógico)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 1 quando todas essas variáveis tiverem o valor 1.



A lâmpada acende se *A* **e** *B* forem atuados

Expressão algébrica

$$F = A.B$$

Tabela de verdade

A	В	F
0	0	0
0	1	0
1	0	0
1	1	1

Símbolo lógico 
$$\begin{array}{c} A \\ B \end{array}$$



### ☐ Operação lógica AND (produto lógico)

### **Propriedades**:

A.0 = 0 Elemento absorvente

A.1 = A Elemento neutro

A.A = A Teorema da idempotência

 $A.\overline{A} = 0$  Teorema da complementação

A.B = B.A Propriedade comutativa


(A.B).C = A.(B.C) = A.B.C Propriedade associativa

Computação Física pág. 37 Carlos Carvalho, Maio 2017



### ☐ Operação lógica OR (soma lógica)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 0 quando todas essas variáveis tiverem o valor 0.



A lâmpada acende se *A* **ou** *B* forem atuados

Expressão algébrica

$$F = A + B$$

Tabela de verdade

A	В	$oxed{F}$
0	0	0
0	1	1
1	0	1
1	1	1

Símbolo lógico

$$A \longrightarrow F$$



### ☐ Operação lógica OR (soma lógica)

**Propriedades**: 
$$A + 0 = A$$
 Elemento neutro

$$A+1=1$$
 Elemento absorvente

$$A + A = A$$
 Teorema da idempotência

$$A + \overline{A} = 1$$
 Teorema da complementação

$$A + B = B + A$$
 Propriedade comutativa

$$|(A+B)+C=A+(B+C)=A+B+C|$$
 Propriedade associativa

Carlos Carvalho, Maio 2017 Computação Física pág. 39

### **Teoremas de De Morgan**



### ☐ Teoremas de De Morgan

$$\overline{\overline{A.B.C}} = \overline{A} + \overline{B} + \overline{C}$$

$$\overline{A+B+C} = \overline{A.B.C}$$

### Exemplos de aplicação dos teoremas de De Morgan:

$$\overline{A.B} = \overline{A} + \overline{B}$$

$$\overline{A+B} = \overline{A}.\overline{B}$$

$$A.B = \overline{\overline{A.B}} = \overline{\overline{A} + \overline{B}}$$

$$F = \begin{pmatrix} A & B \\ B & B \end{pmatrix}$$

$$A + B = \overline{\overline{A + B}} = \overline{\overline{A}.\overline{B}}$$

$$F = \begin{pmatrix} A & --- \\ B & --- \end{pmatrix} \longrightarrow F$$

#### ☐ Forma AND-OR

Considere-se, por exemplo, a função lógica dada pela sua tabela de verdade.

Extraindo a função pelos 1's, sem simplificação, fica:

n	$\boldsymbol{C}$	$\boldsymbol{B}$	$\boldsymbol{A}$	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

$$F(C,B,A) = \overline{C}.\overline{B}.A + \overline{C}.B.\overline{A} + \overline{C}.B.A + C.\overline{B}.\overline{A} + C.\overline{B}.A + C.B.A$$

Forma canónica AND-OR (união de interseções – termos produto):

- -Em cada termo constam todas as variáveis da função, complementadas ou não complementadas;
- Os termos produto em que intervêm todas as variáveis da função denominam-se "termos mínimos".

Representação alternativa (apenas válida com a forma canónica):

$$F(C, B, A) = \sum (1,2,3,4,5,7)$$



#### Forma OR-AND

Considere-se, por exemplo, a mesma função lógica dada anteriormente.

Extraindo a função pelos 0's, sem simplificação, fica:

	•			•
n	C	$\boldsymbol{B}$	$\boldsymbol{A}$	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

$$F(C,B,A) = \overline{\overline{C}.\overline{B}.\overline{A} + C.B.\overline{A}} = (C+B+A).(\overline{C}+\overline{B}+A)$$

<u>Forma canónica OR-AND</u> (interseção de uniões – termos soma):


- -Em cada termo constam todas as variáveis da função, complementadas ou não complementadas;
- Os termos soma em que intervêm todas as variáveis da função denominam-se "termos máximos".

Representação alternativa (apenas válida com a forma canónica):

$$F(C,B,A) = \prod (0,6)$$

## ☐ Implementação do circuito lógico sob as formas AND-OR e OR-AND

$$F(C,B,A) = \overline{C}.\overline{B}.A + \overline{C}.B.\overline{A} + \overline{C}.B.A + C.\overline{B}.\overline{A} + C.\overline{B}.A + C.B.A$$





### ☐ Propriedades das formas AND-OR

Em simplificação algébrica, os critérios de prioridade das várias operações são:

- O símbolo AND tem prioridade sobre o OR e o XOR;
- As operações entre parêntesis têm prioridade face às que estão fora deles.

$$A + B.C = (A + B).(A + C)$$
 - Propriedade distributiva

Exemplos de aplicação de propriedades:

$$A + A.B = A. (1 + B) = A$$

$$A.B + A.C = A.(B + C)$$

$$A + \overline{A}.B = A.(1+B) + \overline{A}.B = A + A.B + \overline{A}B = A + B.(A + \overline{A}) = A + B$$

### ☐ Propriedades das formas OR-AND

Em simplificação algébrica, os critérios de prioridade das várias operações são:

• Idem, como na forma AND-OR.

$$A.(B+C) = A.B + A.C$$

- Propriedade distributiva

Exemplos de aplicação de propriedades:

$$A.(A+B) = A + A.B = A$$

$$A.(\overline{A}+B)=A.B$$

$$(A + B).(A + C) = A + A.C + A.B + B.C = A + B.C$$

$$(A + B).(C + D) = A.C + A.D + B.C + B.D$$



### ☐ Mapas de Karnaugh

Dada a morosidade da simplificação algébrica, torna-se necessário utilizar outro método de simplificação de funções lógicas.

n	$\boldsymbol{C}$	В	$\boldsymbol{A}$	F	
0	0	0	0	0	Funções não simplificadas, na sua forma canónica:
1	0	0	1	1	
2	0	1	0	1	AND-OR
3	0	1	1	1	$F(C,B,A) = \overline{C}.\overline{B}.A + \overline{C}.B.\overline{A} + \overline{C}.B.A + C.\overline{B}.\overline{A} + C.\overline{B}.A + C.B.A$
4	1	0	0	1	
5	1	0	1	1	OR-AND
6	1	1	0	0	$F(C,B,A) = (C+B+A).(\overline{C}+\overline{B}+A)$
7	1	1	1	1	



### **☐** Mapas de Karnaugh

$$F(A,B,C) = A.\overline{B}.\overline{C} + \overline{A}.B.\overline{C} + A.B.\overline{C} + \overline{A}.\overline{B}.C + A.\overline{B}.C + A.B.C$$

$$F(A, B, C) = (A + B + C).(A + \overline{B} + \overline{C})$$

n	C	В	$\boldsymbol{A}$	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

Representação alternativa da tabela de verdade

Mapa de Karnaugh

			4	
	$\overline{A}.\overline{B}.\overline{C}$ 0	$A.\overline{B}.\overline{C}$ 1	$A.B.\overline{C}$ 3	$\overline{A}.B.\overline{C}$ 2
C	$\overline{A}.\overline{B}.C$	$A.\overline{B}.C$ 5	A.B.C 7	Ā.B.C 6
			I	3

		F	4	
	0	1	1	1
C	1	1	1	0
-			$\overline{}$	3



### ☐ Características dos mapas de Karnaugh

- Tanto o diagrama de Venn como o mapa de Karnaugh são formas alternativas de representar a tabela de verdade, logo têm  $2^L$  possibilidades (áreas) distintas.
- De cada uma das áreas do mapa de Karnaugh, para uma qualquer adjacente (ou simétrica), só muda o valor de uma única variável.
- Dentro da quadrícula do mapa coloca-se o valor lógico de saída da função para a configuração de variáveis de entrada respeitante a essa quadrícula.

		<i>A</i>	1	
	$\overline{A}.\overline{B}.\overline{C}$ 0	$A.\overline{B}.\overline{C}$ 1	$A.B.\overline{C}$ 3	$\overline{A}.B.\overline{C}$ 2
C	$\overline{A}.\overline{B}.C$	$A.\overline{B}.C$ 5	A.B.C 7	$\overline{A}$ .B.C 6

### Mapas de Karnaugh

### ☐ Procedimento de simplificação utilizando mapas de Karnaugh

- A simplificação consiste em agrupar os "1"s, adjacentes ou simétricos, em grupos cuja quantidade seja potência inteira de dois. Por cada agrupamento de  $2^x$  "1"s, reduzem-se x variáveis no respetivo termo produto.
- Deve tentar agrupar-se o máximo número de "1"s.
- "1"s já presentes num agrupamento podem também constar de outro, se daí se obtiver uma maximizaçãono número de "1"s em cada grupo.

		A	l	
	$\overline{A}.\overline{B}.\overline{C}$ 0	$A.\overline{B}.\overline{C}$ 1	$A.B.\overline{C}$ 3	$\overline{A}.B.\overline{C}$ 2
C	$\overline{A}.\overline{B}.C$	$A.\overline{B}.C$ 5	A.B.C 7	$\overline{A}.B.C$ 6
				2

### Mapas de Karnaugh





### ☐ Procedimento de simplificação utilizando mapas de Karnaugh

$$F(A,B,C) = A.\overline{B}.\overline{C} + \overline{A}.B.\overline{C} + A.B.\overline{C} + \overline{A}.\overline{B}.C + A.\overline{B}.C + A.B.C$$

$$F(A, B, C) = (A + B + C).(A + \overline{B} + \overline{C})$$


	ī		i	ı
n	C	В	A	$\boldsymbol{\mathit{F}}$
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1





Simplificação do exemplo dado:


		<u> </u>	4	
	0	1	1	1
C	1	1	1	0
			$\overline{}$	3





### ☐ Exemplo de simplificação

$$F = \overline{A}.\overline{C} + \overline{A}.D + \overline{A}.B + A.\overline{D} + \overline{B}.\overline{D}$$




Quatro variáveis: 16 quadrículas

A disposição das variáveis no mapa é indiferente. Contudo, tem de ser sempre respeitada a regra da variação de apenas uma variável entre quadrículas adjacentes e entre quadrículas simétricas.



### ☐ Obtenção dos mapas



1 variável: 2 quadrículas

2 variáveis: 4 quadrículas

3 variáveis: 8 quadrículas

4 variáveis: 16 quadrículas

Geralmente, para mais de 4 variáveis, utilizam-se processos auxiliares para simplificação com mapas (e.g. variáveis inseridas)

Caso geral: n variáveis  $\rightarrow 2^n$  quadrículas

### Mapas de Karnaugh

### **□** Exemplos

		_			
A	В	C	D	X	Y
0	0	0	0	0	1
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	1	0

O conselho diretivo de uma escola é formado por 4 membros que têm de votar sobre assuntos de gestão da mesma. Pretende-se um circuito combinatório mínimo que acenda um led verde (X) quando a maioria dos votantes votar afirmativamente e um led vermelho (Y) quando a maioria votar negativamente uma determinada decisão.

X	<i>C</i>				
	0	0	0	0	
	0	0	1	0	
$A \mid$	0	1		1	ח
·	0	0	1	0	B
				)	-

Y			7		
	1	1	0	1	
	1	0	0	0	
$A \mid$	0	0	0	0	
•	1	0	0	0	B
				)	


$$X = A.C.D + A.B.D + B.C.D + A.B.C$$

$$Y = \overline{A}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{D} + \overline{B}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}$$

ISEL – Instituto Superior de Engenharia de Lisboa ADEETC – Área Departamental de Engenharia de Electrónica e Telecomunicações e de Computadores LEIM – Licenciatura em Engenharia Informática e Multimédia

### Mapas de Karnaugh

### **□** Exemplos





#### ☐ Exercícios

Construir a tabela de verdade e o mapa de Karnaugh de cada uma das seguintes funções lógicas e obter a expressão simplificada para cada função dada:

$$\begin{split} F_1 &= A.B + \overline{A}.B + \overline{A}.\overline{B} \\ F_2 &= \overline{\overline{A} + \overline{B} + \overline{C}} \\ F_3 &= \overline{B} + A.B.\overline{C} \\ F_4 &= \overline{A.B} + A.B.\overline{C} \\ F_5 &= A.\overline{C} + B.\overline{C} + A.C + \overline{B}.C \\ F_6 &= x.y.z + x.y.\overline{z} + x.\overline{y}.z + x.\overline{y}.\overline{z} \\ F_7 &= \overline{A.\overline{D} + C.B.A.\overline{D} + \overline{C}.\overline{B} + \overline{C}} \\ F_8 &= \overline{x.w.y.z + \overline{\overline{z} + \overline{x}}} \end{split}$$



### ☐ Funções incompletamente especificadas

Existem funções em que é indiferente o valor lógico de saída, em função de certas combinações das variáveis de entrada.

A	В	C	F
0	0	0	1
0	0	1	1
0	1	0	0
_	_	_	

			4	
	1	1	1	1
B	0	0	×	×
				$\overline{C}$

× - indiferente, "don't care". Pode tomar qualquer valor (1 ou 0), dependendo de como resultar uma maior simplificação.

$$\begin{bmatrix} 1 & 0 & 0 & 1 \end{bmatrix}$$

Considerando 
$$\times = 1$$
:  $F = \overline{B} + C$ 

Considerando 
$$\times = 0$$
:  $F = \overline{B}$ 


$$\begin{bmatrix} 1 & 1 & 0 \end{bmatrix}$$

Neste caso, tornava-se mais vantajoso tomar "x" como igual a 0.



### ☐ Operação lógica XOR (união exclusiva – soma aritmética módulo 2)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 1 quando quando um número ímpar dessas variáveis tomar o valor 1.



A lâmpada acende se <u>ou</u>
A <u>ou</u> B forem atuados

Expressão algébrica

$$F = A \oplus B$$
$$\equiv \overline{A}.B + A.\overline{B}$$

Símbolo lógico

$$A \longrightarrow F$$

Tabela de verdade

A	В	F
0	0	0
0	1	1
1	0	1
1	1	0
		<u>-</u> '

### Operação lógica XOR



### ☐ Operação lógica XOR (união exclusiva – soma aritmética módulo 2)

### **Propriedades:**

$$|A \oplus 0| = A$$
 Elemento neutro

$$A \oplus 1 = \overline{A}$$
 Elemento de complementação

$$A \oplus A = 0$$

$$A \oplus \overline{A} = 1$$
 Tautologia

$$A \oplus B = B \oplus A$$
 Propriedade comutativa


$$(A \oplus B) \oplus C = A \oplus (B \oplus C) = A \oplus B \oplus C$$
 Propriedade associativa

Carlos Carvalho, Maio 2017 Computação Física pág. 58



### ☐ Operação lógica XOR (aplicação)

A deteção de *overflow* pode ser feita recorrendo ao cálculo da função XOR sobre os bits de maior peso dos operados que intervêm na soma, o bit de maior peso do resultado (pesos L-1), e o carry resultante dessa soma.



Exemplo:

$$Ov = A_3 \oplus B_3 \oplus S_3 \oplus C_4 = 0 \oplus 0 \oplus 1 \oplus 0 = 1$$

$$(\mathbb{N})_{10} \qquad \qquad (\mathbb{Z})_{10}$$

$$6 (+6) Cy = 0$$


$$+ 6 + (+6) Ov = 1$$

$$12 (-4)$$



### ☐ Operação lógica XNOR (equivalência)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 1 quando quando um número par dessas variáveis tomar o valor 1.



$$F = \overline{A \oplus B}$$
$$\equiv \overline{A}.\overline{B} + A.B$$

A	В	F
0	0	1
0	1	0
1	0	0
1	1	1

A lâmpada acende se *A* e *B* forem atuados ou não atuados **em simultâneo** 

$$A \longrightarrow F$$

### ☐ Variáveis lógicas no Arduino

No Arduino, o tipo de dados boolean é o utilizado para conter valores e variáveis lógicas.

- Em essência, as variáveis do tipo boolean deveriam ocupar apenas um bit, valendo 0 ou 1. Na realidade, ocupam um byte.
- O valor *true* é qualquer valor diferente de zero. Os símbolos mais utilizados são true, HIGH, ou simplesmente, 1.
- O valor *false* é o valor zero. Os símbolos mais utilizados são false, LOW, ou simplesmente, 0.

Computação Física pág. 61 Carlos Carvalho, Maio 2017

# ☐ Operadores lógicos no Arduino

A linguagem utilizada na programação do Arduino dispõe de vários operadores lógicos que podem usar-se para construir expressões lógicas. Existem:

- Operadores *booleanos*: usados quando se pretende compôr expressões das quais resulte um valor true ou false. Dispõem-se do && (AND), | | (OR) e! (NOT).
- Operadores bitwise (bit a bit): usados quando se pretende realizar operações lógicas ao nível do bit. Dispõem-se do & (AND), | (OR), ~ (NOT) e ^ (XOR).

## ☐ Operadores lógicos no Arduino

- Pode utilizar-se o Arduino para simular as operações lógicas que os circuitos integrados realizariam em *hardware*.
- As variáveis lógicas externas são lidas para uma variável boolean (lógica) através da função digitalRead(Dx), que lê o valor do pino digital (físico).
- Em termos de variedade e de simplicidade de escrita, podem utilizar-se os operadores *bitwise* para realizar as operações lógicas no Arduino, à exceção da operação NOT, em deve utilizar-se o operador que não é *bitwise*.

(AND) A & B

(OR) A  $\mid$  E

(XOR) A  $^{\circ}$  B

(NOT) !A

### ☐ Operadores lógicos no Arduino - exemplos

Considere-se variáveis byte A = B10011001 e B = B00111010

$$(AND) - A \&\& B = 1 (true)$$

• Com operadores boolean,

o resultado fica:

$$(OR)$$
 - A | B = 1 (true)

$$(NOT) - !A = 0 (false)$$

• Com operadores bitwise,

o resultado fica:

$$(AND) - A \& B = 00011000 (true)$$

$$(OR) - A \mid B = 10111011 \text{ (true)}$$

$$(XOR) - A ^ B = 10100011 (true)$$

$$(NOT)$$
 -  $\sim A = 01100110 (true)$ 



### ☐ Operação lógica AND no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = A.B$$

$$A \longrightarrow F$$

Pode usar-se o operador & diretamente, ou definir-se uma função AND de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean AND (boolean A, boolean B){
  return A & B;
}
```



### ☐ Operação lógica AND no Arduino - exemplos e variantes

```
Considerando, por exemplo, A = B10011001 e B = B00111010, para
a função anterior:
boolean AND (boolean A, boolean B){
   return A & B;
Evocando-se F = AND(A, B) resultará em F = 1 (true).
Alterando os tipos de dados e redefinindo a função para:
byte AND (byte A, byte B) {
   return A & B;
Evocando-se F = AND(A, B) resultará em F = 00011000.
```

### Operação lógica AND



### ☐ Operação lógica AND no Arduino - exemplos e variantes


Considerando-se a byte AND (byte A, byte B) { return A & B; definição anterior, }

A e B correspondem a  $A = A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$  e  $B = B_7 B_6 B_5 B_4 B_3 B_2 B_1 B_0$ .

Tendo-se F = AND(A, B), F corresponderá a  $F = F_7F_6F_5F_4F_3F_2F_1F_0$ .

Se A = B10011001 eB = B00111010, F = B00011000.

A função operará como se do seguinte circuito se tratasse:





### ☐ Operação lógica OR no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = A + B$$

Pode usar-se o operador | diretamente, ou definir-se uma função OR de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.


```
boolean OR (boolean A, boolean B){
  return A | B;
}
```



### ☐ Operação lógica NOT no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = \overline{A}$$



Pode usar-se o operador ! diretamente, ou definir-se uma função NOT de uma variável da seguinte forma, em que o valor de retorno e a variável de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean NOT (boolean A){
  return !A;
}
```



### ☐ Operação lógica XOR no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F=A\oplus B$$
  $A \longrightarrow B$ 

Pode usar-se o operador ^ diretamente, ou definir-se uma função XOR de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean XOR (boolean A, boolean B){
  return A ^ B;
}
```



### ☐ Operação lógica XNOR no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = \overline{A \oplus B}$$

$$A \longrightarrow B$$

Podem usar-se os operadores ! e ^ diretamente, ou definir-se uma função XNOR de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean XNOR (boolean A, boolean B){
  return !(A ^ B);
}
```

### Implementação no Arduino



### ☐ Exemplo de implementação das funções de maioria no Arduino

```
X = F_1(A, B, C, D) = A.C.D + A.B.D + B.C.D + A.B.C
Y = F_2(A, B, C, D) = \overline{A}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{D} + \overline{B}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}
// Atribuição de pinos de entrada (A, B, C, D) e de saída (X, Y)
#define pinA 2
#define pinB 3
#define pinC 4
#define pinD 5
#define pinX 6
#define pinY 7
// Variáveis lógicas de entrada e de saída (globais)
boolean A, B, C, D, X, Y;
// Função lógica de maioria de "1"s
boolean F1(boolean A, boolean B, boolean C, boolean D){
  return A & C & D | A & B & D | B & C & D | A & B & C;
// Função lógica de maioria de "0"s
boolean F2(boolean A, boolean B, boolean C, boolean D){
  return !A & !C & !D | !A & !B & !D | !B & !C & !D | !A & !B & !C;
```



#### ☐ Exemplo de implementação das funções de maioria no Arduino (cont.)

```
X = F_1(A, B, C, D) = A.C.D + A.B.D + B.C.D + A.B.C
Y = F_2(A, B, C, D) = \overline{A}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{D} + \overline{B}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}
// Leitura de pinos físicos digitais para as variáveis de entrada
void lerEntradas(){
  A = digitalRead(pinA);
  B = digitalRead(pinB);
  C = digitalRead(pinC);
  D = digitalRead(pinD);
// Calcular o valor das funções de maioria
void calcularFuncoesCombinatorias(){
  X = F1(A, B, C, D);
  Y = F2(A, B, C, D);
// Escrita das variáveis de saída em pinos físicos digitais
void escreverSaidas(){
  digitalWrite(pinX, X);
  digitalWrite(pinY, Y);
```

# Implementação no Arduino

#### ☐ Exemplo de implementação das funções de maioria no Arduino (cont.)

```
X = F_1(A, B, C, D) = A.C.D + A.B.D + B.C.D + A.B.C
Y = F_2(A, B, C, D) = \overline{A}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{D} + \overline{B}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}
// Configuração dos pinos de saída e de entrada
void setup(){
  pinMode(pinA, INPUT);
  pinMode(pinB, INPUT);
  pinMode(pinC, INPUT);
  pinMode(pinD, INPUT);
  pinMode(pinX, OUTPUT);
  pinMode(pinY, OUTPUT);
// Execução cíclica das funções lógicas
void loop(){
   lerEntradas();
   calcularFuncoesCombinatorias();
   escreverSaidas();
```

# Implementação no Arduino



#### Exemplo de implementação das funções de maioria no Arduino (cont.)

```
X = F_1(A, B, C, D) = A.C.D + A.B.D + B.C.D + A.B.C
Y = F_2(A, B, C, D) = \overline{A}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{D} + \overline{B}.\overline{C}.\overline{D} + \overline{A}.\overline{B}.\overline{C}
// Função lógica de maioria de "1"s
boolean F1(boolean A, boolean B, boolean C, boolean D) {
  return A & C & D | A & B & D | B & C & D | A & B & C;
// Função lógica de maioria de "0"s
boolean F2(boolean A, boolean B, boolean C, boolean D) {
  return !A & !C & !D | !A & !B & !D | !B & !C & !D | !A & !B & !C;
// Calcular o valor das funções de maioria (Versão mais compacta)
void calcularFuncoesCombinatorias(){
  digitalWrite(pinX, F1(digitalRead(pinA), digitalRead(pinB), digitalRead(pinC), digitalRead(pinD)));
  digitalWrite(pinY, F2(digitalRead(pinA), digitalRead(pinB), digitalRead(pinC), digitalRead(pinD)));
// Configuração dos pinos de saída (os outros, por default, são entrada)
void setup(){
  pinMode(pinX, OUTPUT);
  pinMode(pinY, OUTPUT);
                                                 Esta versão não precisa de declaração de variáveis, dado
// Execução cíclica das funções lógicas
                                                 que se têm em atenção apenas os pinos digitais de entrada.
void loop(){
  calcularFuncoesCombinatorias();
```



## ☐ Operação lógica NAND (aglutinação das funções NOT e AND)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 0 quando todas essas variáveis tiverem o valor 1.

**Propriedades**:

$$A \uparrow 1 = \overline{A.1} = \overline{A}$$

$$A \uparrow 0 = \overline{A.0} = 1$$

$$A \uparrow A = \overline{A.A} = \overline{A}$$

$$A \uparrow \overline{A} = \overline{A.\overline{A}} = \overline{A}$$
• Não associativa
$$A \uparrow \overline{A} = \overline{A.\overline{A}} = 1$$

$$A \uparrow B = B \uparrow A$$

$$(A \uparrow B) \uparrow C = \overline{A.\overline{B.C}} = A.B + \overline{C} = \overline{A} + \overline{B} + \overline{C}$$

$$A \uparrow B \uparrow C = \overline{A.B.C} = \overline{A} + \overline{B} + \overline{C} \neq (A \uparrow B) \uparrow C$$

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0



## ☐ Operação lógica NAND (aglutinação das funções NOT e AND)

A função NAND diz-se funcionalmente completa porque, a partir dela, podem sintetizar-se as funções lógicas básicas NOT, AND e OR.

Assim, qualquer função lógica pode ser realizada usando exclusivamente portas lógicas do tipo NAND.




## ☐ Operação lógica NAND (aglutinação das funções NOT e AND)

As expressões AND-OR têm imediata conversão para portas NAND.

#### Exemplo:

$$H = A.B + C.D + E.F = \overline{A.B} + \overline{C.D} + \overline{E.F} = \overline{A.B.C.D.E.F} = (A \uparrow B) \uparrow (C \uparrow D) \uparrow (E \uparrow F)$$





## ☐ Operação lógica NOR (aglutinação das funções NOT e OR)

**Definição**: Operação sobre *n* variáveis, que só toma o valor 1 quando todas essas variáveis tiverem o valor 0.

$$F \equiv \begin{bmatrix} A & & \\ B & & \\ \end{bmatrix} - F \equiv \begin{bmatrix} A & & \\ B & & \\ \end{bmatrix} - F \equiv A + B$$

**Propriedades**:

$$A \downarrow 0 = \overline{A+0} = \overline{A}$$

$$A \downarrow 1 = \overline{A+1} = 0$$
• Comutativa
$$A \downarrow A = \overline{A+A} = \overline{A}$$
• Não associativa
$$A \downarrow \overline{A} = \overline{A+\overline{A}} = 0$$

$$A \downarrow B = B \downarrow A$$

$$(A \downarrow B) \downarrow C = \overline{A+B+C} = (A+B).\overline{C} = \overline{A}.\overline{B}.\overline{C}$$

$$A \downarrow B \downarrow C = \overline{A+B+C} = \overline{A}.\overline{B}.\overline{C} \neq (A \downarrow B) \downarrow C$$

A	$\boldsymbol{B}$	F
0	0	1
0	1	0
1	0	0
1	1	0



## ☐ Operação lógica NOR (aglutinação das funções NOT e OR)

A função NOR diz-se funcionalmente completa porque, a partir dela, podem sintetizar-se as funções lógicas básicas NOT, AND e OR.

Assim, qualquer função lógica pode ser realizada usando exclusivamente portas lógicas do tipo NOR.




## ☐ Operação lógica NOR (aglutinação das funções NOT e OR)

As expressões OR-AND têm imediata conversão para portas NOR.

Exemplo: 
$$H = (A+B).(C+D).(E+F) = \overline{A+B}.\overline{C+D}.\overline{E+F} =$$

$$= \overline{\overline{A+B} + \overline{C+D} + \overline{E+F}} = (A \downarrow B) \downarrow (C \downarrow D) \downarrow (E \downarrow F)$$





## ☐ Operação lógica NAND no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = \overline{A.B}$$

$$A = B$$

Podem usar-se os operadores ! e & diretamente, ou definir-se uma função NAND de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean NAND (boolean A, boolean B){
  return !(A & B);
}
```



## ☐ Operação lógica NOR no Arduino

Tendo em conta a definição feita anteriormente, ou seja:

$$F = \overline{A + B}$$

$$A = A$$

$$B = A$$

Podem usar-se os operadores ! e | diretamente, ou definir-se uma função NOR de duas variáveis da seguinte forma, em que o valor de retorno e as variáveis de entrada, sendo booleanos, só poderá resultar em *true* ou *false*.

```
boolean NOR (boolean A, boolean B){
  return !(A | B);
}
```




# ☐ Resumo das várias operações (portas) lógicas


Nome da operação	Símbolo lógico	Expressão lógica		
NOT	$A \longrightarrow F$	$F = \overline{A}$		
AND	$A \longrightarrow F$	F = A.B		
OR	$A \longrightarrow F$	F = A + B		
XOR	$A \longrightarrow F$	$F = A \oplus B$		
NAND	$A \longrightarrow F$	$F = \overline{A.B}$		
NOR	$A \longrightarrow F$	$F = \overline{A + B}$		
XNOR	$A \longrightarrow F$	$F = \overline{A \oplus B}$		





#### ☐ Circuitos integrados


As portas lógicas já estudadas existem comercialmente em circuito integrado, em *chips* que variam na quantidade de portas e no número de entradas por porta.























#### ☐ Exercício

Obter a expressão simplificada da função G (sugestão: comece do lado das entradas e vá obtendo a expressão lógica à saída de cada porta, simplificando sucessivamente, até chegar à saída).






#### ☐ Portas *tri-state*


Tal como o nome indica, este tipo de portas possui <u>três</u> estados possíveis: "0", "1" e "alta impedância" (resistência infinita – circuito aberto), significativo de que a porta se encontra desligada do resto do circuito que tenha a jusante da saída.

Existem algumas variantes possíveis, com o seu respetivo símbolo lógico:





#### Portas tri-state



O terminal E (*enable*) permite que a porta esteja ativa (inserida no circuito), colocando na sua saída o valor que lhe for solicitado, se este sinal estiver ativo (high ou low). Caso o enable não esteja ativo, a saída fica "flutuante", ou seja, como que desligada fisicamente. O conceito de *enable* é muito comum em sistemas digitais, determinando se um determinado dispositivo ou módulo se encontrará em atividade ou não.



## **☐** Multiplexagem

O conceito de multiplexagem é muito importante e encontram-se exemplos em vários aspetos quotidianos:

- Caixa de velocidades do automóvel
- Único cabo partilhado por várias extensões telefónicas
- Sintonia de postos de rádio
- Lugar sentado na sala de aula

Em cada instante, apenas uma e só uma possibilidade poderá estar presente nos vários cenários acima.




## ☐ Conceito funcional da multiplexagem

O conceito de multiplexagem consiste em comutar (escolher) apenas uma entre n entradas possíveis e ligá-la à saída.

O bloco de controlo, em função dos seus  $\log_2 n$  bits, promove a <u>seleção</u> da entrada a ligar à saída.


Um sistema com esta funcionalidade denomina-se multiplexador (*multiplexer*).





#### ☐ Exemplo de implementação de um *multiplexer*

Utilizando portas tri-state e um bloco de controlo com o comportamento apropriado, é possível implementar um *multiplexer* como o mostrado de seguida.




Em função da combinação  $S_1S_0$  (bits de seleção), apenas uma das quatro saídas do bloco de controlo (a-d) estará ao nível lógico 1, estando as restantes ao nível lógico 0. Tal faz com que apenas uma das entradas (A-D) apareça ligada à saída, ficando as restantes em alta impedância. O módulo de controlo descodifica a combinação  $S_1S_0$  e ativa a ligação correspondente entre a entrada e a saída. Este módulo local é um descodificador (decoder).




## ☐ Multiplexer lógico

O *multiplexer* lógico assenta no mesmo princípio já descrito genericamente para os *multiplexers*, ou seja, coloca na sua saída o valor lógico presente na entrada determinada pelos bits de seleção.

#### Símbolos lógicos:







MUX 4×1



#### ☐ Síntese do *multiplexer* (MUX) 2×1

Trata-se de um circuito com três entradas digitais, logo, cuja saída é determinada pela combinação de três variáveis lógicas.









#### ☐ Circuito do *multiplexer* (MUX) 4×1

Neste caso, a síntese da função é feita de acordo com uma função de seis variáveis lógicas de entrada.



MUX 
$$4\times1$$

$$Y = \overline{S_1}.\overline{S_0}.A + \overline{S_1}.S_0.B + S_1.\overline{S_0}.C + S_1.S_0.D$$





#### ☐ Descodificador (*decoder*)

O *multiplexer* utilizando portas *tri-state* fazia recurso a um *decoder* para ativar uma e só uma porta *tri-state*.





Tabela de verdade e expressões do *decoder* 


Símbolo lógico



#### ☐ Descodificador (*decoder*)

O *decoder* poderá também ter uma entrada de *enable*, a qual permitirá o funcionamento normal do dispositivo. Se o *enable* for igual a "0", todas as suas saídas deverão ficar a "0". Com esta definição, o circuito lógico do *decoder* será:








#### □ Demultiplexer


O *demultiplexer* realiza a função inversa do *multiplexer*, ou seja, tendo uma entrada, coloca o valor lógico que esta apresenta numa das suas  $2^n$  saídas, sendo que essa saída é selecionada por n entradas de seleção. A sua função é praticamente igual à do descodificador, diferindo no facto deste último colocar sempre "1" na saída pretendida, ao passo que o *demultiplexer* coloca "0" ou "1" dependendo do valor lógico da entrada de informação.





## ☐ Síntese do demultiplexer (DMUX) 1×2


Trata-se de um circuito com duas entradas digitais e com duas saídas, que resultam da combinação das duas variáveis lógicas de entrada.



DMUX 1×2

$$S = 0: X = D; Y = 0$$


$$S = 1: X = 0; Y = D$$



$$X = \overline{S}.D$$

$$\begin{array}{c|cc}
Y & D \\
\hline
0 & 0 \\
\hline
1 & 0 & S
\end{array}$$


$$Y = S.D$$





## ☐ Circuito do demultiplexer (DMUX) 1×4

Neste caso, a síntese de cada uma das quatro funções de saída é feita de acordo com uma função de três variáveis lógicas de entrada.




 $Y = \overline{S_1}.S_0.D$ 

 $W = S_1.\overline{S_0}.D$ 

 $Z = S_1.S_0.D$ 


— X	$S_1$	$S_{0}$	D	X	Y	W	Z
— <i>Y</i>	$\frac{-1}{0}$	0	0	0	0	0	0
— W	0	0	1	1	0	0	0
— Z	0	1	0	0	0	0 0 0 0 0 1 0	0
	0	1	1	0	1	0	0
.D	1	0	0	0	0	0	0
.D D	1	0	1	0	0	1	0
	1	1	0	0	0	0	0
.D D	1	1	1	0	0	0	1
D							





#### ☐ *Multiplexer* no Arduino


A implementação de *multiplexers* no Arduino pode ser feita segundo os mesmos princípios utilizados anteriormente para as outras funções lógicas. Num MUX que opera só com variáveis do tipo boolean (bits simples) a função de simulação no Arduino pode ser segundo a definição dada anteriormente. Exemplo para o MUX 2×1 (extensível para o MUX 4×1):





#### ☐ *Multiplexer* no Arduino

Estes módulos são compostos, estão acima do nível da porta lógica. Se se pretender realizar um MUX que tem como entrada variáveis do tipo byte em vez de variáveis boolean (bits), o mais importante é que a função de simulação no Arduino opere segundo o princípio funcional pretendido, não tendo a preocupação de operar ao nível da porta lógica. Assim, pode ficar-se com:



#### MUX $2 \times 1$

```
byte MUX_2x1 (boolean S, byte A, byte B){
  return S ? B : A;
}
```



## ☐ *Multiplexer* no Arduino

Para o caso de um MUX 4×1 que opere com variáveis do tipo byte, a função que o simula poderá ser:

```
byte MUX_4x1 (boolean S1, boolean S0, byte A, byte B, byte C, byte D){
    switch (S1 << 1 | S0){
        case B00:
            return A;
        case B01:
            return B;
        case B10:
            return C;
        case B11:
            return D;
    }
}</pre>
```

Pela definição de número, e de forma equivalente, a composição do valor do seletor da entrada poderia ser dada por S1 \* 2 + S0 , em vez de S1 << 1 | S0



## ☐ Operadores ">>"e "<<" no Arduino

Em acréscimo aos operadores *bitwise* já referidos, existem mais dois operadores, ">>"e "<<", de acordo com a seguinte sintaxe:

variável >> número de bits Operador *shift right* 

variável << número de bits Operador shift left

Estes operadores realizam o deslocamento dos bits de uma dada variável (ou constante), pelo número de posições especificado, para a direita ou para a esquerda, respetivamente. Com estes operadores e com os outros já conhecidos, é possível realizar-se o que se designa por <u>máscaras</u>.

# Operadores ">>"e "<<" no Arduino

# ☐ Operadores ">>"e "<<" no Arduino

As máscaras são úteis para se simular o valor lógico dos vários bits num dado barramento digital, tendo como efeito correspondente, a ligação de fios num aparato de *hardware*.

Com o operador ">>", os n bits mais à direita desaparecem e entram n "1"s ou "0"s do lado esquerdo, dependendo do sinal algébrico do número deslocado.

Com o operador "<<", os n bits mais à esquerda desaparecem e entram n "0"s do lado direito.

Exemplo:  $S_1=1,\ S_0=0.$  Com (S1 << 1 | S0) obtém-se B10 como pretendido.

Computação Física pág. 104 Carlos Carvalho, Maio 2017

## Operadores ">>"e "<<" no Arduino

# ☐ Operadores ">>"e "<<" no Arduino

Os operadores ">>"e" <<" também podem ser usados para realizar de forma muito rápida e computacionalmente eficiente, divisões e multiplicações por potências de 2, respetivamente. Por cada unidade de deslocamento, ter-se-á um decréscimo para metade, ou um acréscimo para o dobro, respetivamente.

#### Exemplos:

```
int x = -16; // B1111111111111110000

int y = x >> 3; // B11111111111111110, decimal: -2

int w = 1000; // B0000011111010000

int z = w << 2; // B0000111110100000, decimal: 4000
```

Computação Física pág. 105 Carlos Carvalho, Maio 2017



#### □ *Decoder* no Arduino

A implementação de *decoders* no Arduino pode ser feita segundo os mesmos princípios utilizados anteriormente para as outras funções lógicas. Num decoder que opera só com variáveis do tipo boolean (bits simples), a função de saída, simulada no Arduino, deve devolver um byte, sendo este uma composição dos vários bits de saída na posição certa. Possível implementação:

$$S_{1} - \begin{bmatrix} S_{1} & 0 \\ S_{0} - S_{0} \end{bmatrix} - a$$

$$S_{0} - \begin{bmatrix} S_{1} & 0 \\ S_{0} \end{bmatrix} - b$$

$$E - \begin{bmatrix} 2 & -c \\ S_{0} \end{bmatrix} - d$$


Decoder com dois bits de seleção

```
byte DEC2 (boolean S1, boolean S0, boolean E){
  return E << (S1 << 1 | S0);
}</pre>
```



#### ☐ Demultiplexers no Arduino

A implementação de DMUXs no Arduino pode ser feita segundo os mesmos princípios utilizados para o *decoder*. A diferença reside na entrada de dados, a qual pode ocasionar, na saída selecionada, o valor "0" ou "1" consoante o valor desta entrada. Possível implementação (para o DMUX 1×4):



```
byte DMUX_1x4 (boolean S1, boolean S0, boolean D){
  return D << (S1 << 1 | S0);
}</pre>
```


Qual é a conclusão a retirar, face ao decoder com enable?..



#### ☐ Demultiplexers no Arduino

Para o caso de um DMUX 1×4 que opere com variáveis do tipo byte, a função que o simula deverá articular-se com um *array* global que guarde os resultados das saídas do dispositivo. Uma implementação possível poderá ser:

#### DMUX 1×4



```
#define DIM_DMUX 4

byte DMUX_1x4_out[DIM_DMUX];

void DMUX_1x4 (boolean S1, boolean S0, byte D){
  for (byte i = 0; i < DIM_DMUX; i++)
     DMUX_1x4_out[i] = 0;
  DMUX_1x4_out[S1 << 1 | S0] = D;
}</pre>
```



#### ☐ Conceito de *enable*

#### Para consolidar:

Em situações nas quais se tenha a concatenação de vários módulos, pode ser útil colocar inativo qualquer um deles, consoante o objetivo pretendido. Nestas condições, evidencia-se o sinal de *enable*, o qual quando ativo (pode sê-lo a "1" ou a "0"), permite o funcionamento do respetivo dispositivo em conjunto com os outros aos quais se encontra ligado, ao passo que quando o *enable* está inativo, o mesmo módulo encontrar-se-á inibido de realizar as suas funções. Nestas circunstâncias, as suas saídas encontrar-se-ão, ou em alta impedância, ou a um nível lógico interpretável como que de inoperância.



# Circuitos sequenciais



#### ☐ Introdução

- Nos circuitos combinatórios, o valor lógico presente nas saídas é unicamente dependente do valor lógico presente, nesse momento, nas entradas.
- Nos circuitos sequenciais, o valor lógico presente nas saídas, num determinado instante, depende não só do valor das entradas nesse instante, mas também do valor lógico que as saídas tomaram anteriormente.
- Existe, assim, a necessidade de que o circuito disponha de "memória" para se "recordar" dos acontecimentos passados.




#### ☐ Conceito de memória

1. Circuito combinatório – A saída depende exclusivamente do estado das entradas.

$$A \longrightarrow F = A + B$$

2. Circuito com realimentação positiva




A saída fica com o estado anterior, não dependendo apenas do estado das entradas



#### ☐ Conceito de memória

3. Circuito com realimentação e entradas



A saída depende de variáveis de entrada e do estado anterior.


$$A = 0 \rightarrow F = B \cdot F^*$$

A variável B controla a realimentação

Por memória, entende-se a retenção de um estado durante um tempo.



#### ☐ Memória digital de 1 bit




No momento em que se liga a alimentação, é aleatório o que fica em Q, mantendo-se permanentemente este valor (0 ou 1).

D normalmente está "no ar", e se momentaneamente, em D se aplicar um valor lógico diferente do de Q, será este que ficará memorizado. Note-se que, momentaneamente, ter-se-á um curto-circuito na saída do segundo inversor.



#### ☐ Memória digital de 1 bit




Neste circuito, R e S, em repouso, estão ao nível lógico 1. Desta forma, manter-se-á em Q o valor lógico qua já esteja presente, dado que as portas NAND se encontram abertas, possibilitando realimentação.

Quando *R* é colocado a "0" e *S* se mantém a "1", *Q* ficará com o valor lógico "0", mantendo-o se já o tiver e transitando de "1" para "0" se fosse "1" que lá estivesse presente.




#### ☐ Memória digital de 1 bit



Quando *S* é colocado a "0" e *R* se mantém a "1", *Q* ficará com o valor lógico "1", mantendo-o se já o tiver e transitando de "0" para "1" se fosse "0" que lá estivesse presente.

Se R e S forem ambos atuados (colocados a "0"), Q ficará no estado "1". Esta combinação é de evitar! **Só uma das entradas poderá estar atuada!** 







Este circuito chama-se *flip-flop S-R latch* (*R*: *reset* – colocar a "0", *S*: *set* – colocar a "1"). A sua definição formal é:

- Sensível a dois sinais de entrada: *S* (*set*) para impor o estado 1, *R* (*reset*) para impor o estado "0";
- Tem duas saídas: Q, cujo valor define o estado do flip-flop, e  $\overline{Q}$  (complemento de Q);
- Toma o valor 1, quando S = 1 e R = 0;
- Toma o valor 0, quando S = 0 e R = 1;
- Mantém o estado anterior enquanto S = 0 e R = 0.

De acordo com a definição anterior, R e S têm que ser negados no esquema original, resultando no seguinte circuito redesenhado, incluindo também  $\overline{Q}$ :



Símbolo lógico:



A situação R = 1 e S = 1 não seve ser considerada. No caso concreto do presente circuito, Q ficará a 1, significando que a entrada set é prioritária sobre a reset - set overrides reset.



Tabela de verdade do *flip-flop S-R latch*.

0 0 0 0 0 1	Q
0 0 1	0
	1
0 1 0	0
0 1 1	0
1 0 0	1
1 0 1	1
1 1 0	×
1 1 1	×

 $Q^*$  - Estado anterior

Q - Estado atual

$$\begin{array}{c|ccccc}
Q & R \\
\hline
0 & 0 & \times & 1 \\
Q^* & 1 & 0 & \times & 1 \\
\hline
S & & & & \\
\end{array}$$

Se os *don't care* forem encarados como "1", *Q* fica:

$$Q = S + \overline{R}.Q^* = \overline{S + \overline{R}.Q^*} = \overline{S}.\overline{\overline{R}.Q^*}$$

Esta é a implementação já conhecida.

Se os don't care forem encarados como "0", Q fica:


$$Q = S.\overline{R} + \overline{R}.Q^* = \overline{S.\overline{R} + \overline{R}.Q^*} = \overline{\overline{R}(S + Q^*)} = \overline{R + S + Q^*}$$



A função 
$$Q = R + \overline{S + Q^*}$$

corresponde ao esquema:

(implementação com portas NOR)




Nesta versão, tudo se passa como na versão realizada com portas NAND, exceto que, no caso em que S = R = 1, Q toma o valor 0, ou seja o *reset* é prioritário sobre o *set* – *reset overrides set*.

Na verdade, a situação S = R = 1 não conduz a um valor indeterminado, mas a um valor bem definido, que é função da implementação empregue.



Comercialmente, poderá desconhecer-se como é que o *flip-flop* é implementado, pelo que a combinação de entradas S = R = 1 é de excluir.

Diagrama temporal das saídas, função das entradas S e R:



Indeterminado, função da implementação com portas

NAND ou NOR:

$$NAND \rightarrow Q = 1 e \overline{Q} = 0$$

$$NOR \rightarrow Q = 0 \text{ e } \overline{Q} = 1$$





#### □ Flip-flop "S-R-E latch" (S-R com enable)

#### Definição:

- Enquanto E = 0, é insensível às entradas  $S \in R$ , mantendo-se no estado anterior;
- Tem o comportamento do *flip-flop* "S-R latch" quando E = 1.


Tabela de verdade do *flip-flop S-R-E latch*.





Síntese a partir de um S-R latch.

Símbolo lógico:






#### Definição:


- Enquanto E=0, mantém de memória o último valor assumido pela entrada D antes da transição descendente de E;
- Mantém transparência da entrada D para a saída Q enquanto E=1.

$$egin{array}{c|cccc} E & D & Q & & & \\ \hline 0 & 0 & Q^* & & & \\ 0 & 1 & Q^* & & & \\ 1 & 0 & 0 & & & \\ 1 & 1 & 1 & & & \\ \hline \end{array}$$



Síntese a partir de um S-R-E latch.


#### Símbolo lógico:





#### ☐ Síntese direta do *flip-flop* "D latch"

A partir da definição, é possível criar a tabela de verdade que rege essa especificação e, a partir daí, sintetizar o circuito lógico mais simples.






# Resumo dos flip-flops tipo "latch"

Os *flip-flops* do tipo *latch* vistos até aqui, respondem de imediato aos estímulos que forem colocados nas suas entradas. Tal tipo de flip-flop designa-se por assíncrono.

Símbolos lógico dos *flip-flops* assíncronos já abordados:





#### ☐ Conceito de *edge-triggered*

Ao contrário dos *flip-flops* assíncronos, os quais fazem sentir de imediato na sua saída os estímulos das entradas, nalgumas circunstâncias, interessa que as células de memória seja recetivas só em determinados instantes chave.

#### Por exemplo:

No  $latch\ D$ , interessa que a célula de memória seja sensível ao valor lógico presente na entrada D, não durante todo o tempo em que a entrada E esteja a 1, mas exclusivamente na sua transição de 0 para 1 — transição ascendente de E. Flip-flops com este comportamento denominam-se "edge-triggered" (disparados no flanco, ou na transição), também se denominando por  $\underline{síncronos}$ .




#### Definição:

• Transfere a entrada *D* para a saída *Q* no instante da transição ascendente de *clock* (CLK), mantendo-a memorizada até que ocorra outra transição ascendente de *clock*.

	CLK	D	$Q^*$	Q	Tabe	Tabela de transição de estados:					
Tabela de verdade	1	0	-	0		$Q^*$	Q	D			
do <i>flip-flop D</i>	'		-	1		0	0	0			
edge triggered:	0	-	$Q^*$	$Q^*$		0	1	1			
	1		_	$Q^*$		1	0	0			
	$\downarrow$	-	$Q^*$	$Q^*$		1	1	1			



Símbolos lógicos possíveis dos flip-flops D edge-triggered:





#### Definição:


- Na transição ascendente de CLK, toma em consideração os valores presentes nas entradas J e K, de tal modo que , se Q=1, só K=1 poderá levá-lo para 0;
- Se estiver no estado Q = 0, só J = 1 poderá levá-lo para 1. Quando ambas as entradas J e K estiverem a 1, inverte o estado da saída quando acontece uma transição ascendente de CLK.



Síntese do *flip-flop J-K edge-triggered* a partir de um *flip-flop D edge-triggered*, a partir da definição:

Tabela de verdade do *flip-triggered*, a partir da definição:

flop J-K edge triggered:



CLK	J	K	$Q^*$	Q
<b>↑</b>	0	0	$Q^*$	$Q^*$
<b>↑</b>	0	1	-	0
<b>↑</b>	1	0	-	1
<b>↑</b>	1	1	$Q^*$	$\overline{\mathit{Q}^*}$
0	-	-	$Q^*$	$Q^*$
1	-	-	$Q^*$	$Q^*$
$\downarrow$	-	-	$Q^*$	$Q^*$



A tabela de transição de estados é um auxiliar muito importante para realizar o projeto de circuitos lógicos envolvendo *flip-flops*.

Tabela de transição de estados:

$$egin{array}{c|cccc} Q^* & Q & J & K \\ \hline 0 & 0 & 0 & - \\ 0 & 1 & 1 & - \\ 1 & 0 & - & 1 \\ 1 & 1 & - & 0 \\ \hline \end{array}$$

Símbolos lógicos possíveis para os *flip-flops J-K edge-triggered*:








Diagrama temporal de formas de onda:








#### Definição:

- Sempre que T = 1, inverte o estado a cada transição ascendente de CLK;
- Com T = 0, permanece no estado anterior, estando insensível ao clock.

#### Dada a definição:


Síntese a partir de um flip-

flop J-K edge-triggered




Síntese a partir de um

flip-flop D edge-triggered



Símbolo lógico:



# Flip-flop "T edge-triggered"

#### □ Flip-flop "T edge-triggered"


Tabela de verdade do *flip- flop T edge triggered*:

Tabela de transição de estados:

Diagrama temporal de formas de onda:

CLK	T	$Q^*$	Q
<b>↑</b>	0	$Q^*$	$Q^*$
<b>↑</b>	1	$Q^*$	$\overline{Q^*}$
0	-	$Q^*$	$Q^*$
1	-	$Q^*$	$Q^*$
$\downarrow$	-	$Q^*$	$Q^*$

$Q^*$	Q	T
0	0	0
0	1	1
1	0	1
1	1	0




# Resumo dos flip-flops edge-triggered


# ☐ Resumo dos flip-flops tipo "edge-triggered"

Símbolos lógico dos *flip-flops edge-triggered* (síncronos) já abordados:

Flip-flop D



Flip-flop J-K



Flip-flop T






Tabela de transição de estados dos *flip-flops* D, J-K e T:

$Q^*$	Q	D	J	K	T
0	0	0	0	-	0
0	1	1	1	-	1
1	0	0	-	1	1
1	1	1	_	0	0


# Diagramas de estado dos flip-flops





#### Diagramas de estado dos flip-flops

Trata-se sempre de *flip-flops edge-triggered*. O teste do valor lógico das entradas, que condicionará o próximo estado, ocorre sempre na transição ascendente de clock.

Flip-flop D








# ☐ Projeto de circuitos sequenciais (máquinas de estados)


O projeto *hardware* de circuitos sequenciais é baseado em *flip-flops* e designa-se por máquinas de estados. Os modelos existentes são:


- Modelo de Moore
- Modelo de Mealey
- Modelo composto Moore-Mealy.



Computação Física pág. 137 Carlos Carvalho, Maio 2017

#### ☐ Projeto de circuitos sequenciais (máquinas de estados)





Computação Física pág. 138 Carlos Carvalho, Maio 2017

# ☐ Projeto de circuitos sequenciais (máquinas de estados)

Formas de representação de sistemas:

- Diagrama de blocos
- Diagramas de estados (ASM *Algorithmic State Machine*)


Os sistemas são projetados para cumprir objetivos, realizando um algoritmo.

#### **Algoritmo**

- Processo suscetível de ser mecanizado (sistematizado), ou seja, implementado por dispositivos digitais;
- Propriedades: finito, inteligível (não existirem ambiguidades), exequível, caraterizável externamente (relação entre saídas e entradas);
- Formas de representação mais utilizadas: fluxograma, ASM *chart* (para representação de máquinas de estados).

Computação Física pág. 139 Carlos Carvalho, Maio 2017

#### ☐ Projeto de circuitos sequenciais (máquinas de estados)




Estes circuitos prestam-se à adoção de métodos de projeto sistemáticos e englobam o conhecimentos de circuitos combinatórios.

A utilização do ASM chart, como passo intermédio de um projeto de circuito sequencial, separa o problema de formulação do algoritmo e da correspondente implementação.

Computação Física pág. 140 Carlos Carvalho, Maio 2017


#### ☐ Projeto de circuitos sequenciais (máquinas de estados)



- O bloco de "Estado" é um conjunto de *p flip-flops edge-triggered*. Se forem do tipo D ou T, ter-se-ão p entradas. Com o tipo J-K, serão  $2 \times p$  entradas;
- $X_n$  é o estado presente (saídas Q dos flip-flops);
- $X_{n+1}$  é o estado seguinte, para o qual o sistema vai evoluir na próxima transição de clock;

Computação Física pág. 141 Carlos Carvalho, Maio 2017

#### ☐ Projeto de circuitos sequenciais (máquinas de estados)




- $S_n = f(X_n, E_n)$  é o conjunto de funções booleanas que relaciona as saídas  $(S_n)$  com o estado presente  $(X_n)$  e as entradas  $(E_n)$ ;
- $X_{n+1} = g(X_n, E_n)$  é o conjunto de funções booleanas que relaciona o estado seguinte  $(X_{n+1})$  com o estado presente  $(X_n)$  e as entradas  $(E_n)$ ;
- As p componentes de  $X_n$  chamam-se variáveis de estado (saídas dos flipflops após o n-ésimo impulso de clock);

Computação Física pág. 142 Carlos Carvalho, Maio 2017

#### ISEL – Instituto Superior de Engenharia de Lisboa ADEETC – Área Departamental de Engenharia de Electrónica e Telecomunicações e de Computadores LEIM – Licenciatura em Engenharia Informática e Multimédia

#### Projeto de circuitos sequenciais

#### ☐ Projeto de circuitos sequenciais (máquinas de estados)



• As funções f e g podem ser descritas por ASM ou por uma tabela de "Estado seguinte" e "Saída", função de "Estado presente" e "Entrada";

	$X_n$ $E_n$		$X_{n+1}$				$S_n$								
$x_{p-1}$	•••	$x_1$	$x_0$	$e_{n-1}$	•••	$e_1$	$e_0$	$x_{p-1}$	•••	$x_1$	$x_0$	$S_{r-1}$	•••	$s_1$	$s_0$

Computação Física pág. 143 Carlos Carvalho, Maio 2017



#### **□** Contadores

Os contadores são dispositivos destinados a realizar contagens em sequência, possuindo um registo (conjunto de *flip-flops*), sobre o qual a contagem é acumulada.


#### Caracterização dos contadores

Sequência de contagem - Binária natural - Decrescente
Crescente ou Decrescente
Crescente ou Decrescente
Outras sequências (Ex.: Código Gray)



#### **□** Contadores

Evolução da sequência de contagem num contador síncrono, módulo 4, com sequências de contagem crescente ou decrescente, respetivamente.



### ☐ Projeto estruturado de um contador módulo 3, crescente

Este contador terá três estados de contagem, necessitando portanto de dois *flip-flops* para fornecer os bits de saída.

Modelo "caixa preta" do contador módulo 3

$$CLK - S_0 - S_1 - S_1$$

 $\begin{array}{c|cccc}
S_1 & S_0 \\
\hline
0 & 0 \\
0 & 1 \\
1 & 0
\end{array}$ 

. . .


Tabela de sequência de estados e saídas

X	z n	$X_n$	<i>ı</i> +1	S	n
$x_1$	$x_0$	$x_1$	$x_0$	$s_1$	$s_0$
0	0	0	1	0	0
0	1	1	0	0	1
1	0	0	0	1	0
1	1	-	-	-	-

A saída tomará três estados: 00, 01 e 10. Apesar de 11 ser possível, não é utilizado, sendo considerado *don't care*. Se esta combinação, eventualmente, surgir quando a alimentação é ligada, ao fim de alguns *clocks*, o sistema convergirá.

### ☐ Projeto estruturado de um contador módulo 3, crescente

#### ASM do contador



- Os estados são representados por retângulos, atribuindo a cada um uma mnemónica que fica do lado esquerdo;
- A cada estado, é atribuído um código binário (*state assignment*), em que cada bit traduz o estado dos *flip-flops* do registo, sendo indicado por cima do retângulo, no lado direito;
- Dentro do retângulo, indica-se o nome das saídas ativas para o respetivo estado.

Neste exemplo, as saídas não precisam de lógica de descodificação, pois coincidem com os bits dos *flip-flops* do registo. Isto acontece porque a contagem é em binário natural.

Computação Física pág. 147 Carlos Carvalho, Maio 2017

### ☐ Projeto estruturado de um contador módulo 3, crescente

Mapa de atribuição de estados (*state assignment*)

	$X_0$	
a	b	
С	-	$X_1$

Síntese com flip-flops D





Tabela de transição de estados dos *flip-flops* D, J-K e T

$Q^*$	Q	D	J	K	T
0	0	0	0	-	0
0	1	1	1	-	1
1	0	0	-	1	1
1	1	1	-	0	0

A função de estado seguinte (FES) é um circuito combinatório que, a partir do estado atual, determina qual será o estado seguinte, individualmente para cada *flip-flop*.

### ☐ Projeto estruturado de um contador módulo 3, crescente

### Síntese com flip-flops D



$$\begin{array}{lll} D_1 = X_0 & (-="1") & D_0 = \overline{X_1 \oplus X_0} & (-="1") \\ D_1 = \overline{X_1}.X_0 & (-="0") & D_0 = \overline{X_1 + X_0} & (-="0") \end{array}$$




Tabela de transição de estados dos *flip-flops* D, J-K e T

$Q^*$	Q	D	J	K	T
0	0	0	0	-	0
0	1	1	1	-	1
1	0	0	-	1	1
1	1	1	-	0	0

Por observação do ASM e da tabela de transição de estados dos *flip-flops*, preenchem-se os mapas de Karnaugh de cada entrada dos *flip-flops*, para a transição de cada um dos estados.

### ☐ Projeto estruturado de um contador módulo 3, crescente

Síntese com *flip-flops* J-K





Tabela de transição de estados dos *flip-flops* J-K


$Q^*$	Q	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0



Na realidade, nesta situação, os blocos combinatórios de FES poderiam não usar portas lógicas, dado que nos *flip-flops* se dispõe do complemento da saída.


### ☐ Projeto estruturado de um contador módulo 3, crescente

### Síntese com flip-flops T





$Q^*$	Q	D	J	K	T
0	0	0	0	-	0
0	1	1	1	-	1
1	0	0	-	1	1
1	1	1	-	0	0



Também nesta situação, o inversor que liga de  $Q_1$  a  $T_0$  poderia ser omitido, utilizando-se diretamente a saída complementar de  $Q_1$ .

### ☐ Projeto de um circuito gerador de padrões sequenciais

É objetivo projetar uma máquina de estados que, ao ritmo dos impulsos de *clock*, acenda seis LEDs de acordo com o seguinte padrão:

Apesar de se terem seis saídas, o número de estados não é necessariamente  $2^6 = 64$ , dado que só existem três padrões diferentes que se repetem ciclicamente.

Contudo, também não se pode dizer que o número de estados seja igual a três, porque existem, nesse caso, transições de estado ambíguas.

$X_n$	$X_{n+1}$	$S_5$	$S_4$	$S_3$	$S_2$	$S_1$	$S_0$
a	b	1	0	0	0	0	1
b	c	0	1	0	0	1	0
c	b	0	0	1	1	0	0
b	a	0	1	0	0	1	0

Considerando apenas três estados, pode notarse que existe ambiguidade na transição de  $\underline{\mathbf{b}}$  para outro estado: num caso, transita para  $\underline{\mathbf{c}}$  (2<sup>a</sup> linha) e noutro, transita para  $\underline{\mathbf{a}}$  (4<sup>a</sup> linha).

# ☐ Projeto de um circuito gerador de padrões sequenciais

Como três estados implicam ambiguidade, significa que tem de se aumentar o número de estados. Com quatro estados, já não se têm ambiguidades:

$X_n$	$X_{n+1}$	$S_5$	$S_4$	$S_3$	$S_2$	$S_1$	$S_0$
a	b	1	0	0	0	0	1
b	c	0	1	0	0	1	0
c	d	0	0	1	1	0	0
d	a	0	1	0	0	1	0


Apesar de <u>b</u> e <u>d</u> terem a mesma configuração de saída, na verdade, são estados distintos, uma vez que transitam para um estado sucessor diferente. Como temos quatro estados, estes são codificados com dois bits.

Χ	n	$X_{r}$	ı+1			S	<sup>1</sup> n		
$X_1$	$X_0$	$X_1$	$X_0$	$S_5$	$S_4$	$S_3$	$S_2$	$S_1$	$S_0$
0	0	0	1	1	0	0	0	0	1
0	1	1	0	0	1	0	0	1	0
1	0	1	1	0	0	1	1	0	0
1	1	0	0	0	1	0	0	1	0

Note-se que  $S_5 = S_0$ ,  $S_4 = S_1$  e  $S_3 = S_2$ , pelo que ter-se-á que descodificar cada um destes três padrões a partir de  $X_n$ .

### ☐ Projeto de um circuito gerador de padrões sequenciais

#### ASM chart



Mapa de state assignment


$$\begin{array}{c|c}
X_0 \\
\hline
a & b \\
\hline
c & d \\
X
\end{array}$$

Síntese com flip-flops D

$$\begin{array}{|c|c|c|c|c|c|} D_1 & X_0 & D_0 & X_0 \\ \hline 0 & 1 & & 1 & 0 \\ \hline 1 & 0 & X_1 & & 1 & 0 \\ \hline & 1 & 0 & X_1 & & & & \\ D_1 = X_1 \oplus X_0 & & D_0 = \overline{X_0} \end{array}$$

Tabela de transição de estados do *flip-flip* D:


$Q^*$	Q	D
0	0	0
0	1	1
1	0	0
1	1	1




### ☐ Projeto de um circuito gerador de padrões sequenciais


#### ASM *chart*

Síntese com *flip-flops* J-K






$$J_0 = 1 K_0 = 1$$



### ☐ Projeto de um circuito gerador de padrões sequenciais

#### ASM chart



Mapa de state assignment


$$\begin{array}{c|cc}
X_0 \\
\hline
a & b \\
\hline
c & d & X_1
\end{array}$$

Síntese com flip-flops T

$$T_1 = X_0 \qquad T_0 = 1$$

Tabela de transição de estados do *flip-flip* T:

$Q^*$	Q	T
0	0	0
0	1	1
1	0	1
1	1	0




### ☐ Projeto de um circuito gerador de padrões sequenciais


#### ASM *chart*

 $X_1X_0$  $S_5$ ,  $S_0$ (a) 01 (b)  $S_4$ ,  $S_1$ 10  $S_3$ ,  $S_2$ (c) (d) $S_4$ ,  $S_1$ 

Descodificação das saídas, função das variáveis de estado:

$$S_5 = S_0 = \overline{X_1}.\overline{X_0}$$
 $S_4 = S_1 = \overline{X_1}.\overline{X_0} + X_1.\overline{X_0} = X_0(\overline{X_1} + X_1) = X_0$ 
 $S_3 = S_2 = \overline{X_1}.\overline{X_0}$ 





### ☐ Projeto de um contador de módulo variável

Projetar um contador módulo 3 ou módulo 4, em função de uma entrada *M*:

- M = 0, contagem em módulo 3;
- M = 1, contagem em módulo 4.

Existe uma entrada S que para a contagem, mantendo o valor, ou deixa avançar a contagem:

- S = 0, avanço normal;
- S = 1, para a contagem no valor máximo de contagem.

Tem duas saídas:

- F, o número é ímpar;
- G, o número é  $\geq 2$ , quando em contagem em módulo 4.

Computação Física pág. 158 Carlos Carvalho, Maio 2017


### ☐ Projeto de um contador de módulo variável

Modelo "caixa preta"

 $M - M \quad Q_0 - Q_0$   $S - S \quad Q_1 - Q_1$  G - G CLK - F - F


Aspetos especiais a ter em atenção:

- As entradas *M* e *S* não são síncronas com o *clock*;
- A saída *G* também não é síncrona com o *clock* e é dependente não só do estado, mas também da entrada *M*.




# ☐ Projeto de um contador de módulo variável

#### ASM do sistema



Mapa de state assignment:




Saída função de estado e entrada. Significa que no estado 10, se M=1, G fica ativada. No estado  $\underline{\mathbf{d}}$ , esta permanece ativa, mas se tal não acontecesse, G poderia ativar-se apenas momentaneamente (*glitch*). Nas presentes condições, G pode estar ativa até desde o início do estado  $\underline{\mathbf{c}}$ .

Síntese com *flip-flops* D


$$D_1 = \overline{Q_1}.Q_0 + Q_1.Q_0.S + Q_1.\overline{Q_0}.(S + M) = \overline{Q_1}.Q_0 + Q_1.S + Q_1.\overline{Q_0}.M$$

### ☐ Projeto de um contador de módulo variável

#### ASM do sistema



Mapa de state assignment:




Extração de expressões simplificadas em mapas de Karnaugh com variáveis inseridas:


- Extrair os "1"s presentes no mapa, considerando como "0" as variáveis, e aproveitando os eventuais *don't care* para simplificação;
- Extrair as variáveis inseridas, considerando também os "1"s como *don't care*.

### ☐ Projeto de um contador de módulo variável

#### ASM do sistema



Mapa de state assignment:



$$D_0 = \overline{Q_1}.\overline{Q_0} + Q_1.\overline{Q_0}.M + Q_1.Q_0.S = \overline{Q_1}.\overline{Q_0} + \overline{Q_0}.M + Q_1.Q_0.S$$


Funções das variáveis de saída:

$$F = \overline{Q_1}.Q_0 + Q_1.Q_0 = Q_0$$

$$G = Q_1.\overline{Q_0}.M + Q_1.Q_0 = Q_1.(\overline{Q_0}.M + Q_0) = Q_1.(M + Q_0)$$

### ☐ Projeto de um contador de módulo variável

#### ASM do sistema




Síntese com flip-flops D

Funções de estado

$$D_1 = \overline{Q_1}.Q_0 + Q_1.S + Q_1.\overline{Q_0}.M$$


$$D_0 = \overline{Q_1}.\overline{Q_0} + \overline{Q_0}.M + Q_1.Q_0.S$$

$$F = Q_0$$
$$G = Q_1.(M + Q_0)$$




### ☐ Projeto de um contador de módulo variável

#### ASM do sistema




Mapa de state assignment:



Síntese com *flip-flops* J-K

$J_1$		$Q_0$		
·	0	1		$J_1 = Q_0$
	ı	ı	$Q_1$	

$Q^*$	Q	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	_	0



- Se *S*, fica 1
- Se  $\overline{S}$ , fica 0


Neste estado, as transições possíveis são  $1\rightarrow 1$  ou  $1\rightarrow 0$ . Pela tabela de transição, vê-se que K fica com a negação de Q, por isso, vai pelo "0".

- Se *M*, fica 1
- Se *M* . *S*, fica 1
- Se  $\overline{M}$  .  $\overline{S}$ , fica 0

$$K_1 = Q_0.\overline{S} + \overline{Q_0}.\overline{M}.\overline{S} = \overline{S}.(Q_0 + \overline{M})$$


### ☐ Projeto de um contador de módulo variável


#### ASM do sistema



Mapa de state assignment:

### Síntese com flip-flops J-K






$Q_0$					
a	b				
c	d	$Q_1$			

$Q^*$	Q	J	K
0	0	0	-
0	1	1	_
1	0	-	1
1	1	-	0

### ☐ Projeto de um contador de módulo variável

#### ASM do sistema



Síntese com flip-flops J-K

Funções de estado

$$J_1 = Q_0$$

seguinte:

$$K_1 = \overline{S}.(Q_0 + \overline{M})$$


$$J_0 = \overline{Q_1} + M$$

$$K_0 = \overline{Q_1} + \overline{S}$$

Funções de saída:

$$F = Q_0$$

$$G = Q_1.(M + Q_0)$$



# Simulação de flip-flops no Arduino

# ☐ Simulação da operação de *flip-flops* no Arduino

- É possível simular a operação de flip-flops no Arduino.
- Apesar de serem estruturas de *hardware* existentes em circuito integrado, é possível estabelecer em *software* o mecanismo através do qual se pode simular a operação de cada um dos tipos de *flip-flop* já abordados.
- Dar-se-á particular ênfase aos *flips-flops edge-triggered*, dado estes se adequarem melhor ao tipo de circuitos que se pretende desenvolver.
- Como a atualização do estado dos *flip-flops* depende da existência de um *clock*, este terá que ser gerado externamente.

Computação Física pág. 167 Carlos Carvalho, Maio 2017

# "Interrupções" no Arduino



### ☐ "Interrupções" no Arduino

- A transição ativa de *clock* origina a resposta de dado tipo de *flip-flop*.
- Como esta transição do sinal de *clock* é um evento externo, tem que se lidar com ele recorrendo a interrupções (*interrupts*).
- Os *interrupts* são úteis quando se pretende ter uma dada resposta do programa em Arduino à ocorrência de algum estímulo externo proveniente de algum dispositivo ou do próprio utilizador.
- Se não se utilizassem *interrupts*, o programa teria continuamente que verificar a ocorrência desse estímulo, realizando *polling*.



### ☐ "Interrupções" no Arduino

- O interrupt consiste em desviar a execução do programa, de modo a ser executada uma função específica. Quando esta termina, volta-se à execução original, no ponto onde esta tinha ficado antes de acontecer a interrupção
- Função que permite associar um interrupt ao Arduino, no setup():

attachInterrupt(interrupt, function, mode);

Parâmetros: interrupt – n° do interrupt [0 (pino 2) ou 1 (pino 3)]

function – Nome da função a ser executada no *interrupt* 

mode – Modo de sensibilidade ao evento físico de interrupt



### ☐ Parâmetros da função attachInterrupt() no Arduino

• interrupt

São possíveis dois *interrupts* físicos no Arduino, 0 ou 1, atribuídos aos pinos digitais 2 ou 3, respetivamente.

Pode usar-se a macro digitalPinToInterrupt(pin) por forma a mapear o pino digital para o número do *interrupt* correspondente.

O interrupt 0 é mais prioritário do que o interrupt 1.

# "Interrupções" no Arduino

### ☐ Parâmetros da função attachInterrupt() no Arduino

#### function

Função a ser executada quando o *interrupt* físico ocorre. Também se designa por ISR (*Interrupt Service Routine*).

Esta função não pode ter argumentos e não deverá devolver valor algum.

Deve ser uma função o mais eficiente possível, do ponto de vista computacional, de modo a demorar o menor tempo possível a ser executada.

As variáveis globais que forem manipuladas devem ter o qualificador volatile, por forma a garantir que sejam guardadas em memória principal.



### ☐ Parâmetros da função attachInterrupt() no Arduino

• mode

Define como o *interrupt* deve ser "disparado". São usadas quatro constantes para definir os correspondentes modos de disparo do *interrupt*:

LOW - Quando o pino está a "0";

CHANGE - Quando o pino muda de valor (de "1" para "0" e vice-versa);

RISING - Quando o pino muda de "0" para "1";

FALLING - Quando o pino muda de "1" para "0".

# "Interrupções" no Arduino



### ☐ Parâmetros da função attachInterrupt() no Arduino

Após se estabelecer a *Interrupt Service Routine* e, em que circunstâncias esta deve ser executada, deve evocar-se a função attachInterrupt() na função setup(), para que o Arduino seja sensível a uma dada interrupção.

```
Exemplo: void setup(){
    ...
    attachInterrupt(0, ISR, RISING);
```

Para desligar uma dada interrupção, deve usar-se a função detachInterrupt(interrupt).

# "Interrupções" no Arduino

# ☐ Ligar ou desligar a totalidade das interrupções no Arduino

De maneira a, de uma forma geral, se poder ligar ou desligar os *interrupts* no Arduino, deve usar-se, respetivamente:

```
interrupts(); // Ligar as interrupções no Arduino
noInterrupts(); // Desligar as interrupções no Arduino
```

noInterrupts () utiliza-se em certas zonas nas quais o código a executar é crítico em termos de tempo, não devendo ser interrompido.

# Simulação de flip-flops no Arduino

### ☐ Simulação da operação de *flip-flops* no Arduino

- Tirando partido das interrupções, a operação de memorização de informação por um *flip-flop* será realizada no momento da transição dos impulsos de *clock*, tipicamente, na transição ascendente. Essa operação é realizada por uma função de interrupção (ISR).
- A ISR de simulação de um *flip-flop* D é feita pela sua definição:


```
boolean D; // Entrada D
volatile boolean Q; // Saída Q

void flip_flop_D(){
   Q = D;
}
```

# Simulação de flip-flops no Arduino

### ☐ Simulação da operação de *flip-flops* no Arduino


• A ISR de simulação de um *flip-flop* J-K é feita pela sua definição:



```
boolean J, K; // Entradas J e K
volatile boolean Q; // Saída Q

void flip_flop_JK(){
  Q = Q & !K | !Q & J;
}
```

• A ISR de simulação de um *flip-flop* T também é feita pela sua definição:




```
boolean T; // Entrada T
volatile boolean Q; // Saída Q

void flip_flop_T(){
  Q = Q ^ T;
}
```



### ☐ Registos *edge-triggered*

• Um registo é um conjunto de *flip-flops* destinado a guardar informação. Por exemplo, um registo *edge-triggered* destinado a guardar um *byte* de informação tem a seguinte configuração:




O valor do byte em D, será memorizado em Q no instante da transição ascendente de clock.

Computação Física pág. 177 Carlos Carvalho, Maio 2017



### ☐ Registos *latch*

• Também é possível terem-se registos do tipo *latch*, nos quais a memorização da informação é feita no momento em que o sinal de *enable* passa de ativo a inativo. Tal registo tem a configuração mostrada de seguida:



O valor do byte em D, será memorizado em Q no instante da transição descendente de Enable.

Computação Física pág. 178 Carlos Carvalho, Maio 2017

# Projeto de *hardware* baseado na representação de encaminhamento de dados

### ☐ Multiplicador por somas sucessivas

1. Diagrama de blocos, com as entradas e saídas do sistema

$$X - X$$

$$Y - Y$$

$$Y - Y$$

$$Multiplicador$$

$$MCLK - Y$$

2. Algoritmo a ser cumprido

- R é inicializado a 0
- I é inicializado com o valor de Y
- Por cada iteração, R acumula a soma do seu valor com o de X, decrementando I
- Enquanto  $I \neq 0$ , a soma continua a realizar-se



### ☐ Multiplicador por somas sucessivas

3. Tipos de hardware

> *I*: registo Variável de iteração

R: registo Variável de resultado

X: entrada Operando

Y: entrada Operando

Diagrama de blocos do módulo funcional

- Notar a existência de MCLK: primeiro, as saídas do módulo de controlo ficam corretamente estabelecidas e só depois têm efeito no módulo funcional ( $T_{\text{MCLK}}/2$  mais tarde).

Computação Física pág. 180 Carlos Carvalho, Maio 2017

# ☐ Multiplicador por somas sucessivas

#### 5. Entradas e saídas do módulo de controlo

Peni (Atua sobre o seletor do MUX do Registo I)

Eni (Permite a memorização de informação no Registo I)

SelR (Atua sobre o seletor do MUX do Registo R)

MCLK—

EnR (Permite a memorização de informação no Registo R)

#### 6. Projeto do módulo de controlo


Dois estados: 1 flip-flop (1º estado: inicialização, 2º estado: execução)

I := 0	Q	SelI	EnI	SelR	EnR	$Q^{+1}$	D	$D = \overline{Q} + (I! = 0)$
0	0	1	1	1	1	1	1	$SelI = \overline{Q}$
0	1	0	0	0	0	0	0	$\operatorname{EnI} = \overline{Q} + (I! = 0)$
1	0	1	1	1	1	1	1	$SelR = \overline{Q}$
1	1	0	1	0	1	1	1	$\operatorname{EnR} = \overline{Q} + (I! = 0)$


Computação Física pág. 181 Carlos Carvalho, Maio 2017

#### **☐** Multiplicador por somas sucessivas

• ASM do módulo de controlo



Implementação com *flip-flops* do tipo D







Tabela de transição de estados do *flip-flip* D:

$Q^*$	Q	D
0	0	0
0	1	1
1	0	0
1	1	1


Saída função de estado e entrada


Dois estados:

- 1 flip-flop tipo D
- 1 mapa de *Karnaugh* de 1 variável



#### **☐** Multiplicador por somas sucessivas







Se *I*!=0, transita de 1 para 1

Q1 I!=0


EnI

SelR Q

EnR Q1 I!=0

A utilização de *flip-flops* do tipo D considera as transições para 1

#### ☐ Multiplicador por somas sucessivas



 $D \qquad \underline{Q}$   $1 \qquad I!=0$ 

SelI Q1 0

EnI  $\underline{\underline{\mathcal{V}}}$  1  $\underline{I!=0}$ 

 $\begin{array}{c|c} SelR & \underline{Q} \\ \hline 1 & 0 \end{array}$ 

EnR Q1 I!=0


Extração de expressões simplificadas em mapas de Karnaugh com variáveis inseridas:

- Extrair os "1"s presentes no mapa, considerando como "0" as variáveis, e aproveitando os eventuais *don't care* para simplificação;
- Extrair as variáveis inseridas, considerando também os "1"s como don't care.

$$D = \overline{Q} + (I! = 0)$$
  
 $SelI = \overline{Q}$   $EnI = \overline{Q} + (I! = 0)$   
 $SelR = \overline{Q}$   $EnR = \overline{Q} + (I! = 0)$ 

# ☐ Multiplicador por somas sucessivas

Assume-se que o arranque se dá no estado 0.




- I só fica a 0 no fim de tudo, ou seja, (I != 0) == 0. Até aí, (I != 0) == 1. (I == 0) identifica o fim do cálculo e a apresentação do valor final do resultado em R.
- São os seletores dos *multiplexers* que determinam o encaminhamento dos dados.
- Este exemplo evidencia operações de cálculo (somas), aplicadas a dois operandos tal que o resultado é a multiplicação desses operandos, um pelo outro.


Computação Física pág. 185 Carlos Carvalho, Maio 2017


#### ☐ Multiplicador por somas sucessivas

• ASM do módulo de controlo



Implementação com *flip-flops* do tipo J-K







Dois estados:

- 1 *flip-flop* tipo J-K
- 2 mapas de *Karnaugh* de 1 variável

Tabela de transição de estados do *flip-flip* J-K:

$Q^*$	Q	J	K
0	0	0	-
0	1	1	-
1	0	_	1
1	1	_	0







ISEL – Instituto Superior de Engenharia de Lisboa ADEETC – Área Departamental de Engenharia de Electrónica e Telecomunicações e de Computadores LEIM – Licenciatura em Engenharia Informática e Multimédia

# Projeto de *hardware* baseado na representação de encaminhamento de dados

#### ☐ Multiplicador por somas sucessivas





$Q^*$	Q	J	K
0	0	0	_
0	1	1	_
1	0	_	1
1	1	_	0

Preenchimento dos mapas de *Karnaugh* 

• Se  $\overline{I!=0}$ , transita de 1 para 0

• Se *I*!=0, transita de 1 para 1

$$J = 1$$


$$K = \overline{I! = 0}$$


No estado 0, as transições possíveis são  $0 \rightarrow 0$  ou  $0 \rightarrow 1$ . Pela tabela de transição, J identifica-se com Q, por isso, vai-se pelo "1".

No estado 1, as transições possíveis são  $1\rightarrow 0$  ou  $1\rightarrow 1$ . Pela tabela de transição, K fica com a negação de Q, por isso, vai-se pelo "0".



#### ☐ Multiplicador por somas sucessivas





As expressões lógicas das saídas mantêm-se, dado que não dependem do tipo de flip-flop usado na implementação.

$$J = 1$$
  $K = \overline{I!} = \overline{0}$   
 $SelI = \overline{Q}$   $EnI = \overline{Q} + (I! = 0)$   
 $SelR = \overline{Q}$   $EnR = \overline{Q} + (I! = 0)$ 

Carlos Carvalho, Maio 2017 Computação Física pág. 188



### ☐ Arquitetura Harvard

- A arquitetura Harvard é composta pelos seguintes elementos:
  - **Memória de código**: onde está o programa a cumprir. Esta memória é só de leitura. Para se cumprir um outro programa, diferente do atual em execução, a memória deverá ser regravada.
  - Memória de dados: onde estão as variáveis manipuladas pelo programa (operandos e resultados).
  - **CPU** (*Central Processing Unit*): onde o programa é cumprido de forma sequencial, ou seja, onde o algoritmo é executado.
- A arquitetura Harvard é uma arquitetura RISC (Reduced Instruction Set Computer), em oposição à CISC (Complex Instruction Set Computer).



#### ☐ Elementos básicos de um CPU

• O CPU é especificado por alguns elementos constituintes básicos, um conjunto de instruções (*instruction set*) e um outro conjunto de elementos que permitem o cumprimento das instruções estabelecidas.

- Elementos básicos de um CPU:
  - Registo A (acumulador)
  - ALU (Arithmetic and Logic Unit) unidade lógica e aritmética
  - Módulo de controlo
  - *Flags* (conjunto de *flip-flops* com informação específica)
  - Registo PC (*Program Counter*), aka IP (Instruction Pointer)



# ☐ Formato das instruções do CPU

- O *instruction set* determina a gama de algoritmos que é possível realizar e a estrutura interna do módulo funcional (onde se situam os elementos básicos)
- As instruções podem ser constituídas por:
  - Um código apenas
  - Um código e parâmetros
- Quantos mais bits se tiver para codificar as instruções, mais estruturada será a codificação e mais simples o descodificador do módulo de controlo, porém, maior será o *data bus* (DB) da memória de código, sendo desvantajoso

Computação Física pág. 191 Carlos Carvalho, Maio 2017



# ☐ Formato das instruções do CPU

- Codificação das instruções:
  - As instruções devem ser o mais curtas possível, ou seja, codificadas usando o menor número possível de bits. O comprimento dos parâmetros que hajam em certas instruções condiciona este critério
  - Os códigos atribuídos às instruções devem ser únicos, ou seja, não podem haver instruções com o mesmo código, contemplando também a presença de possíveis parâmetros
  - Os bits com valor constante, isto é, que não façam parte de parâmetros, deverão servir para fazer a distinção entre instruções, ou até entre classes de instruções, se possível



# ☐ Formato das instruções do CPU

- Classes de instruções:
  - Transferência de informação
  - Cálculo (lógico ou aritmético) as *flags* são afetadas
  - Controlo de fluxo (fluxo do programa, em função das *flags*)

#### Exemplos de programas:

O objetivo é realizar a adição de dois números, X e Y, e deixar o resultado em


R. Admite-se que R0 contém já o endereço de X (0x10), que R1 contém o endereço de Y (0x11) e que R2 contém o endereço de R (0x12).


Computação Física pág. 193 Carlos Carvalho, Maio 2017

# Projeto de um CPU

# ☐ Exemplos de programas

PC





#### Programa (linguagem *assembly*)

 $0 \times 0$ MOV A, @R0 ; A = X0x01MOV R3,A; R3 = X $0 \times 0.2$ MOV A, @R1 ; A = Y $0 \times 03$ ADDC A,R3 ; A = X+Y $0 \times 04$ MOV @R2,A; R = X+Y0x05JMP HALT

# Código (linguagem máquina)

11000000	0xC0	Memória
11 <b>11</b> 0011	0xF3	de código
11 <b>01</b> 0000	0xD0	$\mathcal{E}$
11 <b>11</b> 0100	0xF4	
11 <b>10</b> 0001	0xE1	
00 <b>00000</b>	$0 \times 00$	



#### ☐ Exemplos de programas

Deixar em R o maior dos números, entre X e Y. Se forem iguais, fica R = Y.

PC						R = X > Y ? X	: Y;
$0 \times 00$	MOV	A,@R0	;	A = X		11 <b>00</b> 0000	0xC0
$0 \times 01$	MOV	R3,A	;	R3 = X		11 <b>11</b> 0011	0xF3
$0 \times 02$	MOV	A,@R1	;	A = Y		11 <b>01</b> 0000	0xD0
0x03	SUBB	A,R3	;	A = Y - X		11 <b>11</b> 0101	0xF5
$0 \times 04$	JNC	4	;	$Y \geq X$		10000100	0x84
$0 \times 05$	MOV	A,R3	;	X > Y		11 <b>11</b> 0010	0xF2
0x06	MOV	@R2,A	;	R = X		11 <b>10</b> 0001	0xE1
$0 \times 07$	JMP	0	;	HALT		0000000	$0 \times 00$
80x0	MOV	A,@R1	;	A = Y		11 <b>01</b> 0000	0xD0
0x09	MOV	@R2,A	;	R = Y		11 <b>10</b> 0001	0xE1
0x0A	JMP	-3	;	salto p/ I	HALT	00 <b>111101</b>	0x3D

Computação Física pág. 195 Carlos Carvalho, Maio 2017



#### ☐ Exemplos de programas

Deixar em R o maior dos números, entre X e Y. Se forem iguais, fica R = 0x00.

PC					R	=	X	>	Y	?	X	:	Х	==	Y	?	0	:	Υ;
												1.6	• • •	200					
0x00	MOV	A, @R0	;	A = X							Τ	⊥0	000	000			(	)xC	:0
0x01	VOM	R3, A	;	R3 = X							1	1 <b>1</b>	<b>1</b> 00	011			C	)xF	'3
$0 \times 02$	MOV	A, @R1	;	A = Y							1	10	<b>1</b> 00	000			C	)xD	0
0x03	SUBB	A, R3	;	A = Y - Z	X						1	1 <b>1</b>	<b>1</b> 01	101			C	)xF	'5
$0 \times 04$	JNC	4	;	X > X							1	0 <b>0</b>	001	L00			C	)x8	4
$0 \times 05$	VOM	A, R3	;	$X > Y \rightarrow B$	<u> </u>	X					1	1 <b>1</b>	<b>1</b> 00	010			C	)xF	'2
$0 \times 06$	MOV	@R2, A	;	R = X							1	1 <b>1</b>	000	001			C	)xE	:1
$0 \times 07$	JMP	0	;	HALT							0	00	000	000			C	0x	0
0x08	JNZ	3	;	Y > X							0	10	000	11			C	$\times 4$	:3
$0 \times 09$	MOV	@R2, A	;	$Y == X \rightarrow$	R	=	0				1	1 <b>1</b>	000	001			C	)×E	1
0x0A	JMP	-3	;	salto p/	HA	LT					0	01	11:	L01			C	$\times 3$	D
0x0B	MOV	A, @R1	;	A = Y							1	10	<b>1</b> 00	000			C	)x[	0
0x0C	MOV	@R2, A	;	R = Y							1	1 <b>1</b>	000	001			C	)xE	1
0x0D	JMP	-6	;	salto p/	HA	LT					0	0 <b>1</b>	11(	010			C	x3	Α

Computação Física pág. 196 Carlos Carvalho, Maio 2017

#### ☐ Pinos de interface física

#### Pinos de interface física:



Pinos de interface física:


- V<sub>CC</sub> Alimentação (5 V).
- Trigger Entrada de sinal pulsado que dá início a uma medição de distância.
- Echo Saída de sinal pulsado,
   cujo intervalo de tempo a "1" é
   proporcional à distância medida.
- GND **Referência** elétrica (massa).

ISEL – Instituto Superior de Engenharia de Lisboa ADEETC – Área Departamental de Engenharia de Electrónica e Telecomunicações e de Computadores LEIM – Licenciatura em Engenharia Informática e Multimédia

# Sensor de distância por ultrassons

### ☐ Aspeto físico do dispositivo e diagrama de radiação

#### Aspeto físico do dispositivo:



De trás



De frente




Diagrama de radiação ultrassónica

A energia emitida forma um cone no espaço e é através do tempo de voo da energia emitida e refletida que se consegue estimar a distância ao objeto.

Gama de distâncias: entre 2 cm e 4 m.

# ☐ Processo de medição

A medição da distância assenta na medição do tempo de ida e volta de um trem de impulsos que é gerado no momento do início da medição. O processo consiste dos seguintes passos:


- 1. Gerar um impulso de *Trigger* com duração de 10 µs (no mínimo);
- 2. De seguida, o dispositivo gera um trem de oito impulsos com uma frequência de 40kHz (ultrassónico);
- 3. Após o envio do trem de impulsos, o dispositivo coloca a sua saída de *Echo* a "1", marcando o início da contagem do tempo de eco;
- 4. Quando o eco é recebido, a saída de *Echo* desce para 0;
- 5. Através da duração do impulso de *Echo*, estima-se a distância.

Computação Física pág. 199 Carlos Carvalho, Maio 2017



### Processo de medição

#### Diagrama temporal:



340 [m/s] = 
$$\frac{2 \times dist \text{ [cm]}}{T_{Echo}} \Leftrightarrow \frac{340 \times 100}{10^{6}} \left[ \frac{\text{cm}}{\mu \text{s}} \right] = \frac{2 \times dist \text{ [cm]}}{T_{Echo}} \Leftrightarrow dist \text{ [cm]} = 0.017 \times T_{Echo} \text{ [µs]}$$

$$\Leftrightarrow dist \text{ [cm]} = 0.017 \times T_{Echo} \text{ [µs]}$$

# ☐ Processo de medição

- De acordo com o fabricante, se não forem detetados obstáculos à frente do feixe acústico, o tempo de voo nesta situação é de 38 ms.
- ullet Se se verificar que a duração de  $T_{ECO}$  é superior a este valor, tal é indicativo de que não haverá eco de retorno.
- Por este motivo, o fabricante aconselha que o intervalo mínimo entre dois impulsos de *Trigger* (ou seja, entre duas medições consecutivas), seja de 60 ms.
- Certos objetos ou superfícies, pelo facto de exibirem características não refletoras, irão introduzir erros ou dificuldades no processo de medição.

Computação Física pág. 201 Carlos Carvalho, Maio 2017


# ☐ Processo de medição

- A gestão do processo de medição pode ser feito recorrendo a autómatos para esse efeito
- Irão haver dois autómatos: um para lidar diretamente com o sensor de distância e outro para tratar a informação que o primeiro fornece, gerindo também a cadência das medições, bem como as condições e as temporizações inerentes às mesmas
- O autómato que lida diretamente com o sensor de distância funciona ativado por um *interrupt*, gerado em cada um dos flancos do sinal de *Echo*


Computação Física pág. 202 Carlos Carvalho, Maio 2017

# ☐ Processo de medição

• Autómato para tratamento do sensor de distância




O autómato é ativado por *interrupt*, através do sinal de *Echo* do sensor



Computação Física pág. 203 Carlos Carvalho, Maio 2017

# ☐ Processo de medição

Autómato para gestão da medição



Os autómatos comunicam através das variáveis globais HaEco e TEco.

Computação Física pág. 204 Carlos Carvalho, Maio 2017




# ☐ Introdução

- I<sup>2</sup>C Inter-Integrated Circuit (ou TWI Two Wire Interface)
- Os dispositivos compatíveis com este protocolo incorporam uma interface no seu *chip* que lhes permite comunicar diretamente com outros dispositivos presentes no *bus* I<sup>2</sup>C.
- Dois sinais fundamentais:
  - SDA *Serial Data* (A4 no Arduino)


• SCL – Serial Clock (A5 no Arduino)

É muito simples adicionar dispositivos ao bus I<sup>2</sup>C




### ☐ Estrutura e aplicações

• Cada dispositivo no *bus* tem o seu próprio endereço único, seja ele um microcontrolador, uma memória, um controlador de LCD, uma interface de teclado, etc.





- A comunicação no bus é feita segundo o princípio de *Master-Slave*.
- Um *Master*, é qualquer dispositivo que inicia uma transferência de dados sobre o *bus* e que gera o sinal de *clock* para tal.
- Um *Slave*, é qualquer dispositivo que esteja a ser endereçado.






- Terminologia:
  - Transmissor: o dispositivo que envia dados para o bus
  - Recetor: o dispositivo que recebe dados do bus
  - *Master*: o dispositivo que inicia a transferência de dados, gera o sinal de *clock* e termina a transferência
  - *Slave*: o dispositivo endereçado pelo *Master*
  - *Multi-master*: Mais do que um *Master* pode tentar controlar o *bus* em simultâneo, sem corromper a mensagem



- Terminologia:
  - Arbitragem: Procedimento para garantir que, se mais do que um *Master* tentar controlar o *bus*, apenas um é autorizado a fazê-lo e a mensagem não fica corrompida. Resolvido entre *Masters*.
- Os dados na linha SDA só podem mudar quando a linha SCL está a "0". Enquanto SCL estiver a "1", SDA tem que estar estável.




Computação Física pág. 209 Carlos Carvalho, Maio 2017




- Em repouso, as linha SDA (A4) e SCL (A5) estão ao nível lógico "1".
- Todas as transações são iniciadas com START (S) e terminadas com STOP (P). Estas condições são sempre geradas pelo *Master*.

START (S): SCL está a "1" e ocorre uma transição descendente em SDA.

STOP (P): SCL está a "1" e ocorre uma transição ascendente em SDA.



Carlos Carvalho, Maio 2017 Computação Física pág. 210





- Entre as condições de S e P, o *bus* estará ocupado, voltando a estar livre após P.
- Por cada ciclo de SCL, é enviado um bit de informação. A transmissão é orientada ao byte (8 bits). Após o 8° bit, é recebido um bit de *acknowledge* (ACK) por parte do recetor, informando o transmissor de que pode enviar outro byte, porque o anterior foi corretamente recebido. Para este efeito, o transmissor liberta o SDA, de tal forma que o recetor o coloca a "0" no 9° *clock*. Se SDA for colocado a "1", significa *Not acknowledge* (NACK), ou seja, que a transmissão do byte anterior não foi bem sucedida.



### ☐ Introdução

- Utilizados em equipamentos comerciais e industriais onde os requisitos de visualização são relativamente simples, em oposição a monitores, por exemplo.
- A interface é bastante simples, nomeadamente para interligação a microcontroladores






# Display alfanumérico LCD



#### ☐ Formas e tamanhos

- Apesar de só se poderem visualizar caracteres, as formas e tamanhos são variadas, podendo encontrar-se comercialmente *displays* com:
  - 8, **16**, 20, 24, 32 ou 40 caracteres de comprimento
  - 1, 2 ou 4 linhas de altura

Habitualmente, estes *displays* têm uma luz para retroiluminação (*backlight*) e 14 pinos de interface física: 8 linhas de dados, 3 linhas de controlo e 3 linhas de alimentação.





### ☐ Pinos para interface física

- Dados: D<sub>7</sub> ... D<sub>0</sub>
- Controlo: Register Select (RS), Read/Write (R/W) e Enable (E)
- Alimentação: *Ground*  $(V_{SS})$ , positivo  $(V_{DD})$  e contraste  $(V_{EE})$

- RS "0": A informação enviada para o *display* é um comando e a informação lida indica o estado do *display*.
  - "1": A informação trocada entre o display e o controlador é tomada como dados (caracteres).



### ☐ Pinos para interface física

 $R/\overline{W}$  – "0": Escrita de comando ou caracteres.

"1": Leitura de caracteres ou informação de estado.

E – Usado para iniciar a transferência de comando ou dados. Para escrever no *display*, a transferência dá-se na transição descendente de E. Para ler, a informação fica disponível após a transição descendente e ficará disponível até ao próximo flanco descendente.

Os dados podem ser transferidos a 8 ou a 4 bits. Neste último caso, só as linhas  $D_7$  a  $D_4$  são usadas. A intenção é a de poupar pinos de I/O ao dispositivo interlocutor com o *display*.



# ☐ Comandos possíveis para o display

Em modo de "comando" (RS = 0), pode introduzir-se um de oito tipos de comando possíveis:

- Clear display Limpar o display (tornar vazio)
- Display and Cursor Home Colocar o cursor na posição inicial
- Character Entry Mode Modo de escrita (para a esquerda ou direita)
- Display ON/OFF & Cursor Aparência do display e do cursor
- *Display/Cursor Shift* Comportamento do cursor ou do *display* com a escrita




- ☐ Comandos possíveis para o *display* (continuação)
  - Function Set Configuração básica de funcionamento do display
  - Set CGRAM Address Endereçar RAM geradora de caracteres (do utilizador)
  - Set Display Address Posicionar o cursor no display

A seguir a cada comando deve dar-se um tempo de guarda por forma a garantir que o *display* processa correta e completamente o comando atual, antes de receber outro.

Computação Física pág. 217 Carlos Carvalho, Maio 2017

## ☐ Endereçamento dos caracteres no display

• Dependendo do *display*, os caracteres têm o endereçamento mostrado de seguida. Aquele que nos interessa é o de 2 linhas e 16 colunas.



40 Character 2 line (TLCM4021 or LM018L)



## ☐ Comandos para o *display* e sua codificação

Command	Binary								Hex
	D7	D6	D5	D4	D3	D2	D1	D0	пех
Clear Display	0	0	0	0	0	0	0	1	01
Display & Cursor Home	0	0	0	0	0	0	1	X	02 or 03
Character Entry Mode	0	0	0	0	0	1	1/D	S	04 to 07
Display On/Off & Cursor	0	0	0	0	1	D	U	В	08 to 0F
Display/Cursor Shift	0	0	0	1	D/C	R/L	×	X	10 to 1F
Function Set	0	0	1	8/4	2/1	10/7	×	X	20 to 3F
Set CGRAM Address	0	1	Α	Α	Α	Α	Α	Α	40 to 7F
Set Display Address	1	Α	Α	Α	Α	Α	Α	Α	80 to FF
1/D: 1=Increment*, 0=Decrement R/L: 1=Right shift, 0=Left shift									
S: 1=Display shift or	1=Display shift on, 0=Off*				1=8-bit interface*, 0=4-bit interface				
D: 1=Display on, 0=0	1=Display on, 0=Off*			2/1:	1=2 line mode, 0=1 line mode*				
U: 1=Cursor underlir	1=Cursor underline on, 0=Off*			10/7:	1=5x10 dot format, 0=5x7 dot format*				
B: 1=Cursor blink or	1=Cursor blink on, 0=Off*								
D/C: 1=Display shift, 0	1=Display shift, 0=Cursor move x = Don't						* = Init	ializatio	n settings

Computação Física pág. 219 Carlos Carvalho, Maio 2017



#### ☐ Funções de envio de comando e de dados a implementar no Arduino

- void escreverComando4(byte quatroBits)
   void escreverComando8(byte oitoBits)
   void escreverDados4(byte quatroBits)
   void escreverDados8(byte oitoBits)
- void displayInit()
- void displayClear()
- void displaySetCursor(byte linha, byte coluna)
- void displayCursorOffBlinkOff()
- void displayCursorOnBlinkOn()
- void displayCursorHome()
- void displayPrintChar(char c)
   void displayPrintString(char s[])

Comandos



## ☐ Comunicação série no Arduino

A placa do Arduino dispõe de um canal de comunicação série com o computador, através do qual, por exemplo, são carregados os programas.

Níveis lógicos:

"1": 5 V "0": 0 V

É necessário haver um *chip* para converter os sinais do porto de hardware série do Arduino para USB (*Universal Serial Bus*), por exemplo, o FTDI232.

O protocolo RS-232 é já utilizado há muito tempo, mas ainda é usado correntemente. Os seus níveis de tensão são diferentes dos do Arduino, por isso, é necessário ter um circuito conversor de tensão.



## ☐ Comunicação série no Arduino

• Para que exista uma comunicação efetiva entre duas máquinas, é necessário que ambas obedeçam a uma forma organizada de estabelecimento de mensagens, tanto para envio, como para receção.

 A organização formal da informação numa mensagem e a gama de respostas apropriadas a determinados pedidos, denomina-se por protocolo de comunicação.

## ☐ Utilização do Python para comunicação série

• É possível ter uma aplicação realizada pelo utilizador, a correr no computador, servindo essa aplicação para comunicar com o Arduino. A intenção é ter-se um canal de comunicação entre o computador e o Arduino, sem recorrer ao *Serial Monitor*.

• Para tal, deve instalar-se a biblioteca "Serial" do Python, de modo a poder realizar aplicações que façam uso da comunicação série.

Computação Física pág. 223 Carlos Carvalho, Maio 2017



#### ☐ Utilização do Python para comunicação série

De modo a que seja possível o estabelecimento de um canal de comunicação série entre o Arduino e uma aplicação realizada pelo utilizador no PC, não pode ter-se o *Serial Monitor* do Arduino em execução. A acontecer, não seria possível estabelecer a ligação da aplicação no PC ao Arduino, pois o canal já estaria ocupado pela comunicação entre o *Serial Monitor* e o Arduino.

→ Deve primeiro carregar-se o programa no Arduino e só depois executar a aplicação do lado do PC, a qual deve estabelecer, por seu turno, a ligação ao Arduino.

# Utilização do Python para comunicação série

## ☐ Funções básicas em Python para comunicação série

```
# Programa para comunicar com o Arduino (em Python 2.7)
import serial
com = 'COM33'
baudrate = 9600
# Função de inicialização
def comInit(com, baudrate):
    try:
        Serie = serial.Serial(com, baudrate)
        print 'Sucesso na ligacao ao Arduino.'
        print 'Ligado ao ' + Serie.portstr
        return Serie
    except Exception as e:
        print 'Insucesso na ligação ao Arduino.'
        print e
        return None
```



#### ☐ Funções básicas em Python para comunicação série

```
def caracterReceive(Serie):
    try:
        return Serie.read()
    except:
        print 'Erro na comunicacao.'
        Serie.close()
def caracterSend(Serie, info):
    try:
        Serie.write(info)
    except:
        print 'Erro de comunicação.'
        Serie.close()
def stringReceive(Serie):
    try:
        return Serie.readline().strip('\n')
    except:
        print 'Erro na comunicacao.'
        Serie.close()
```

# Utilização do Python para comunicação série

## ☐ Funções básicas em Python para comunicação série

```
# Programa principal
s = comInit(com, baudrate)
print s
while (s != None):
    print stringReceive(s)
    c = raw_input('Introduza caracter: ')
    print "O caracter escolhido foi o '%c', mas podia ter sido outro\n" %c
    caracterSend(s, c)
```

Do lado do Arduino, ter-se-á que ter um programa que utiliza a classe Serial da forma já conhecida noutras situações, tanto para envio como para receção de informação através da porta série.



#### ☐ Funções básicas em Python para comunicação série

Função que, executada no Arduino, comuta o estado do LED da *board*, por cada vez que recebe o caracter 'L' através da porta série.

```
boolean estado;

void setup(){
    Serial.begin(9600);
    pinMode(13, OUTPUT);
}

void loop(){
    Serial.println("Ola");
    if (Serial.available())
        if (Serial.read() == 'L')
            digitalWrite(13, estado = !estado);
}
```



#### ☐ Bibliografia

- Carvalho, C. (2007). Apontamentos manuscritos sobre Sistemas Digitais
- Pais, J. (2017). Folhas de Computação Física, ISEL
- Pimenta Rodrigues, V. & Seia de Araújo, M. (2001). *Projecto de Sistemas Digitais*, Editorial Presença
- Website www.arduino.cc
- Ilett, J., (1998). How to use Intelligent L.C.D.s, Wimborne Publishing Ltd.
- Cytron Technologies Sdn. Bhd. (2013). Product User's manual HC-SR04 Ultrasonic Sensor, Cytron Technologies Incorprated
- NXP Semiconductors. (2012). I<sup>2</sup>C-bus specification and user manual (Rev. 5)