

2η Ομάδα Ασκήσεων Συστήματα Μικροϋπολογιστών

Ανδρέας Στάμος
Αριθμός Μητρώου: 03120***

Μάιος 2023

Περιεχόμενα

Περιεχόμενα	1
1 Άσκηση 1	1
1.1 Ερώτημα α	1
1.2 Ερώτημα β	2
1.3 Ερώτημα γ	2
2 Άσκηση 2	3
3 Άσκηση 3	4
3.1 Ερώτημα i	4
3.2 Ερώτημα ii	5
3.3 Ερώτημα iii	5
4 Άσκηση 4	10
5 Άσκηση 5	12
6 Άσκηση 6	13
7 Άσκηση 7	15

1 Άσκηση 1

1.1 Ερώτημα α

```
1 IN 10H ;disable memory protection
2 MVI A,00H ;counter = 0
3 LXI H,0900H ;initial address to save numbers
4
5 BYTE:
6 CPI 80H ;if counter == 80: end
7 JZ EXIT
```

```

8  MOV M,A ;move counter to memory
9  INR A ;++counter
10 INX H ;++memory address
11 JMP BYTE ;repeat loop
12
13 EXIT:
14 END

```

1.2 Ερώτημα β

```

1  IN 10H ;disable memory protection
2  MVI A,00H ;counter = 0
3  LXI H,0900H ;initial address to save numbers
4
5  BYTE:
6  CPI 80H ;if counter == 80: end
7  JZ ASK2
8  MOV M,A ;move counter to memory
9  INR A ;++counter
10 INX H ;++memory address
11 JMP BYTE ;repeat loop
12
13 ASK2:
14 LXI H,0900H ;initial address of numbers
15 LXI B,0000H ;counter = 0
16 BYTE2:
17 MVI A,80H ;this is for the check below
18 CMP L ;if memory address == 0980H then EXIT
19 JZ EXIT
20 INR L ;++memory address
21 MOV A,M ;A=(memory address)
22 MVI D,09H ;bitcounter = 9
23
24 BIT: ;while --bitcounter != 0 (will repeat 8 times)
25 DCR D ;--bitcounter
26 JZ BYTE2 ;if bitcounter == 0 then byte is complete
27 RLC ;MSB to CY and left shift of A
28 JNC BIT ;if msb == 0: go to next bit
29 INX B ;if msb == 1: ++counter
30 JMP BIT
31
32 EXIT:
33 RST 1 ;stop show that we can see the result at the register pair
   ↪ [BC]
34 END

```

1.3 Ερώτημα γ

```

1  IN 10H ;disable memory protection
2  MVI A,00H ;counter = 0

```

```

3  LXI H,0900H ;initial address to save numbers
4
5  BYTE:
6  CPI 80H ;if counter == 80: end
7  JZ ASK3
8  MOV M,A ;move counter to memory
9  INR A ;++counter
10 INX H ;++memory address
11 JMP BYTE ;repeat loop
12
13 ASK3:
14 LXI H,0900H ;initial address of numbers
15 LXI B,0000H ;counter = 0
16 BYTE2:
17 MVI A,80H ;this is for the check below
18 CMP L ;if memory address == 0980H then EXIT
19 JZ EXIT
20 INR L ;++memory address
21 MOV A,M ;A=*(memory address)
22
23 CPI 10H ;if A-0x10<0 go to next byte
24 JC BYTE2
25 CPI 61H ;if A-0x61>=0 go to next byte
26 JNC BYTE2
27 INX B ;++counter
28 JMP BYTE2
29
30 EXIT:
31 RST 1 ;stop show that we can see the result at the register pair
   ↪ [BC]
32 END

```

2 Άσκηση 2

```

1  IN 10H ;disable memory protection
2  LXI B,0064H ;delay step of 100ms
3
4  OFF0: ;state where nothing has happened
5  MVI A,FFH
6  STA 3000H ;turn off all leds
7  LDA 2000H
8  RLC
9  JC ONO ;check if msb dip is on
10 JMP OFF0
11
12 ONO: ;state where msb dip is on
13 LDA 2000H
14 RLC
15 JNC OFF1 ;check if msb dip is off

```

```

16  JMP ONO
17
18  OFF1: ;state where msb dip is OFFed after has been ONed
19  MVI D,C8H
20  MVI A,00H
21  STA 3000H
22
23  OFF1_0: ;while in state OFF1 looping for 200*100ms=20sec to check
    ↪ for extending time
24  DCR D ;decrease the loop variable
25  JZ OFF0 ;if out of time (D==0) return to initial off state
26  CALL DELB ;delay 100ms
27  LDA 2000H ;check if msb dip is on
28  RLC
29  JC OFF1_1
30  JMP OFF1_0
31
32  OFF1_1: ;state where msb dip is ONed while before in OFF state but
    ↪ LEDs were ON
33  DCR D ;decrease the loop variable
34  JZ OFF0 ;if out of time (D==0) return to initial off state
35  CALL DELB ;delay 100ms
36  LDA 2000H ;check if msb dip is off
37  RLC
38  JNC OFF1
39  JMP OFF1_1
40
41  END

```

3 Άσκηση 3

3.1 Ερώτημα i

```

1  L1:
2  MVI B,FEH
3  LDA 2000H ;reading the dip switches
4
5  BYTE: ;looping every bit inside bytes of dip switches
6  RRC
7  JC SHOW ;if found the rightmost bit that is 1 goto show
8  MOV C,A
9  MOV A,B
10 CPI 7FH ;if the ON led reached the leftmost posotion, then we've
    ↪ checked the whole byte and the loop is over
11 JZ SHOWNONE
12 RLC ;move the ON led one position left
13 MOV B,A
14 MOV A,C
15 JMP BYTE

```

```

16
17 SHOW: ;showing the leds
18 MOV A,B
19 STA 3000H
20 JMP L1
21
22 SHOWNONE: ;do not show any leds.
23 MVI A,FFH
24 STA 3000H
25 JMP L1
26
27 END

```

3.2 Ερώτημα ii

```

1 L1:
2 CALL KIND ;inputing from the keyboard into A
3
4 CPI 01H ;if A<1 show no leds
5 JC SHOWNONE
6 CPI 09H ;if A>=9 show no leds
7 JNC SHOWNONE
8
9 MOV B,A
10 MVI A,00H
11
12 NUMBER: ;looping over the value of B
13 DCR B
14 JZ SHOW
15 RLC ;shifting left by adding 1 to the rightmost position
16 INR A
17 JMP NUMBER
18
19 SHOW: ;showing the leds
20 STA 3000H
21 JMP L1
22
23 SHOWNONE: ;showing no leds
24 MVI A,FFH
25 STA 3000H
26 JMP L1
27
28 END

```

3.3 Ερώτημα iii

```

1 IN 10H
2 MVI A,1CH
3 STA 0B00H
4 STA 0B01H

```

```

5  STA 0B02H
6  STA 0B03H
7  STA 0B04H
8  STA 0B05H
9
10 L1:
11
12 ;inputing from keyboard
13
14 ;line 0
15 MVI A,FEH
16 STA 2800H
17 LDA 1800H
18 ANI 07H
19 CPI 06H ;checking if right button was clicked
20 JNZ CONT_0_0
21 MVI B,86H
22 JMP SHOW
23 CONT_0_0:
24 CPI 05H ;checking if middle button was clicked
25 JNZ CONT_0_1
26 MVI B,85H
27 JMP SHOW
28 CONT_0_1:
29 CPI 03H ;checking if left button was clicked
30 JNZ CONT_0_2
31 MVI B,F7H
32 JMP SHOW
33 CONT_0_2:
34
35
36 ;line 1
37 MVI A,FDH
38 STA 2800H
39 LDA 1800H
40 ANI 07H
41 CPI 06H
42 JNZ CONT_1_0
43 MVI B,84H
44 JMP SHOW
45 CONT_1_0:
46 CPI 05H
47 JNZ CONT_1_1
48 MVI B,80H
49 JMP SHOW
50 CONT_1_1:
51 CPI 03H
52 JNZ CONT_1_2
53 MVI B,82H
54 JMP SHOW

```

```

55  CONT_1_2:
56
57
58  ;line 2
59  MVI A,FBH
60  STA 2800H
61  LDA 1800H
62  ANI 07H
63  CPI 06H
64  JNZ CONT_2_0
65  MVI B,00H
66  JMP SHOW
67  CONT_2_0:
68  CPI 05H
69  JNZ CONT_2_1
70  MVI B,83H
71  JMP SHOW
72  CONT_2_1:
73  CPI 03H
74  JNZ CONT_2_2
75  MVI B,83H
76  JMP SHOW
77  CONT_2_2:
78
79
80  ;line 3
81  MVI A,F7H
82  STA 2800H
83  LDA 1800H
84  ANI 07H
85  CPI 06H
86  JNZ CONT_3_0
87  MVI B,01H
88  JMP SHOW
89  CONT_3_0:
90  CPI 05H
91  JNZ CONT_3_1
92  MVI B,02H
93  JMP SHOW
94  CONT_3_1:
95  CPI 03H
96  JNZ CONT_3_2
97  MVI B,03H
98  JMP SHOW
99  CONT_3_2:
100
101
102  ;line 4
103  MVI A,EFH
104  STA 2800H

```

```

105 LDA 1800H
106 ANI 07H
107 CPI 06H
108 JNZ CONT_4_0
109 MVI B,04H
110 JMP SHOW
111 CONT_4_0:
112 CPI 05H
113 JNZ CONT_4_1
114 MVI B,05H
115 JMP SHOW
116 CONT_4_1:
117 CPI 03H
118 JNZ CONT_4_2
119 MVI B,06H
120 JMP SHOW
121 CONT_4_2:
122
123
124 ;line 5
125 MVI A,DFH
126 STA 2800H
127 LDA 1800H
128 ANI 07H
129 CPI 06H
130 JNZ CONT_5_0
131 MVI B,07H
132 JMP SHOW
133 CONT_5_0:
134 CPI 05H
135 JNZ CONT_5_1
136 MVI B,08H
137 JMP SHOW
138 CONT_5_1:
139 CPI 03H
140 JNZ CONT_5_2
141 MVI B,09H
142 JMP SHOW
143 CONT_5_2:
144
145
146 ;line 6
147 MVI A,BFH
148 STA 2800H
149 LDA 1800H
150 ANI 07H
151 CPI 06H
152 JNZ CONT_6_0
153 MVI B,0AH
154 JMP SHOW

```



```

155 CONT_6_0:
156 CPI 05H
157 JNZ CONT_6_1
158 MVI B,0BH
159 JMP SHOW
160 CONT_6_1:
161 CPI 03H
162 JNZ CONT_6_2
163 MVI B,0CH
164 JMP SHOW
165 CONT_6_2:
166
167
168 ;line 7
169 MVI A,7FH
170 STA 2800H
171 LDA 1800H
172 ANI 07H
173 CPI 06H
174 JNZ CONT_7_0
175 MVI B,0DH
176 JMP SHOW
177 CONT_7_0:
178 CPI 05H
179 JNZ CONT_7_1
180 MVI B,0EH
181 JMP SHOW
182 CONT_7_1:
183 CPI 03H
184 JNZ CONT_7_2
185 MVI B,0FH
186 JMP SHOW
187 CONT_7_2:
188
189 ;if no button was clicked the result is already in memory
190 JMP SHOWNOMEMS
191
192 SHOW:
193 ;splitting A=XYH to XH and YH (two characters)
194 MOV A,B
195 ANI 0FH
196 STA 0B04H
197 MOV A,B
198 RRC
199 RRC
200 RRC
201 RRC
202 ANI 0FH
203 STA 0B05H
204 ;showing to screen

```

```

205 CALL STDM
206 SHOWNOMEMS:
207 LXI D,0B00H
208 CALL DCD
209 JMP L1
210
211 END

```

4 Άσκηση 4

```

1  IN 10H
2  L1:
3
4  LDA 2000H ;inputting from dip switches
5  MOV B,A
6
7  ;getting bits 0 and 1, ANDing them
8  ;and store result at pos 0 of C
9  ANI 01H
10 MOV D,A
11 MOV A,B
12 ANI 02H
13 RRC
14 ANA D
15 MOV C,A
16
17 ;getting bits 2 and 3, ANDing them
18 ;and store result at pos 1 of C
19 MOV A,B
20 ANI 04H
21 MOV D,A
22 MOV A,B
23 ANI 08H
24 RRC
25 ANA D
26 RRC
27 ORA C
28 MOV C,A
29
30
31 ;getting bits 4 and 5, XORing them
32 ;and store result at pos 2 of C
33 MOV A,B
34 ANI 10H
35 MOV D,A
36 MOV A,B
37 ANI 20H
38 RRC
39 XRA D


```

```

40  RRC
41  RRC
42  ORA  C
43  MOV  C,A
44
45
46  ;getting bits 6 and 7, XORing them
47  ;and store result at pos 3 of C
48  MOV  A,B
49  ANI  40H
50  MOV  D,A
51  MOV  A,B
52  ANI  80H
53  RRC
54  XRA  D
55  RRC
56  RRC
57  RRC
58  ORA  C
59  MOV  C,A
60
61  ;ORing bits 1 and 3 of C only with bits 2 and 4 of C
62  RRC
63  ANI  05H
64  ORA  C
65
66  CMA ;complement because of the complement logic of leds
67  STA  3000H ;showing to leds
68
69  JMP  L1
70
71  END

```

5 Άσκηση 5



Σχήμα 1: Εσωτερική οργάνωση μνήμης άσκησης 5

Η εσωτερική οργάνωση της μνήμης SRAM 256x4 bit σχεδιάστηκε στο σχήμα 5. Από τις γραμμές A4-A7, μέσω ενός αποκωδικοποιητή επιλέγεται η γραμμή διεύθυνσης. Από τις γραμμές A0-A3, μέσω 4 πολυπλεκτών 16x1 επιλέγεται η 4-άδα στηλών που αντιστοιχεί στα αιτούμενα 4 bits. Οι γραμμές D0-D4 αποτελούν τις γραμμές δεδομένων (ενώνονται με τις εξόδους των πολυπλεκτών). Τα σήματα \overline{RD} , \overline{WE} (προσοχή πως δίνεται το συμπλήρωμα ως είσοδος) καθορίζουν αν θα συμβεί ανάγνωση ή εγγραφή στην μνήμη. Τέλος το σήμα \overline{CS} (προσοχή πως δίνεται το συμπλήρωμα ως είσοδος) καθορίζει αν η μνήμη θα αλληλεπιδράσει με τις γραμμές δεδομένων, ανεξάρτητα από τα \overline{RD} , \overline{WE} .

Με σκοπό ένα παράδειγμα λειτουργίας της μνήμης, έστω η διεύθυνση μνήμης A0-A7 = 0101 0111. Επιλέγεται η 7η (A4-A7 = 1001) γραμμή και η 5η (A0-A3 = 0101) τετράδα στηλών. Αν $\overline{RD} = 1$ και $\overline{WE} = 0$ οι εξόδοι των πολυπλεκτών οδηγούνται προς τις γραμμές D0-D3, ενώ αν $\overline{RD} = 0$ και $\overline{WE} = 1$ οι γραμμές D0-D3 οδηγούνται προς τους πολυπλέκτες. Επίσης, ως προς την είσοδο \overline{CS} , αν

$CS = 0$ η μνήμη δεν λαμβάνει ούτε στέλνει δεδομένα, ενώ αν $CS = 1$ ακολουθεί την προαναφερθείσα λειτουργία.


6 Άσκηση 6

Ο χάρτης μνήμης φαίνεται στην εικόνα 6. Παρατηρούμε πως κάθε chip μπορεί να επιλεγεί με χρήση των bits A11-A13.


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Διεύθυνση HEX	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000 07FF	ROM1-2K
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1		
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0800 0FFF	ROM2-2K
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1		
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1000 1FFF	ROM3-4K
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1		
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000 27FF	RAM1-2K
0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1		
0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0000 07FF	RAM2-2K
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1		

Σχήμα 2: Χάρτης μνήμης για το σύστημα της Άσκησης 6. Με κόκκινο χρώμα απεικονίζονται τα απαιτούμενα bits για την επιλογή του σωστού chip ανά διεύθυνση

Η υλοποίηση του ζητούμενου συστήματος μνήμης με χρήση αποκωδικοποιητή φαίνεται στην εικόνα 6, ενώ με χρήση μόνο λογικών πυλών φαίνεται στην εικόνα 6.



Σχήμα 3: Σύστημα άσκησης 6 με χρήση αποκωδικοποιητή



Σχήμα 4: Σύστημα άσκησης 6 με χρήση μόνο λογικών πυλών

7 Άσκηση 7

Ο χάρτης μνήμης φαίνεται στην εικόνα 7.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Διεύθυνση HEX	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000 1FFF	ROM-16K (1 st half)
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1		
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000 2FFF	RAM1-4K
0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1		
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	3000 3FFF	RAM2-4K
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1		
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4000 4FFF	RAM3-4K
0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1		
0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	5000 6FFF	ROM-16K (1 st half)
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1		
0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	7000	Output

Σχήμα 5: Χάρτης μνήμης για το σύστημα της Άσκησης 7. Με κόκκινο χρώμα απεικονίζονται τα απαιτούμενα bits για την επιλογή του σωστού chip ανά διεύθυνση

Η υλοποίηση του ζητούμενου μΥ-Σ φαίνεται στην εικόνα [7](#).

