1η Ομάδα Ασκήσεων Συστήματα Μικροϋπολογιστών


Ανδρέας Στάμος Αριθμός Μητρώου: 03120***

Απρίλιος 2023

Περιεχόμενα

Περιεχόμενα		1
1 1η Άσκηση		1
2 2η Άσκηση		3
3 3η Άσκηση		3
4 4η Άσκηση		4
1 1η Άσκηση Ο αποκωδικοποιημένος κ	ώδιχας είναι ο εξής:	
	working cival o copy.	
MVI C,08H		
LDA 2000H L1:		
RAL		
JC L2		
DCR C		
JNZ L1		
L2:		
MOV A,C		
CMA		
STA 3000H		
RST 1		

Το διάγραμμα ροής για τον κώδικα φαίνεται στην εικόνα 1.



 Σ χήμα 1: Δ ιάγραμμα ροής

Το πρόγραμμα αριθμεί το πλήθος n των σβηστών dip switches αριστέρα του πρώτου αναμμένου από αριστέρα dip switch και δείχνει στα LEDS την τιμή 8-n.

Με άλλα λόγια, το πρόγραμμα δείχνει την θέση του πρώτου αναμμένου από αριστέρα dip switch αν οι θέσεις αριθμηθούν από δεξιά (με το τελευταίο δεξιά να έχει θέση 1).

Προκειμένου το πρόγραμμα να έχει συνέχη λειτουργία η εντολή $RST\ 1$ πρέπει να αντικασταθεί από την εντολή $JMP\ START$, έτσι ώστε στο τέλος της εκτέλεσης το πρόγραμμα να αρχίζει να εκτελείται ξανά.

2 2η Άσκηση

Ο κώδικας είναι ο εξής:

```
IN 10H
2 MVI A, FEH; init led to on
  STA 3000H
  LXI B,01F4H ; delay of 500ms stored in BC
5 MVI D,FEH; init state of leds to D
6 START:
7 CALL DELB ; delay of 500ms
8 LDA 2000H ; get state of dip switch
9 RRC ; lsb of A to CY
JNC START ; if lsb of A == 0 then do not rotate
11 RLC ;restore state of A before RRC
12 RLC ;msb of A to CY
JC RIGHT ; if msb of A == 1 then rotate right
14 LEFT:
MOV A,D ; get saved state of leds
16 RLC ; left rotate state
17 STA 3000H ;output state to leds
18 MOV D, A ; save state to D
   JMP START
20 RIGHT: ;same as above
21 MOV A,D ; get saved state of leds
22 RRC ; left rotate state
STA 3000H ;output state to leds
MOV D,A ;save state to D
25 JMP START
26 END
```

3 3η Άσκηση

Ο κώδικας είναι ο εξής:

```
IN 10H
LXI B,03E8H ;delay of 1000ms stored in BC
START:
LDA 2000H ;load number from dip switches
CPI 64H ;msb of A-100 to CY
JNC L1 ;if A-100>=0 <==> a>=100 goto L1
MVI D,FFH ;initialise d=-1
```

```
CONVERT:
   INR D ; d += 1
  SUI OAH ; A -= 10
JNC CONVERT ; if before A-10>=0 <==> A>=10 we need to repeat more
    \hookrightarrow times
12 ADI OAH ; correct negative remainder
MOV E, A ; mod10 (currently in A) to E
MOV A,D ; get number/10 from D to A
15 RLC ; move the 4 lsb of A to the 4 msb of A
16 RLC
17 RLC
18 RLC
  ADD E ; the 4 lsb of A were 0 and the 4 msb of E were 0 too. so
   → this way we concatenate the /10 and %10 to A
20 CMA; leds turn on for 0 and turn off for 1
STA 3000H ; output A to leds
JMP START ; restart
23 L1: ; if A>=100
24 CPI C8H ;msb of A-200 to CY
25 JNC L2 ; if A-200>=0 <==> a>=200 goto L2
_{26} MVI A,FOH ; turn on the 4 lsb leds
27 STA 3000H ;output to leds
28 CALL DELB ; delay of 1000ms
29 MVI A,FFH ; turn off the leds
30 STA 3000H ;output to leds
31 CALL DELB ; delay of 1000ms
32 JMP START ; restart
33 L2: ; if A>=200
MVI A,OFH ; turn on the 4 msb leds
35 STA 3000H ;output to leds
36 CALL DELB ; delay of 1000ms
37 MVI A,FFH ; turn off the leds
38 STA 3000H ;output to leds
39 CALL DELB ; delay of 1000ms
40 JMP START ; restart
41 END
```

4 4η Άσκηση

Τα κόστη ανά τεμάχιο για την κάθε τενχολογία δίνονται από τις παρακάτω σχέσεις:


Κόστος Discrete Components =
$$20000 + \frac{10 + 10}{n}$$
 (1)

Κόστος FPGA
$$= 10000 + \frac{30 + 10}{n}$$
 (2)

Κόστος
$$_{\text{τεμάχιο}}^{\text{SoC-1}} = 100000 + \frac{2+2}{n}$$
 (3)


Kόστος
$$_{\text{τεμάχιο}}^{\text{SoC-2}} = 200000 + \frac{1+1}{n}$$
 (4)

Οι καμπυλές κόστους ανά τεμάχιο για τις 4 τεχνολογίες φαίνονται στην εικόνα 2.



Σχήμα 2: Καμπυλές κόστους ανά τεμάχιο

Οι καμπυλές ολικού κόστους για τις 4 τεχνολογίες φαίνονται στην εικόνα 3 (σε λογαριθμικούς άξονες).



Σχήμα 3: Καμπυλές ολικού κόστους (σε λογαριθμικούς άξονες)

Γραφικά βρίσκουμε ότι, μέχρι 500 τεμάχια συμφέρουν τα FPGA, από 500 ως 5000 τεμάχια συμφέρουν τα διακριτά στοιχεία, από 5000 ως 50000 τεμάχια συμφέρει η SoC-1 και από 50000 και άνω τεμάχια συμφέρει η SoC-2.

Με δεδομένο ότι τα FPGA έχουν χαμηλότερο σταθερό κόστος από τα διακριτά στοιχεία, οικονομικά εξαφανίζουν την τεχνολογία των διακριτών στοιχείων όταν έχουν μικρότερο μεταβλητό κόστος. Με αλλά λόγια αυτό συμβαίνει, αν το ολικό κόστος ανά τεμάχιο των FPGA είναι μικρότερο από 10+10€, δηλαδή αν το κόστος ανά τεμάχιο είναι μικρότερο από 10+10€.