# 2η Ομάδα Ασκήσεων Συστήματα Μικροϋπολογιστών

Ανδρέας Στάμος Αριθμός Μητρώου: 03120\*\*\*

## Μάιος 2023

## Περιεχόμενα

П	εριεχόμενα	1													
1	<b>Άσχηση 1</b> 1.1 Ερώτημα α	1 2 2													
2	Άσκηση 2	3													
3	Άσχηση 3 3.1 Ερώτημα i														
4	4 Άσκηση 4														
5	Άσκηση 5	12													
6	Άσκηση 6	13													
7	Άσκηση 7	15													
1	Άσχηση 1														
1.	1 Ερώτημα α														
MV	10H ; disable memory protection I A,00H ; counter = 0 I H,0900H ; initial address to save numbers														
	TE: I 80H ; if counter == 80: end EXIT														

```
8 MOV M, A ; move counter to memory
  INR A ; ++counter
10 INX H; ++memory address
JMP BYTE ; repeat loop
13 EXIT:
14 END
       Ερώτημα β
   1.2
  IN 10H ; disable memory protection
  MVI A,00H ; counter = 0
  LXI H,0900H ; initial address to save numbers
5 BYTE:
6 CPI 80H ; if counter == 80: end
7 JZ ASK2
8 MOV M, A ; move counter to memory
9 INR A ; ++counter
10 INX H ;++memory address
JMP BYTE ; repeat loop
13 ASK2:
14 LXI H,0900H ; initial address of numbers
15 LXI B,0000H ; counter = 0
BYTE2:
MVI A,80H ; this is for the check below
  CMP L ; if memory address == 0980H then EXIT
  JZ EXIT
20 INR L ; ++memory address
MOV A,M ; A=*(memory address)
MVI D,09H ; bitcounter = 9
BIT: ;while --bitcounter != 0 (will repeat 8 times)
DCR D ; -- bitcounter
  JZ BYTE2 ; if bitcounter == 0 then byte is complete
_{\rm 27} RLC ;MSB to CY and left shift of A
JNC BIT ; if msb == 0: go to next bit
JMP BIT
32 EXIT:
33 RST 1 ;stop show that we can see the result at the register pair
   34 END
   1.3 Ερώτημα γ
1 IN 10H ; disable memory protection
```

2 MVI A,00H ; counter = 0

```
3 LXI H,0900H ;initial address to save numbers
5 BYTE:
6 CPI 80H ; if counter == 80: end
7 JZ ASK3
8 MOV M, A ; move counter to memory
9 INR A ; ++counter
10 INX H ; ++memory address
  JMP BYTE ; repeat loop
  ASK3:
14 LXI H,0900H ;initial address of numbers
15 LXI B,0000H ; counter = 0
BYTE2:
MVI A,80H ; this is for the check below
18 CMP L ; if memory address == 0980H then EXIT
  JZ EXIT
  INR L ; ++memory address
  MOV A,M ; A=*(memory address)
23 CPI 10H ; if A-Ox10<0 go to next byte
JC BYTE2
<sup>25</sup> CPI 61H; if A-0x61 \ge 0 go to next byte
  JNC BYTE2
INX B ; ++counter
   JMP BYTE2
30 EXIT:
RST 1 ;stop show that we can see the result at the register pair
   32 END
```

```
IN 10H ; disable memory protection
LXI B,0064H ; delay step of 100ms

OFFO: ; state where nothing has happened
MVI A,FFH
STA 3000H ; turn off all leds
LDA 2000H
RLC
JC ONO ; check if msb dip is on
JMP OFFO

ONO: ; state where msb dip is on
LDA 2000H
RLC
JNC OFF1 ; check if msb dip is off
```

```
JMP ONO
  OFF1: ; state where msb dip is OFFed after has been ONed
19 MVI D, C8H
20 MVI A, OOH
21 STA 3000H
23 OFF1_0: ;while in state OFF1 looping for 200*100ms=20sec to check

→ for extending time

DCR D ; decrease the loop variable
   JZ OFFO ; if out of time (D==0) return to initial off state
26 CALL DELB ; delay 100ms
27 LDA 2000H ; check if msb dip is on
28 RLC
29 JC 0FF1_1
30 JMP OFF1_0
OFF1_1: ; state where msb dip is ONed while before in OFF state but
   → LEDs were ON
33 DCR D ; decrease the loop variable
  JZ OFFO ; if out of time (D==0) return to initial off state
  CALL DELB ; delay 100ms
LDA 2000H ; check if msb dip is off
37 RLC
38 JNC OFF1
39 JMP OFF1_1
41 END
```

#### 3.1 Ερώτημα i

```
SHOW: ; showing the leds
  MOV A,B
19 STA 3000H
  JMP L1
22 SHOWNONE: ; do not show any leds.
MVI A, FFH
24 STA 3000H
25 JMP L1
27 END
   3.2
       Ερώτημα ii
  CALL KIND ; inputing from the keyboard into A
4 CPI 01H ; if A<1 show no leds
  JC SHOWNONE
  CPI 09H ; if A>=9 show no leds
  JNC SHOWNONE
9 MOV B, A
10 MVI A,00H
_{12} NUMBER: ; looping over the value of B
13 DCR B
  JZ SHOW
_{15} RLC ;shifting left by adding 1 to the rightmost position
16 INR A
17 JMP NUMBER
19 SHOW: ;showing the leds
  STA 3000H
   JMP L1
23 SHOWNONE: ; showing no leds
MVI A,FFH
25 STA 3000H
26 JMP L1
28 END
   3.3 Ερώτημα iii
1 IN 10H
2 MVI A,1CH
3 STA OBOOH
4 STA OBO1H
```

```
5 STA OBO2H
6 STA OBO3H
  STA OBO4H
  STA OBO5H
10 L1:
11
  ; inputing from keyboard
12
13
  ; line 0
  MVI A, FEH
16 STA 2800H
17 LDA 1800H
18 ANI 07H
19 CPI 06H; checking if right button was clicked
  JNZ CONT_O_O
21 MVI B,86H
22 JMP SHOW
23 CONT_0_0:
^{24} CPI 05H ; checking if middle button was clicked
JNZ CONT_0_1
26 MVI B,85H
27 JMP SHOW
28 CONT_0_1:
29 CPI 03H ; checking if left button was clicked
   JNZ CONT_0_2
MVI B,F7H
32 JMP SHOW
33 CONT_0_2:
34
  ; line 1
37 MVI A, FDH
38 STA 2800H
39 LDA 1800H
40 ANI 07H
41 CPI 06H
JNZ CONT_1_0
43 MVI B,84H
44 JMP SHOW
45 CONT_1_0:
  CPI 05H
JNZ CONT_1_1
48 MVI B,80H
49 JMP SHOW
50 CONT_1_1:
51 CPI 03H
52 JNZ CONT_1_2
53 MVI B,82H
54 JMP SHOW
```

```
55 CONT_1_2:
   ;line 2
59 MVI A,FBH
60 STA 2800H
61 LDA 1800H
62 ANI 07H
63 CPI 06H
   JNZ CONT_2_0
   MVI B,00H
   JMP SHOW
67 CONT_2_0:
68 CPI 05H
   JNZ CONT_2_1
70 MVI B,83H
  JMP SHOW
72 CONT_2_1:
73 CPI 03H
   JNZ CONT_2_2
75 MVI B,83H
   JMP SHOW
   CONT_2_2:
77
   ;line 3
   MVI A,F7H
82 STA 2800H
83 LDA 1800H
84 ANI 07H
85 CPI 06H
   JNZ CONT_3_0
87 MVI B,01H
   JMP SHOW
89 CONT_3_0:
90 CPI 05H
91 JNZ CONT_3_1
92 MVI B,02H
93 JMP SHOW
   CONT_3_1:
   CPI 03H
   JNZ CONT_3_2
96
   MVI B,03H
97
   JMP SHOW
   CONT_3_2:
100
101
   ; line 4
103 MVI A, EFH
104 STA 2800H
```

```
105 LDA 1800H
   ANI 07H
    CPI 06H
    JNZ CONT_4_0
108
   MVI B,04H
   JMP SHOW
   CONT_4_0:
111
   CPI 05H
112
    JNZ CONT_4_1
113
   MVI B,05H
    JMP SHOW
115
    CONT_4_1:
116
    CPI 03H
118
    JNZ CONT_4_2
   MVI B,06H
119
    JMP SHOW
120
    CONT_4_2:
121
123
   ; line 5
124
NVI A,DFH
   STA 2800H
   LDA 1800H
127
   ANI 07H
128
    CPI 06H
    JNZ CONT_5_0
130
    MVI B,07H
131
    JMP SHOW
132
   CONT_5_0:
    CPI 05H
134
    JNZ CONT_5_1
135
   MVI B,08H
    JMP SHOW
138
    CONT_5_1:
   CPI 03H
139
    JNZ CONT_5_2
   MVI B,09H
    JMP SHOW
142
    CONT_5_2:
143
144
    ; line 6
146
   MVI A,BFH
147
   STA 2800H
   LDA 1800H
150
   ANI 07H
   CPI 06H
151
   JNZ CONT_6_0
   MVI B, OAH
```

JMP SHOW


154

```
CONT_6_0:
   CPI 05H
   JNZ CONT_6_1
158 MVI B, OBH
   JMP SHOW
160 CONT_6_1:
161 CPI 03H
   JNZ CONT_6_2
162
MVI B, OCH
   JMP SHOW
   CONT_6_2:
165
166
167
   ; line 7
   MVI A,7FH
169
170 STA 2800H
171 LDA 1800H
172 ANI 07H
173 CPI 06H
   JNZ CONT_7_0
MVI B, ODH
176 JMP SHOW
177 CONT_7_0:
178 CPI 05H
   JNZ CONT_7_1
   MVI B, OEH
   JMP SHOW
181
182 CONT_7_1:
183 CPI 03H
   JNZ CONT_7_2
185 MVI B, OFH
   JMP SHOW
   CONT_7_2:
188
   ; if no button was clicked the result is already in memory
   JMP SHOWNOMEMS
192 SHOW:
   ;splitting A=XYH to XH and YH (two characters)
194 MOV A,B
   ANI OFH
   STA OBO4H
196
197 MOV A,B
   RRC
199 RRC
200 RRC
201 RRC
202 ANI OFH
203 STA 0B05H
304 ; showing to screen
```

```
205 CALL STDM
206 SHOWNOMEMS:
207 LXI D, OBOOH
208 CALL DCD
209 JMP L1
210
211 END
```

```
IN 10H
2 L1:
4 LDA 2000H ;inputting from dip switches
   MOV B,A
  ; getting bits 0 and 1, ANDing them
   ; and store result at pos 0 of C
  ANI 01H
  MOV D,A
MOV A,B
  ANI 02H
13 RRC
  ANA D
MOV C,A
  ; getting bits 2 and 3, ANDing them
   ; and store result at pos 1 of C
  MOV A,B
   ANI 04H
   MOV D,A
MOV A,B
23 ANI 08H
24 RRC
25 ANA D
26 RRC
  ORA C
  MOV C,A
  ; getting bits 4 and 5, XORing them
  ; and store result at pos 2 of C
MOV A,B
34 ANI 10H
   MOV D,A
   MOV A,B
37 ANI 20H
38 RRC
39 XRA D
```

```
RRC
   RRC
   ORA C
  MOV C,A
  ; getting bits 6 and 7, XORing them
  ; and store result at pos 3 of C
MOV A,B
   ANI 40H
   MOV D,A
  MOV A,B
52 ANI 80H
53 RRC
54 XRA D
55 RRC
56 RRC
57 RRC
   ORA C
  MOV C,A
  ; ORing bits 1 and 3 of C only with bits 2 and 4 of C
62
  ANI 05H
   ORA C
   CMA ; complement because of the complement logic of leds
   STA 3000H ; showing to leds
  JMP L1
71 END
```



Σχήμα 1: Εσωτερική οργάνωση μνήμης άσκησης 5

Η εσωτερική οργάνωση της μνήμης SRAM 256x4 bit σχεδιάστηκε στο σχήμα 5. Από τις γραμμές A4-A7, μέσω ενός αποκωδικοποιητή επιλέγεται η γραμμή διεύθυνσης. Από τις γραμμές A0-A3, μέσω 4 πολυπλεκτών 16x1 επιλέγεται η 4-αδα στηλών που αντιστοιχεί στα αιτούμενα 4 bits. Οι γραμμές D0-D4 αποτελεούν τις γραμμές δεδομένων (ενώνονται με τις εξόδούς των πολυπλεκτών). Τα σήματα  $\overline{RD}$ ,  $\overline{WE}$  (προσοχή πως δίνεται το συμπλήρωμα ως είσοδος) καθορίζουν αν θα συμβεί ανάγνωση ή εγγραφή στην μνήμη. Τέλος το σήμα  $\overline{CS}$  (προσοχή πως δίνεται το συμπλήρωμα ως είσοδος) καθορίζει αν η μνήμη θα αλληλεπιδράσει με τις γραμμές δεδομένων, ανεξάρτητα από τα RD, WE.

Με σχοπό ένα παράδειγμα λειτουργίας της μνήμης, έστω η διεύθυνση μνήμης A0-A7=0101~0111. Επιλέγεται η  $7\eta$  (A4-A7=1001) γραμμή και η  $5\eta$  (A0-A3=0101) τετράδα στηλών. Αν RD=1 και WE=0 οι εξόδοι των πολυπλεκτών οδηγούνται προς τις γραμμές D0-D3, ενώ αν RD=0 και WE=1 οι γραμμές D0-D3 οδηγούνται προς τους πολυπλέκτες. Επίσης, ως προς την είσοδο CS, αν

CS=0 η μνήμη δεν λαμβάνει ούτε στέλνει δεδομένα, ενώ αν CS=1 ακολουθεί την προαναφερθείσα λειτουργία.


## 6 Άσκηση 6

Ο χάρτης μνήμης φαίνεται στην εικόνα 6. Παρατηρούμε πως κάθε chip μπορεί να επιλεγεί με χρήση των bits A11-A13.


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Διεύθυνση ΗΕΧ	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	ROM1-2K
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	07FF	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0800	ROM2-2K
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0FFF	
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1000	ROM3-4K
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFF	
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000	RAM1-2K
0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	27FF	KAWII-ZK
0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0000	DAM2 2K
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	07FF	RAM2-2K

Σχήμα 2: Χάρτης μνήμης για το σύστημα της Άσκησης 6. Με κόκκινο χρώμα απεικονιζόνται τα απαιτούμενα bits για την επιλογή του σωστού chip ανά διεύθυνση

Η υλοποίηση του ζητούμενου συστήματος μνήμης με χρήση αποκωδικοποιητή φαίνεται στην εικόνα 6, ενώ με χρήση μόνο λογικών πυλών φαίνεται στην εικόνα 6



Σχήμα 3: Σύστημα άσκησης 6 με χρήση αποκωδικοποιητή



Σχήμα 4: Σύστημα άσκησης 6 με χρήση μόνο λογικών πυλών


# 7 Ασχηση 7

Ο χάρτης μνήμης φαίνεται στην εικόνα 7.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Διεύθυνση ΗΕΧ	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	ROM-16K
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFF	(1st half)
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000	RAM1-4K
0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	2FFF	KAWII-4K
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	3000	RAM2-4K
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFF	KAWIZ-4K
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4000	RAM3-4K
0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	4FFF	RAIVIS-4R
0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	5000	ROM-16K
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	6FFF	(1st half)
0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	7000	Output

Σχήμα 5: Χάρτης μνήμης για το σύστημα της Άσκησης 7. Με κόκκινο χρώμα απεικονιζόνται τα απαιτούμενα bits για την επιλογή του σωστού chip ανά διεύθυνση

Η υλοποίηση του ζητούμενου μΥ- $\Sigma$  φαίνεται στην εικόνα 7.



Τα ΑΟ-Α7, ο που απαιτούνται, παράγοντοι από το Γιάτοθι κύκλωμα (σχεδιά τται χωριπά για πέρου χώρου)



Σχήμα 6: Σύστημα άσκησης 7