Filtro Digitale

Elia Ribaldone, Andrea Trufini, Christian Fabiano

Docente: Maurizio Zamboni

Aprile - Maggio 2018



Indice

1	Introduzione	3
2	Pseudocodice 2.1 Descrizione verbale algoritmo 2.2 Pseudocodice MATLAB	4 4 5
3	Data path3.1 Parallelismo3.2 Gestione indirizzi3.3 Descrizione blocchi utilizzati3.4 Interfacciamento3.5 Schema datapath	6 6 6 6 7 8
4	ASM chart 4.1 Descrizione stati	9
5	4.2 ASM Chart	10 11
Э	Control ASM	11
6	Timing 6.1 Timing caricamento memoria A	12 12 13 14 16
7	Testbench e simulazione 7.1 Schema simulazione 7.2 Simulazione e analisi timing su Modelsim 7.3 Testbench VHDL 7.4 Simulazione MATLAB 7.5 Simulazione C 7.6 Simulazione bash	17 17 18 19 22 23 28
8	VHDL	31
	8.1 Digital_filter.vhd . 8.2 ASM_chart_Datapath.vhd . 8.3 Sync_RAM.vhd . 8.4 Register_n.vhd . 8.5 RCA_10_bit.vhd . 8.6 RCA_18_bit.vhd . 8.7 Average_8_to_18.vhd . 8.8 Counter 1024.vhd .	31 35 40 41 41 42 43 44
	8.9 Cut_10_to_8_filter.vhd	45 45 45 46 46 46 47
	8.16 sync_2_bit_counter.vhd	47 48 49 49 50 51 51

1 Introduzione

Il progetto da realizzare richiede la progettazione di un "filtro digitale" in grado di elaborare dei dati presenti in una memoria (MEM_A) e scrivere il risultato di tale elaborazione su di un'altra memoria (MEM_B), entrambe organizzate in 1024 word da 1 byte. L'operazione da eseguire, su di un i-esimo dato prelevato dalla MEM A, è la seguente:

$$y(i) = (-1)^{i} [0.25x(i) + x(i-1) - 2x(n-3)]$$

Il circuito deve inoltre fornire in uscita la media dei campioni presenti sulla memoria A, e lo schema da realizzare in vista "top view" è il seguente:




Figura 1: Top view

Le specifiche richiedono di utilizzare soltanto due sommatori per effettuare le operazioni necessarie, e che le memorie siano sincrone in scrittura ed asincrone in lettura. I passi operativi e le scelte di progetto effettuate vengono dettagliate nelle sezioni successive:

- Pseudocodice
- Data path
- ASM Chart
- Control ASM
- Timing
- VHDL
- Testbench e simulazione

2 Pseudocodice

Il linguaggio utilizzato per lo pseudocodice è, per semplicità di lettura, MATLAB, e il codice è preceduto da una descrizione verbale delle operazioni da svolgere.

2.1 Descrizione verbale algoritmo

- 1. Azzerare un contatore necessario per scorrere gli elementi di memoria da 0 fino a 1023;
- 2. Finché il contatore non raggiunge 1023, caricare un dato alla volta;
- 3. Prelevare l'iesimo dato dalla memoria;
- 4. Se l'indirizzo precedente all'i-esimo dato non è negativo, prelevare il secondo dato e nel frattempo svolgere il primo calcolo dell'espressione: dividere il numero per quattro e tenerlo da parte; contemporaneamente accumulare il numero estratto nel passo precedente in un altra locazione;
- 5. Se l'indirizzo corrispondente all'i-esimo dato sottratto di tre non è negativo, prelevare il terzo dato e nel frattempo svolgere il secondo calcolo dell'espressione: sommare al valore ottenuto in precedenza il valore prelevato dalla memoria nel punto 4;
- 6. Svolgere la terza parte del calcolo: sottrarre al valore ottenuto in precedenza il valore prelevato dalla memoria nel punto 5 moltiplicato per due;
- 7. Se il contatore è un numero dispari, invertire il numero trovato in precedenza;
- 8. Scrivere in memoria B il numero calcolato se compreso tra -128 e 127, altrimenti scrivere -128 se negativo, o 127 se positivo;
- 9. Incrementare di 1 il contatore;
- 10. Se il contatore non ha raggiunto il numero 1024, ritornare al punto 3;
- 11. Termine dell'operazione: fornire i dati in memoria B e dividere per 1024 il numero accumulato ad ogni ciclo nel punto 4.

2.2 Pseudocodice MATLAB

NOTA: a livello di pseudocodice MATLAB le operazioni non sono ancora divise in "stati": in realtà si è scelto di eseguire le operazioni di calcolo ed di lettura seguendo un approccio "pipeline", che rende la sequenza di operazioni leggermente diversa da quella descritta nello pseudocodice. Inoltre, la sintassi è in alcuni punti volutamente diversa da quella che sarebbe necessaria per compilare ed eseguire il programma, in quanto risulta di più facile comprensione.

```
%Inizializzazione registri
  CNT_{1024} = 0
3 REG_AVERAGE = 0
   %Caricamento memoria
   for CNT_1024 = 0:1023 %NOTA: l'incremento del contatore viene fatto in modo ...
       automatico
       MEM_A(CNT_1024, 1:8) = DATA_IN
       CNT_1024 = CNT_1024 + 1
9
   end
10
   %Scrittura dati in MEM_B
12
   for CNT_1024 = 0:1023
       REG_FILTER = 0 %Reset somma
13
       REG_SAMPLES = MEM_A(CNT_1024, 1:8) %Read primo dato
15
       REG_FILTER = REG_SAMPLES/4; %Prima operazione
16
       REG_AVERAGE = REG_AVERAGE + REG_SAMPLES %Accumulo per media
18
       if(CNT_1024 - 1 >= 0)
19
           REG_SAMPLES = MEM_A(CNT_1024 - 1, 1:8) %Read secondo dato
           REG_FILTER = REG_FILTER + REG_SAMPLES %Seconda operazione
21
           if(CNT_1024 - 3 >= 0)
22
                REG_SAMPLES = MEM_A(CNT_1024 - 3, 1:8) %Read terzo dato
23
                REG_FILTER = REG_FILTER - 2*REG_SAMPLES %Terza operazione
24
25
           end
       end
26
27
       if((-1)^CNT_1014 < 0)
28
           REG_FILTER = -REG_FILTER %Inversione ogni 2 cicli
29
       end
30
31
       if(-128 <= REG_FILTER <= 127) %"Overflow" del dato</pre>
32
           MEM_B(CNT_1024, 1:8) = REG_FILTER
       elseif (REG_FILTER < 0)</pre>
34
           MEM_B(CNT_1024, 1:8) = -128
35
36
           MEM_B(CNT_1024, 1:8) = 127
37
       end
38
   end
39
40
   REG_AVERAGE = REG_AVERAGE / 1024 %Divisione media
```

3 Data path

Il datapath, e la relativa unità di controllo, sono state progettate in modo da ridurre i cicli di clock necessari a svolgere l'operazione ed aumentare la massima frequenza di lavoro: viene effettuata una 'pipeline' delle fasi di aquisizione dati dalla memoria e relativa elaborazione, come descritto nella parte verbale dello pseudocodice.

3.1 Parallelismo

Il parallelismo scelto per il datapath è di 10 bit per le operazioni sui campioni, e 18 bit per l'operazione di media. La scelta di 10 bit è poiché le operazioni tra i tre dati diversi su 8 bit potrebbero dar luogo, nel caso in cui il terzo dato sia negativo, ad un numero rappresentabile su non meno di 10 bit. Esempio: 0 + 1 - 2* (-128) = 258 (non rappresentabile in C2 su 9 bit). I 18 bit per la media sono necessari perché l'operazione di divisione per 1024 viene fatta dopo che sono stati accumulati tutti i campioni, altrimenti si avrebbe una perdita di precisione eccessiva. Per cui, sommando 1024 dati da 8 bit ciascuno, sono necessari 18 bit.

3.2 Gestione indirizzi

Invece di usare tre contatori "sfasati" per la creazione degli indirizzi, si usa un singolo contatore in cui l'uscita va ad uno shift register a 3 registri, in modo da permettere all'unità di controllo, tramite un comando di selezione di un multiplexer a tre ingressi, di selezionare l'indirizzo corretto della MEM_A dal quale prelevare il dato. Per l'indirizzo di scrittura della MEM_B, viene usato lo stesso contatore.

3.3 Descrizione blocchi utilizzati

• Counter_1024: contatore a 10 bit utilizzato per la generazione degli indirizzi. Viene incrementato ad ogni ciclo di operazioni.

• Registri e memorie:

Reg_Counter (1, 2 e 3): Registri a 10 bit usati come shift register per tenere memoria degli ultimi tre indirizzi. Il comando di shift viene dato ogni volta che il contatore si incrementa.

Reg_Samples: Registro a 8 bit che sincronizza la lettura da MEM_A con le operazioni sincrone da svolgere. Separa l'operazione di lettura da quella di calcolo, realizzando un pezzo di pipeline.

Reg_Filter: Registro a 10 bit che accumula il dato in uscita dal Sum_Filter. Viene resettato ad ogni incremento del contatore, ossia ad ogni nuova operazione. Poiché la MEM_B è su 8 bit, nel caso in cui il risultato dell'operazione non sia rappresentabile su 8 bit, si avrebbe un overflow nell'utilizzare celle di MEM_B per fare i calcoli. Per questo è stato necessario inserire un registro REG_FILTER.

Reg_Average: Registro a 18 bit che accumula il valore di tutti i campioni prima di effettuare la divisione.

MEM_A: Memoria RAM 1024x8 sincrona in scrittura, asincrona in lettura. Contiene i campioni da elaborare.

MEM_B: Memoria RAM 1024x8 sincrona in scrittura, asincrona in lettura. Memoria in cui vengono scritti i risultati delle operazioni sui campioni.

• Blocchi operazionali:

Sum_Filter: Sommatore ripple carry a 10 bit per svolgere le operazioni tra i campioni.

Sum Average: Sommatore ripple carry a 18 bit per svolgere l'operazione di media.

Divider_by_1024: Blocco che effettua la divisione facendo uno shift di 10 sul dato in uscita da Reg. Average

Three_Operation_Block: Blocco logico che ha in ingresso il campione proveniente da Reg_Samples, e svolge le operazioni di moltiplicazione per due e divisione per quattro del dato facendo uno shift del campione rispettivamente a sinistra e a destra.

• Blocchi logici:

Valid_Address: Blocco logico in grado di capire quando l'indirizzo è compreso tra 0 e 2.

Sample_CA_1: Porta XOR a 10 bit utilizzata per complementare il numero (quando si deve sottrarre il terzo dato).

Block_Samples_n: Porta AND a 10 bit usata mentre si nega il valore a cicli alterni prima di scriverlo in MEM_B, equivale a sommare '0' al dato in Reg_Filter per quel colpo di clock.

Ovf_Sign_10_to_8_Filter: Blocco usato per controllare preventivamente alla scrittura in MEM B la corretta rappresentazione del dato su 8 bit e il segno del dato.

- Mux_Address: Multiplexer 3-1 a 10 bit, seleziona l'indirizzo da dare in ingresso alla MEM_A
- Mux_Operation: Multiplexer 3-1 a 10 bit che seleziona quale delle tre operazioni fatte da Three_Operation_Block dare in ingresso al sommatore.
- Mux_Saturation: Multiplexer 3-1 a 10 bit che manda in uscita verso MEM_A il numero proveniente da Reg Filter in caso rappresentabile in C2 su 8 bit, -128 o 127 altrimenti.

3.4 Interfacciamento

L'interfaccia verso l'esterno è del tipo asincrono => sincrono, in quanto l'inizio dell'operazioni avviene solo dopo il campionamento di un segnale di START. La lettura della memoria B e della media è corretta solo quando il segnale DONE è a 1.

3.5 Schema datapath




Figura 2: Datapath

4 ASM chart

4.1 Descrizione stati

• Reset:

Stato di reset della macchina. Non è necessario azzerare MEM_A e MEM_B in quanto verranno entrambe sovrascritte. Viene azzerato il contatore e l'accumulatore per la media, e viene messo a 0 il segnle di "DONE"

• S0 MEM A:

Caricamento della MEM_A. Ad ogni colpo di clock viene memorizzato, nella locazione puntata dal contatore, il dato presente sull'ingresso DATA IN fornito dall'esterno.

• S1 Load Data 1:

Dopo aver raggiunto il terminal count ed essersi azzerato, viene prelevato dalla memoria A il dato puntato dall'i-esimo indirizzo. Viene intanto azzerato Reg_Filter poiché è appena iniziato il calcolo del nuovo valore da scrivere in MEM B

• S2 Execute Data 1:

Viene eseguito il passo uno del calcolo, ossia y(i) = x(i)/4. Viene accumulato il primo valore della media. Intanto viene caricato il dato puntato dall'i-esimo indirizzo sottratto di uno per l'esecuzione successiva

• S3 Execute Data 2:

Viene eseguito il passo due del calcolo, ossia y(i) = x(i)/4 + x(i-1). Intanto viene caricato il terzo dato puntato dall'i-esimo indirizzo sottratto di tre per l'esecuzione successiva

• S3 Invalid 2:

Nel caso in cui l'indirizzo i-1 sia negativo, non viene eseguito né il passo due né il passo tre del calcolo Esecuzione del passo uno del calcolo e dell'accumulazione media (in quanto in ramo alternativo dell'ASM)

• S3 Invalid 3:

Nel caso in cui l'indirizzo i-3 sia negativo, non viene il passo tre del calcolo Esecuzione del passo due del calcolo (in quanto in ramo alternativo dell'ASM)

• S4 Execute Data 3:

Viene eseguito il passo tre del calcolo, ossia y(i) = x(i)/4 + x(i-1) - 2 * x(i-3)

• S5 Invert:

Se Counter 1024 è dispari, inverte Reg Filter.

• S6 Write Sum:

Se il dato calcolato è rappresentabile in C2 su 8 bit, lo scrive in MEM_B alla posizione puntata da Counter_1024

• S6 Write 127:

Se il dato calcolato NON è rappresentabile in C2 su 8 bit, ed è positivo, scrive in MEM_B 127, ossia il più grande positivo rappresentabile con quel parallelismo.

• S6 Write Neg 128:

Se il dato calcolato NON è rappresentabile in C2 su 8 bit, ed è negativo, scrive in MEM_B -128, ossia il più grande negativo rappresentabile con quel parallelismo.

• S7 Done

Al termine delle operazioni, viene abilitato il segnale "DONE" e il Mux_Mem_B farà indirizzare la MEM_B dall'esterno invece che dal contatore, per consentire la lettura dei dati raccolti.

4.2 ASM Chart




Figura 3: ASM Chart

5 Control ASM

Nel control ASM sono stati inseriti i comandi da dare in ogni stato dell'ASM chart. In ogni stato è stato sostituito al posto dell'azione da svolgere, il COMANDO per eseguire tale azione.




Figura 4: Control ASM

6 Timing

I frammenti di timing ritenuti più significativi sono la fase di caricamento della memoria e la prima fase di calcolo del circuito, quella in cui per i primi campioni estratti il procedimento devia leggermetne dal comportamento a regime. Sono stati inoltre inseriti per il timing numeri che mostrano il comportamento del circuito in caso di non rappresentabilità su 8 bit del risultato dell'operazione (Stato S7 write 127), prima della scrittura nella memoria B.

Dal confronto con la simulazione del timing effettuata da MODELSIM è emersa coerenza con le ipotesi fatte nella scrittura manuale del timing.

Per motivi di leggibilità sono stati omessi alcuni dei segnali che non cambiano durante il timing, ed il loro valore di default è specificato nella precedente pagina.

6.1 Timing caricamento memoria A

Per l'avvio delle operazioni, come descritto nella sezione 3.4, si aspetta di campionare il segnale di START.




Figura 5: Timing caricamento MEM A

6.2 Timing caricamento memoria A [SIMULAZIONE]




Figura 6: Timing caricamento MEM_A [SIMULAZIONE]

6.3 Svolgimento calcolo sui primi indirizzi

Come detto in precedenza, il timing mostra l'evoluzione dei segnali a partire da fine caricamento memoria e inizio calcolo. Per i primi tre dati gli indirizzi risulterebbero negativi quindi gli stati evolvono come descritto nell'ASM chart. Per questioni di leggibilità, il timing è stato diviso in due in corrispondenza del colpo di clock n° 9.

 $\mathbf{NOTA:} \ \mathrm{st}(x,y) \ \grave{\mathrm{e}} \ \mathrm{stata} \ \mathrm{usata} \ \mathrm{come} \ \mathrm{notazione} \ \mathrm{compatta} \ \mathrm{per} \ \mathrm{indicare} \ \mathrm{Mem}(x) <= y.$




Figura 7: Timing inizio calcoli - 1




Figura 8: Timing inizio calcoli - 2

6.4 Svolgimento calcolo sui primi indirizzi [SIMULAZIONE]




Figura 9: Timing inizio calcoli [SIMULAZIONE]

7 Testbench e simulazione

7.1 Schema simulazione

Per verificare la correttezza delle operazioni svolte dal circuito, si è voluto evitare di realizzare in VHDL tale controllo in quanto facendo una descrizione ad alto livello con lo stesso linguaggio gli output generati dal testbench in VHDL potrebbero più facilmente essere affetti dagli stessi errori del circuito.

Si è dunque proceduto nel seguente modo:

- 1. Creazione di un file MEM A BIN con numeri binari su 8 bit generati in modo casuale;
- 2. Esecuzione calcoli del circuito digital filter;
- 3. Scrittura su di un file MEM B BIN dei numeri binari generati dal circuito;
- 4. Comparazione dei file MEM_B_BIN con i file generati da 3 diversi procedimenti software: C, MATLAB, bash.

NOTA: l'operazione di divisione per 4 via software è stata fatta in codice in modo da prendere sempre il numero più basso quando c'è un eventuale resto (Esempio: 3/4 = 0, -3/4 = -1), per rispecchiare il comportamento del circuito.




Figura 10: Schema della simulazione

Dopo diverse prove di congruenza tra dati generati dal circuito dal programma ed i dati generati in C/Matlab/bash si è ritenuto il circuito funzionante.

Seguono nelle pagine successive i codici di testbench e delle simulazioni software.

7.2 Simulazione e analisi timing su Modelsim

A scopo di mostrare le proporzioni tra i periodi impiegati per il caricamento della MEM_A e dell'esecuzione delle operazioni, viene riportata una simulazione di modelsim:




Figura 11: Modelsim - Simulazione del codice VHDL

Per quanto riguarda la massima frequenza di lavoro, con il circuito progettato è possibile raggiungere 81 MHz. Il ritardo maggiore è introdotto dal sommatore (che è di tipo ripple-carry, in quanto usandone uno diverso con questo parallelismo non si otterrebbero vantaggi considerevoli).




Figura 12: Modelsim - Timing analysis

7.3 Testbench VHDL

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
  USE std.env.all;
5 USE std.Textio.all;
   ENTITY TestBench IS
   END TestBench;
10
   ARCHITECTURE behaviour OF TestBench IS
11
        - definisco il componente
13
       COMPONENT Digital_Filter
14
           PORT (
                    Digital Filter START: IN STD LOGIC;
16
                    Digital_Filter_CLOCK: IN STD_LOGIC;
17
                    Digital_filter_RST: IN STD_LOGIC;
18
                    Digital_Filter_Data_IN: IN SIGNED (7 DOWNTO 0);
19
20
                    Digital_Filter_Data_OUT: OUT SIGNED (7 DOWNTO 0);
                    Digital_Filter_Mem_B_Address : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
21
                    Digital_Filter_Average_OUT: OUT SIGNED (7 DOWNTO 0);
22
23
                    Digital_Filter_DONE: OUT STD_LOGIC
               );
24
       END COMPONENT;
25
26
       -- segnali di INGRESSO
27
       SIGNAL Digital_Filter_START_s , Digital_Filter_CLOCK_s, Digital_filter_RST_s: ...
           STD_LOGIC;
       SIGNAL Digital_Filter_Data_IN_s : SIGNED (7 DOWNTO 0);
29
       SIGNAL Digital_Filter_Mem_B_Address_s : STD_LOGIC_VECTOR(9 DOWNTO 0);
31
       -- segnali di USCITA
32
       SIGNAL Digital_Filter_DONE_s : STD_LOGIC;
33
       SIGNAL Digital_Filter_Data_OUT_s, Digital_Filter_Average_OUT_s: SIGNED (7 ...
34
           DOWNTO 0);
35
       -- dafinizione dei file usati come input e output e del file con i dati di ...
36
           uscita giusti
       CONSTANT name_file_data_in : STRING := "MEM_A_BIN.txt";
37
       CONSTANT name_file_data_out : STRING := "MEM_B_BIN.txt";
38
39
       CONSTANT name_file_data_out_dec : STRING := "MEM_B_DEC.txt";
40
41
       -- TEMPI COSTANTI PER LA SIMULAZIONE
       CONSTANT CLK_PERIOD : TIME := 20 ps;
42
       CONSTANT N_CICLE : INTEGER := 500000 ;
43
       CONSTANT SIM_TIME : TIME := N_CICLE * 20 ps;
44
45
46
       -- segnali per i tempi di simulazione
       SIGNAL END_SIM : BOOLEAN := FALSE;
47
48
49
   BEGIN
50
51
          istanzio il DUT
52
       Filtro_Digitale : Digital_Filter
53
54
           PORT map
55
                Digital_Filter_START => Digital_Filter_START_s,
56
                Digital_Filter_CLOCK => Digital_Filter_CLOCK_s,
57
                Digital_filter_RST => Digital_filter_RST_s,
58
                Digital_Filter_Data_IN => Digital_Filter_Data_IN_s,
59
60
                Digital_Filter_Data_OUT => Digital_Filter_Data_OUT_s ,
                Digital_Filter_Mem_B_Address =>Digital_Filter_Mem_B_Address_s ,
61
               Digital_Filter_Average_OUT => Digital_Filter_Average_OUT_s ,
62
                Digital_Filter_DONE => Digital_Filter_DONE_s
           );
64
```

```
65
        -- PROCESSO CHE ESEGUE le seguenti istruzioni:
66
           - legge il file input E LI d i dati in ingresso al DUT (ciclo)
67
                   - alla fine preleva i dati dalla memoria b e li scrive sul file ...
68
            di uscita
69
        file and checker :
70
71
        PROCESS
72
            -- dichiaro i file utilizzati come testo
73
            FILE file_data_in , file_data_out, file_data_out_dec : text ;
75
            -- variabili per i file
76
            VARIABLE line_va, line_dec: LINE;
            VARIABLE number_va : SIGNED(7 DOWNTO 0);
78
79
            --VARIABLE good_v : BOOLEAN;
80
        BEGIN
81
82
            -- files di input
83
            file_open(file_data_in, name_file_data_in, read_mode);
84
85
            file_open(file_data_out_dec, name_file_data_out_dec, write_mode);
             -- file di output
86
87
            file_open(file_data_out, name_file_data_out, write_mode);
88
            WAIT FOR 6*CLK_PERIOD+CLK_PERIOD;
89
                -- in questo ciclo vengonon presi i valori dal file file_data_in e ...
91
                    salvati nella Mem_A
                Mem_A_write_loop:
                    FOR i IN 0 TO 1023 LOOP
93
94
                        readline(file_data_in, line_va);
                         -- scrivo a terminale la riga per verificarne il contenuto
                         -- per poter scrivere il contatore i a terminale devo ...
96
                             convertirlo in una stringa
                         report "WRITE IN A " & integer'image(i) & " : " & line_va.all;
97
98
                         read(line_va, number_va);
                        Digital_Filter_Data_IN_s <= number_va;</pre>
99
                        WAIT FOR CLK_PERIOD;
100
                    END LOOP Mem_B_write_loop;
101
102
                -- chiudo il file di input
                file_close(file_data_in);
103
104
                -- aspetto che il DUT ABBIA FINITO
105
                Waiting_dut_done_loop:
106
                    WHILE Digital_Filter_DONE_s = '0' LOOP
107
                        WAIT FOR CLK_PERIOD;
108
                    END LOOP Waiting_dut_done_loop;
109
110
111
                -- leggo i valori dalla memoria b e li salvo sul file file_data_out
112
                Saving_data_in_mem_B_loop:
113
                    FOR i IN 0 TO 1023 LOOP
114
                         -- trasformo il contatore da intero ad uno std_logic_vector ...
115
                            di 10 bit
                         -- per puntare progressivamente l'indirizzo della memoria b ...
116
                             da salvare nel file
                        Digital Filter Mem B Address s <= ...
117
                             STD_LOGIC_VECTOR(TO_UNSIGNED(i,10));
                        WAIT FOR CLK_PERIOD;
118
                         -- scrivo la prima riga in line_va
119
120
                        write(line_va, Digital_Filter_Data_OUT_s);
                        write(line_dec, to_integer(Digital_Filter_Data_OUT_s));
121
                         -- scrivo a terminale la riga per verificarne il contenuto
122
                         -- per poter scrivere il contatore i a terminale devo ...
                             convertirlo in una stringa
                         report "READ IN B " & integer'image(i) & " : " & line_va.all;
124
125
                          - salvo line_va nel file
                        writeline(file_data_out, line_va);
126
127
                        writeline(file_data_out_dec, line_dec);
```

```
128
129
                      END LOOP Saving_data_in_mem_B_loop;
130
                  -- chiudo il file di output
131
                 file_close(file_data_out);
132
133
             finish(0);
         END PROCESS file_and_checker;
134
135
136
         -- PROCESSO DI CLOCK
        CLK:
137
138
        PROCESS
         BEGIN
139
             CLK_CICLE:
140
141
             FOR i IN 0 TO N_CICLE LOOP
                 Digital_Filter_CLOCK_s <= '0' , '1' AFTER CLK_PERIOD/2;</pre>
142
                 WAIT FOR CLK_PERIOD;
143
144
             END LOOP CLK_CICLE;
             --- ferma la simulazione dopo N_CICLE cicli di clock
145
             finish(0);
146
         END PROCESS CLK;
147
148
         -- PROCESSO DI RESET
149
        RST:
150
        PROCESS
151
152
         BEGIN
             Digital_filter_RST_s <= '1';</pre>
153
154
             WAIT FOR CLK_PERIOD *2;
155
             Digital_filter_RST_s <= '0';</pre>
             WAIT FOR SIM_TIME;
156
157
        END PROCESS;
158
         -- PROCESSO DI START
159
         START:
160
         PROCESS
161
         BEGIN
162
             WAIT FOR CLK_PERIOD * 6;
163
             Digital_filter_START_s <= '1';</pre>
164
165
             WAIT FOR CLK_PERIOD*100;
             Digital_filter_START_s <= '0';</pre>
166
             WAIT FOR SIM_TIME;
167
168
         END PROCESS;
         --- questa parte serve per arrestare la simulazione al SIM_TIME settato
169
170
         stop_simulation :
         PROCESS
171
         BEGIN
172
173
             WAIT FOR SIM_TIME; --run the simulation for this duration
             END_SIM <= true;</pre>
174
        END PROCESS;
175
176
177 END behaviour;
```

7.4 Simulazione MATLAB

```
1 clc;
2 clear;
3 close all;
5 %Creazione matrice binaria casuale
6 for CNT_1024 = 1:1024
      MEM_A_BIN(CNT_1024, 1:8) = randi([0 1], 1, 8);
9
   int16 MEM_A
10
11 %Conversione matrice MEM_A_BIN in decimale (MEM_A_BIN => MEM_A)
12 for CNT_1024 = 1:1024
      MEM_A (CNT_1024) = typecast (uint8 (bin2dec (num2str (MEM_A_BIN (CNT_1024, ...
13
           1:8)))), 'int8');
14 end
15
16 REG_AVERAGE = int16(0);
17 %Scrittura dati in MEM_B
18 for CNT 1024 = 1:1024
19
       REG_FILTER = int16(0); %Reset somma
       REG_SAMPLES = int16(MEM_A(CNT_1024)) %Read primo dato
20
21
       REG_AVERAGE = REG_AVERAGE + REG_SAMPLES; %Accumulo per media
22
       REG_FILTER = idivide(REG_SAMPLES, 4, 'floor') %Prima operazione, divide ...
23
           troncando al num. pi basso
       if(CNT_1024 - 1 >= 1)
25
26
           REG_SAMPLES = int16(MEM_A(CNT_1024 - 1)); %Read secondo dato
27
           REG_FILTER = REG_FILTER + REG_SAMPLES; %Seconda operazione
           if(CNT_1024 - 3 >= 1)
28
                REG\_SAMPLES = int16(MEM\_A(CNT\_1024 - 3)); %Read terzo dato
                REG_FILTER = REG_FILTER - 2*REG_SAMPLES; %Terza operazione
30
           end
31
       end
33
       if((-1)^{(CNT_1024-1)} < 0)
34
           REG_FILTER = -REG_FILTER; %Inversione ogni 2 cicli
       end
36
37
       if(REG_FILTER >= -128 && REG_FILTER <= 127) %"Overflow" del dato
38
           MEM_B (CNT_1024) = REG_FILTER;
39
40
           if(REG_FILTER < 0)</pre>
41
           MEM_B(CNT_{1024}) = -128;
42
43
           elseif(REG_FILTER >0)
           MEM_B(CNT_{1024}) = 127;
44
45
           end
46
       end
47 end
49 REG_AVERAGE = idivide(REG_AVERAGE, 1024, 'floor') %Divisione media
50
51 %Conversione matrice MEM_B in binario (MEM_B => MEM_B_BIN)
52 for CNT_1024 = 1:1024
       num = MEM_B(CNT_1024)
53
       if(num < 0)
54
           MEM_B_BIN(CNT_1024, 1:8) = ['1', dec2bin(2^7 + num, 7)];
55
56
          MEM_B_BIN(CNT_1024, 1:8) = dec2bin(num, 8);
57
       end
58
59 end
60
61 %Creazione file binari matrice A e B
dlmwrite("MEM_A.txt", MEM_A, 'delimiter', '\n');
dlmwrite("MEM_B.txt", MEM_B, 'delimiter', '\n');
64 dlmwrite("MEM_A_BIN.txt", MEM_A_BIN, 'delimiter', '');
65 dlmwrite("MEM_B_BIN_MATLAB.txt", MEM_B_BIN, 'delimiter', '');
```

7.5 Simulazione C

```
1 #include <stdio.h>
2 #include <stdlib.h>
3 #include <time.h>
4 #include <string.h>
5 #include <math.h>
7 #define row_dim 8
8 #define col_dim 1024
9 #define file_name_dim 100
void CA_2(int num, int *num_bin, int sign);
void CA_2_18(int num, int *num_bin, int sign);
13
int main(int argc, char ** argv ) {
      FILE *Mem_A_data;
       FILE *Mem_B_data;
16
       FILE *Mem_A_data_dec;
17
       FILE *Mem_B_data_dec;
19
20
       FILE *File_1;
21
       FILE *File_2;
22
23
       int Mem_A[col_dim], Mem_B[col_dim];
^{24}
       int Mem_A_CA2[row_dim], Mem_B_CA2[row_dim];
25
26
       int i, j;
       int average, average_all, average_CA2[row_dim];
27
28
       int sign=1;
29
       int equal;
       int data_1, data_2;
30
       char file_1[file_name_dim];
       char file_2[file_name_dim];
32
33
       /*si utilizza un argomento da riga di comando per selezionare la modalit ...
           di utilizzo del programma, ovvero:
        \star - se argv[0] = g: il programma funziona come generatore dei due file ...
            contenente i dati da introdurre in MEM_A
            e quelli teoricamente ottenuti per MEM_B;
36
        \star - se argv[0] = c : il programma funziona come comparatore di due file, ...
            ovvero compara i dati che teoricamente
           essere presenti nella MEM_B e quelli che effettivamente sono stati ...
38
            ottenuti dalla simulazione circuitale
           argv[2] -> file dove vengono salvati i dati random
39
           argv[3] -> file dove vengono salvati i dati random in decimale
41
            argv[4] -> file dove vengono salvati i dati filtrati
            argv[4] -> file dove vengono salvati i dati filtratiin decimale
42
            */
44
       if (argc ==1) {
45
           printf("-\ se\ argv[0] = g\ : \ il\ programma\ funziona\ come\ generatore\ dei\ \backslash n\ \dots
                         due file contenente i dati da introdurre in MEM_A \n ...
                         e quelli teoricamente ottenuti per MEM_B; \n- se argv[0] = ...
               c : il programma funziona come comparatore \n di due file, ...
               ovvero compara i dati che teoricamente \n
                                                                   essere presenti ...
               nella MEM_B e quelli che effettivamente\n
                                                                  sono stati ...
               ottenuti dalla simulazione circuitale \nargv[2] -> file dove ...
                vengono salvati i dati random \nargv[3] -> file dove vengono ...
                salvati i dati random in decimale \normalfont{\mbox{\sc nargv[4]}} -> file dove vengono ...
                salvati i dati filtrati\nargv[4] -> file dove vengono salvati i ...
               dati filtrati in decimale\n");
           return EXIT_FAILURE;
48
       if(argc != 6) {
50
           printf("Errore nella riga di comando!\n");
           printf("h per l'help\n");
51
52
           return EXIT_FAILURE;
53
54
```

```
if(argv[1][0] == 'g') {
 56
            printf("\nMODALITA' 0: GENERAZIONE DATI\n");
 57
            // file dove vengono salvati i dati random
58
            Mem_A_data = fopen(argv[2], "w");
59
                if (!Mem_A_data) {
 60
                   printf("Impossibile aprire il file 'Mem_A_data'");
61
                    return EXIT_FAILURE;
 62
 63
            // file dati random in decimale
64
            Mem_A_data_dec = fopen(argv[3], "w");
 65
 66
                if (!Mem_A_data_dec) {
                    printf("Impossibile aprire il file 'Mem_A_data_dec'");
67
                     return EXIT_FAILURE;
                }
 69
 70
            srand(time(NULL));
                                        //generazione di valori casuali per la ...
                generazione dei dati da inserire in MEM_A
            for (i = 0; i < col_dim; i++) {
72
                sign = rand() % 2;
                                            //vengono in questo modo generati 0 od ...
73
                    1 casualmente per il bit di segno
74
                 if (sign == 0)
                                         //se il numero
                                                            negativo
75
                    Mem_A[i] = (-1) * rand() % 129; //saturo a -128
 76
                else
                                         //se il numero positivo
 77
                    Mem_A[i] = rand() % 128; //saturo a 127
                 if (Mem_A[i]==0)
78
 79
                    sign=0;
 80
                CA_2(Mem_A[i], Mem_A_CA2, sign);
                                                   //funzione che esegue il ...
81
                     complemento a 2 se il numero
                                                     negativo
                 for (j = 0; j < row_dim; j++)</pre>
 82
                     fprintf(Mem_A_data, "%d", Mem_A_CA2[j]);
 83
                 fprintf(Mem_A_data, "\n");
 85
 86
                 fprintf(Mem_A_data_dec, "%d\n", Mem_A[i]);
 87
 88
 89
            fclose(Mem_A_data);
            fclose(Mem_A_data_dec);
 90
 91
            for (i = 0; i < 1024; i++) {
 92
                /* se il numero negativo e non
                                                      divisibile per 4 nel sommatore ...
93
                    viene approssimato per difetto
                 * quindi
                            necessario sottrarre uno al numero trovato usando gli ...
94
                     interi, perch con essi il numero
 95
                 * sempre approssimato per difetto ma in modulo. */
                 if (Mem_A[i] < 0 && Mem_A[i] % 4 != 0) {</pre>
 96
                    Mem_B[i] = (Mem_A[i] / 4) - 1;
97
                     // printf("%d\n", Mem_B[i]);
                } else
99
                    Mem_B[i] = (Mem_A[i] / 4);
100
101
                if (i > 0)
102
                    Mem_B[i] += Mem_A[i - 1];
103
                 if (i > 2)
104
                    Mem_B[i] += (-2) * Mem_A[i - 3];
105
                 if (i%2 != 0)
106
                    Mem_B[i] = Mem_B[i] * (-1);
107
108
                 if (Mem_B[i] > 127)
                    Mem_B[i] = 127;
109
                if (Mem_B[i] < -128)</pre>
110
111
                    Mem_B[i] = -128;
112
113
            /* scrittura dei dati teoricamente calcolati e che dovrebbero essere ...
                presenti in MEM_B */
115
            Mem_B_data = fopen(argv[4], "w");
                if (!Mem_B_data) {
                    printf("Impossibile aprire il file 'Mem_B_data'");
117
                    return EXIT_FAILURE;
118
119
            Mem_B_data_dec = fopen(argv[5], "w");
120
```

```
if (!Mem_B_data_dec) {
                     printf("Impossibile aprire il file 'Mem_B_data_dec'");
122
                      return EXIT_FAILURE;
123
124
125
126
             if (Mem_B_data) {
                     for (i = 0; i < col_dim; i++) {</pre>
127
                          if (Mem_B[i] > 0)
128
                              sign = 1;
129
                          else
130
                              sign = 0;
131
132
                     CA_2(Mem_B[i], Mem_B_CA2, sign);
133
134
                      for (j = 0; j < row_dim; j++)</pre>
                          fprintf(Mem_B_data, "%d", Mem_B_CA2[j]);
135
136
                      fprintf(Mem_B_data, "\n");
138
                      fprintf(Mem_B_data_dec, "%d\n", Mem_B[i]);
139
140
                 fclose(Mem_B_data);
141
142
                 fclose(Mem_B_data_dec);
143
                 printf("Impossibile aprire il file 'Mem_A_out'");
144
145
             average_all = 0;
                                           //calcolo della media
146
             for(i=0; i<col_dim; i++)</pre>
147
                 average_all += Mem_A[i];
148
149
150
             average = average_all/col_dim;
151
             if(average<0 && average_all%1024!=0)</pre>
                 average -= 1;
152
             if(average > 0)
153
154
                sign = 1;
155
             else
                 sign = 0;
156
             CA_2_18(average_all, average_CA2, sign);
157
158
             printf("\nI file 'MEM_A_data' e 'MEM_B_data' sono stati generati!\n");
159
160
             printf("\nLa media e': \n");
161
             printf("\t- Decimale: %d", average);
162
             printf("\n");
163
164
             printf("\t- Media CA2: ");
             for (j = 0; j < 8; j++)
165
                 printf("%d", average_CA2[j]);
166
167
             printf("\n");
168
        }else{
169
170
             /* SECONDA MODALITA' SCELTA DA RIGA DI COMANDO*/
171
             printf("MODALITA' 1: CONFRONTO RISULTATI\n\n");
172
             printf("Inserire il nome del file 1: ");
173
                 scanf("%s", file_1);
174
             printf("\nInserisci il nome del file 2: ");
175
                 scanf("%s", file_2);
176
177
             File_1 = fopen(file_1, "r");
178
             if (!File_1) {
179
                 printf("Impossibile aprire il file %s!\n", file_1);
180
                 return EXIT_FAILURE;
181
182
             }
183
             File_2 = fopen(file_2, "r");
184
             if (!File_2) {
                 printf("Impossibile aprire il file %s!\n", file_2);
186
                 return EXIT_FAILURE;
187
             }
188
189
             equal = 1;
190
191
             for(i=0; i<col_dim && equal == 1; i++) {</pre>
                     fscanf(File_1, "%x", &data_1);
192
```

```
fscanf(File_2, "%x", &data_2);
194
                 if (data_1 != data_2)
195
                     equal = 0; // trovati dati diversi
196
197
198
199
             if(equal == 0)
200
                printf("\nI due file non coincidono!\n");
201
202
                printf("\nCircuito funzionante, i due file coincidono!\n");
203
204
205
206
        return 0;
207 }
208
   void CA_2(int num, int *num_bin, int sign) {
209
        int i,j;
210
        int neg;
211
212
        if (num==0) {
            for(i=0; i< 8; i++)
213
214
                num\_bin[i] = 0;
215
            return;
216
        }
217
        if (num<0 && num!=0)</pre>
218
219
            num=-num;
        for(i=(row_dim - 1); i>=0; i--){
                                              // conversione dei numeri i binario
220
            if(num%2 == 0)
221
222
                num\_bin[i] = 0;
223
               num\_bin[i] = 1;
224
225
            num /= 2;
        }
226
227
        neg = 0;
228
        if(sign == 0)
                                                                  // ----- CA2, se ...
229
             il numero
                          negativo
             for(i=(row_dim - 1); i>=0 && neg == 0; i--) {
230
231
                 if (num_bin[i] == 1) {
232
                     neg = 1;
                     for (j = i - 1; j >= 0; j--)
    num_bin[j] = 1 - num_bin[j];
233
234
235
                 }
236
237
238
        num_bin[0] = 1 - sign; //si complementa il bit di segno
239
241
242 void CA_2_18(int num, int *num_bin, int sign){
        int i,j;
243
        int neg;
244
245
        num = abs(num);
246
        for(i=(18 - 1); i>=0; i--){
                                                 // conversione dei numeri i binario
247
248
            if(num%2 == 0 || num == 0)
                num\_bin[i] = 0;
249
            else
250
               num\_bin[i] = 1;
251
            num \neq 2;
252
253
        }
254
        neg = 0;
255
                                                                  // ----- CA2, se ...
256
        if(sign == 0)
             il numero
                          negativo
             for(i=(18 - 1); i>=0 && neg == 0; i--) {
257
                if (num_bin[i] == 1) {
258
                     neg = 1;
259
                     for (j = i - 1; j >= 0; j--)
260
261
                         num_bin[j] = 1 - num_bin[j];
262
```

```
263 }
264 }
265
266 num_bin[0] = 1 - sign; //si complementa il bit di segno
267 }
```

7.6 Simulazione bash

```
1 #!/bin/bash
2 # $file_bin_to_create il file binario da creare
3 # $file_row il numero di righe del file
4 # $n_bits il numero di bit per riga
5 # $file_filtred il file binario di uscita
6 file_bin_to_create=$1
7 file_row=$2
8 n_bits=$3
9 file_filtred=$4
_{11} # creo un file col prefisso uguale a quello passato solo con dec finale
12 file_bin_to_create_dec=$(echo "$file_bin_to_create" | cut -d '.' -f ...
       1) "_dec." $ (echo "$file_bin_to_create" | cut -d '.' -f 2)
13 # creo un file col prefisso uguale a quello passato solo con dec finale
14 file_filtred_dec=$(echo "$file_filtred" | cut -d '.' -f 1)"_dec."$(echo ...
        "$file_filtred" | cut -d '.' -f 2)
15
16 if [ -f $file_bin_to_create ]
17 then
18
       rm $file_bin_to_create
19 fi
20
21 if [ -f $file_bin_to_create_dec ]
22 then
      rm $file_bin_to_create_dec
23
24 fi
25
26 if [ -f $file_filtred ]
27 then
   rm $file_filtred
28
29 fi
30
31 if [ -f $file_filtred_dec ]
      rm $file_filtred_dec
33
34 fi
36 for ((i=1; i<=$file_row; i++))</pre>
37
       num_bin=0
38
       for((j=1; j<=$n_bits; j++))</pre>
39
40
           bit=$((RANDOM % 2))
41
42
           num_bin=$num_bin$bit
43
           echo -n "$bit" >> $file_bin_to_create
       done
44
45
       num_bin_dec=$((2#$num_bin))
       [ "$num_bin_dec" -gt 127 ] && ((num_bin_dec=$num_bin_dec-256))
46
       echo "$num_bin_dec" >> $file_bin_to_create_dec
47
      echo >> $file_bin_to_create
49 done
50
51 count=$((0))
52 uno=$((0))
53 due=$((0))
54 quattro=$(( 0 ))
55 tre=$((0))
56 media=$((0))
57
58 for binary in `cat $file_bin_to_create`
59
       # trasformo in decimale
60
       number=$((2#$binary))
61
       [ "$number" -gt 127 ] && ((number=$number-256))
62
       #echo "$number"
63
64
       media=$(($media + $number))
65
66
```

```
if [ $count -gt 3 ]
 67
        then
 68
             # shifto i valori
 69
             uno=$(($due))
 70
             due=$(($tre))
 71
 72
             tre=$(($quattro))
            quattro=$(($number))
 73
 74
 75
             #eseguo sempre la stessa operazione a regime
             to_print=$(($quattro/4 + $tre - 2*$uno))
 76
 77
 78
        else
            if [ $count -eq 0 ]
 79
             then
                 to_print=$(( $number/4))
 81
 82
                 uno=$(($number))
             else
 83
                 if [ $count -eq 1 ]
 84
 85
                 then
                     to_print=$(( $number/4 + $uno))
 86
                     due=$(($number))
 87
 88
                 else
                     if [ $count -eq 2 ]
 89
 90
                     then
 91
                         to_print=$(( $number/4 + $due))
                         tre=$(($number))
 92
 93
                     else
 94
                          if [ $count -eq 3 ]
 95
                          then
                              to_print=$(( \$number/4 + \$tre - 2*\$uno))
 96
 97
                              quattro=$(($number))
                          fi
 98
                     fi
                 fi
100
            fi
101
        fi
102
103
        echo "$to_print"
104
        # se il primo valore
                                negativo e minore di zero
105
        # se inoltre non divisibile per 4
106
107
        # allora devo sottrarci uno perch la divisione per 4 in binario
        # approssima sempre per difetto
108
        if [ $number -lt 0 ] ; then
109
110
            sup=$((-$number%4))
             echo $sup
111
112
             if [ sup -ne 0 ] ; then
                 to_print=$(($to_print-1))
113
114
        fi
115
        echo "$to_print"
116
117
        rest=$(( $count%2 ))
118
        if [ $rest -ne 0 ]; then
119
120
             to_print=$(( $to_print*(-1) ))
121
122
123
        if [ $to_print -lt -128 ]; then
            to_print=-128
124
        fi
125
        if [ $to_print -gt 127 ]; then
126
             to_print=127
127
        fi
128
129
        echo "$to_print" >> $file_filtred_dec
130
131
        # riporto il numero al valore positivo precedente se l'aveva
132
         [ $to_print -lt 0 ] && to_print=$(( $to_print + 256 ))
133
134
        # ritrasformo in binario
135
        to_print_bin=$(echo "obase=2;$to_print" | bc)
136
137
        if [ $to_print -lt 0 ]
138
```

```
# devo mettere tutti gli 8 valori
140
           # i bit aggiunti devono essere tutti 1
141
            while [ ${#to_print_bin} -lt 8 ]
142
143
144
                to_print_bin="1"$to_print_bin
           done
145
       else
146
147
            # devo mettere tutti gli 8 valori
            # i bit aggiunti devono essere tutti 0
148
            while [ ${#to_print_bin} -lt 8 ]; do
149
150
              to_print_bin="0"$to_print_bin
151
       fi
152
153
        echo "$to_print_bin" >> $file_filtred
154
156
       #incremento il contatore
       count=$(($count+1))
157
158 done
159
160
       echo "la la somma : $media"
161
       media=$(($media/1024)
162
163
        echo "la media : $media"
        # riporto il numero al valore positivo precedente se l'aveva
164
165
        [ media - 1t 0 ] && media = (( media + 256 ))
166
       # ritrasformo in binario
167
       media_bin=$(echo "obase=2;$media" | bc)
169
       echo "la media : $media_bin"
```

8 VHDL

8.1 Digital filter.vhd

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
   ENTITY Digital_Filter IS
5
       PORT
       (
7
           Digital_Filter_START: IN STD_LOGIC;
8
           Digital_Filter_CLOCK: IN STD_LOGIC;
9
           Digital_filter_RST: IN STD_LOGIC;
10
           Digital_Filter_Data_IN: IN SIGNED (7 DOWNTO 0);
11
           Digital_Filter_Mem_B_Address : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
12
           Digital_Filter_Data_OUT: OUT SIGNED (7 DOWNTO 0);
13
14
           Digital_Filter_Average_OUT: OUT SIGNED (7 DOWNTO 0);
           Digital_Filter_DONE: OUT STD_LOGIC
15
16
17
   END Digital_Filter;
18
   ARCHITECTURE Structural OF Digital_Filter IS
20
       COMPONENT ASM_chart_Datapath
21
           PORT
           ( --- ingressi datapath
23
24
                   CLK : IN STD_LOGIC;
                   Data_IN : IN SIGNED(7 DOWNTO 0);
25
                   MEM_B_ADDRESS_IN : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
26
27
                    -- uscite datapath
28
29
                   Data_OUT : OUT SIGNED(7 DOWNTO 0);
                    Average : OUT SIGNED(7 DOWNTO 0);
30
31
32
                    --- ingressi di controllo
33
                    Counter_1024_EN, Counter_1024_RST : IN STD_LOGIC;
                   Reg_counter_1_LOAD, Reg_counter_1_RST : IN STD_LOGIC;
34
                    Reg_counter_2_LOAD, Reg_counter_2_RST : IN STD_LOGIC;
35
36
                    Reg_counter_3_LOAD, Reg_counter_3_RST : IN STD_LOGIC;
                   Mux_Address_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
37
                   Mem_A_CS, Mem_A_WR_n, Mem_A_RD: IN STD_LOGIC;
                    Reg_samples_Load, Reg_samples_RST : IN STD_LOGIC;
39
                   Mux_operation_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
40
                    Sample_CA_1 : IN STD_LOGIC;
                    Block_Sample_n : IN STD_LOGIC;
42
43
                    Sum_Filter_C_IN : IN STD_LOGIC;
                    Reg_Filter_LOAD, Reg_Filter_RST : IN STD_LOGIC;
44
45
                    Sum_CA_1 : IN STD_LOGIC;
46
                    Mux_Saturation_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
                    Mem_B_CS, Mem_B_WR_n, Mem_B_RD: IN STD_LOGIC;
47
                    Reg_Sum_Average_LOAD, Reg_Sum_Average_RST : IN STD_LOGIC;
48
                    Mux_MEM_B_sel : IN STD_LOGIC;
49
50
                    --- uscite di stato
52
                    Counter_1024_TC : OUT STD_LOGIC;
                    Valid_Address_2, Valid_Address_3, Counter_LSB : OUT STD_LOGIC;
53
                    Ovf_Sign_10_to_8_filter_OVF, Ovf_Sign_10_to_8_filter_SIGN: OUT STD_LOGIC
55
           );
       END COMPONENT:
56
       -- Segnali per il portmap
58
59
           SIGNAL
                        Counter_1024_EN_s, Counter_1024_RST_s: STD_LOGIC;
           SIGNAL
                       Reg_counter_1_LOAD_s, Reg_counter_1_RST_s : STD_LOGIC;
60
                        Reg_counter_2_LOAD_s, Reg_counter_2_RST_s : STD_LOGIC;
61
           SIGNAL
           SIGNAL
                        Reg_counter_3_LOAD_s, Reg_counter_3_RST_s : STD_LOGIC;
62
           SIGNAL
                        Mux_Address_SEL_s : STD_LOGIC_VECTOR (1 DOWNTO 0);
63
                        Mem_A_CS_s, Mem_A_WR_n_s, Mem_A_RD_s: STD_LOGIC;
64
           SIGNAL
           SIGNAL
                        Reg_samples_Load_s, Reg_samples_RST_s : STD_LOGIC;
           SIGNAL
                        Mux_operation_SEL_s : STD_LOGIC_VECTOR (1 DOWNTO 0);
66
67
           SIGNAL
                        Sample_CA_1_s : STD_LOGIC;
68
           SIGNAL
                        Block_Sample_n_s : STD_LOGIC;
                        Sum_Filter_C_IN_s : STD_LOGIC;
           SIGNAL
69
           SIGNAL
                        Reg_Filter_LOAD_s, Reg_Filter_RST_s : STD_LOGIC;
```

```
SIGNAL
                         Sum_CA_1_s : STD_LOGIC;
                         Mux_Saturation_SEL_s : STD_LOGIC_VECTOR (1 DOWNTO 0);
            SIGNAL
72
73
            SIGNAL
                         Mem_B_CS_s, Mem_B_WR_n_s, Mem_B_RD_s: STD_LOGIC;
74
            SIGNAL
                         Reg_Sum_Average_LOAD_s, Reg_Sum_Average_RST_s: STD_LOGIC;
            SIGNAL
                         Mux_MEM_B_sel_s : STD_LOGIC;
75
76
            -- Uscite di stato
77
78
            SIGNAL
                         Counter_1024_TC_s : STD_LOGIC;
            SIGNAL
                         Valid_Address_2_s, Valid_Address_3_s, Counter_LSB_s : STD_LOGIC;
79
                         Ovf_Sign_10_to_8_filter_OVF_s, Ovf_Sign_10_to_8_filter_SIGN_s: STD_LOGIC;
            SIGNAL
80
81
        type states IS (RST, S0_LOAD_MEM_A, S1_LOAD_DATA_1, S2_EXECUTE_DATA_1, S3_EXECUTE_DATA_2,
82
                              S2_INVALID_2, S3_INVALID_3, S4_EXECUTE_DATA_3, S5_INVERT, S6_WRITE_SUM,
83
                              S6_WRITE_127, S6_WRITE_128, S7_DONE);
85
86
        SIGNAL present_state: states;
        SIGNAL next_state: states;
88
89
   BEGIN
90
91
        Datapath_1 : ASM_chart_Datapath PORT MAP
92
93
94
            CLK => Digital_Filter_CLOCK,
95
            Data_IN => Digital_Filter_Data_IN,
            MEM_B_ADDRESS_IN => Digital_Filter_Mem_B_Address,
96
97
98
             -- uscite datapath
            Data_OUT => Digital_Filter_Data_OUT,
99
            Average => Digital_Filter_Average_OUT,
100
101
            --- ingressi di controllo
102
            Counter_1024_EN => Counter_1024_EN_s,
            Counter_1024_RST => Counter_1024_RST_s,
104
105
            Reg_counter_1_LOAD => Reg_counter_1_LOAD_s,
            Reg_counter_1_RST => Reg_counter_1_RST_s,
106
            Reg_counter_2_LOAD => Reg_counter_2_LOAD_s,
107
108
            Reg_counter_2_RST => Reg_counter_2_RST_s,
            Reg_counter_3_LOAD => Reg_counter_3_LOAD_s,
109
110
            Reg_counter_3_RST => Reg_counter_3_RST_s,
            Mux_Address_SEL => Mux_Address_SEL_s,
111
            Mem_A_CS => Mem_A_CS_s,
112
113
            Mem_A_WR_n => Mem_A_WR_n_s,
114
            Mem_A_RD => Mem_A_RD_s,
            Reg_samples_Load => Reg_samples_Load_s,
115
            Reg_samples_RST => Reg_samples_RST_s,
116
117
            Mux_operation_SEL => Mux_operation_SEL_s,
            Sample_CA_1 => Sample_CA_1_s,
118
            Block_Sample_n => Block_Sample_n_s,
            Sum_Filter_C_IN => Sum_Filter_C_IN_s,
120
            Reg_Filter_LOAD => Reg_Filter_LOAD_s,
121
            Reg_Filter_RST => Reg_Filter_RST_s,
122
            Sum_CA_1 => Sum_CA_1_s,
123
124
            Mux_Saturation_SEL => Mux_Saturation_SEL_s,
            Mem_B_CS => Mem_B_CS_s,
125
126
            Mem_B_WR_n \Rightarrow Mem_B_WR_n_s,
            Mem_B_RD => Mem_B_RD_s,
127
            Reg_Sum_Average_LOAD => Reg_Sum_Average_LOAD_s,
128
129
            Reg_Sum_Average_RST => Reg_Sum_Average_RST_s,
            Mux_MEM_B_sel => Mux_MEM_B_sel_s,
130
131
132
133
             -- uscite di stato
            Counter_1024_TC => Counter_1024_TC_s,
134
            Valid_Address_2 => Valid_Address_2_s,
            Valid_Address_3 => Valid_Address_3_s,
136
            Counter_LSB => Counter_LSB_s,
137
            Ovf_Sign_10_to_8_filter_OVF => Ovf_Sign_10_to_8_filter_OVF_s,
138
            Ovf_Sign_10_to_8_filter_SIGN => Ovf_Sign_10_to_8_filter_SIGN_s
139
140
        );
141
142
            State_registers:
143
            PROCESS (Digital_Filter_Clock)
144
                BEGIN
145
```

```
if Digital_Filter_Clock'event and Digital_Filter_Clock = '1' then -- Le ...
146
                           operazioni vengono fatte solo sul fronte alto di salita del clock
                                IF Digital_Filter_RST = '1' THEN
147
                                    present_state <= RST;</pre>
148
                                ELSE
149
150
                                    present_state <= next_state;</pre>
                                END IF;
151
152
                      end if:
             END PROCESS;
153
154
155
156
             State_transitions:
157
             PROCESS ( present_state,
                           Digital_Filter_START,
                           Counter_1024_TC_s,
159
160
                           Valid_Address_2_s,
                           Valid_Address_3_s,
161
                           Counter_LSB_s,
162
                           {\tt Ovf\_Sign\_10\_to\_8\_filter\_OVF\_s,}
163
                           Ovf_Sign_10_to_8_filter_SIGN_s
164
165
166
             BEGIN
                  next_state <= RST;</pre>
167
168
                  CASE present_state IS
169
                      WHEN RST =>
170
                           IF (Digital_Filter_START = '1') THEN
171
172
                               next_state <= S0_LOAD_MEM_A;</pre>
                           END IF;
173
174
175
                      WHEN SO_LOAD_MEM_A =>
                           IF (Counter_1024_TC_s = '1') THEN
176
                               next_state <= S1_LOAD_DATA_1;</pre>
177
                           ELSE
178
                               next_state <= S0_LOAD_MEM_A;</pre>
179
                           END IF;
180
181
                      WHEN S1_LOAD_DATA_1 =>
182
                           IF (Valid_Address_2_s = '1') THEN
183
                               next_state <= S2_EXECUTE_DATA_1;</pre>
184
185
                           ELSE
                               next_state <= S2_INVALID_2;</pre>
186
                           END IF;
187
188
                      WHEN S2_EXECUTE_DATA_1 =>
189
                           IF (Valid_Address_3_s = '1') THEN
190
                               next_state <= S3_EXECUTE_DATA_2;</pre>
191
                           ELSE
192
                               next_state <= S3_INVALID_3;</pre>
193
                           END IF;
194
195
                      WHEN S3_EXECUTE_DATA_2 =>
196
                               next_state <= S4_EXECUTE_DATA_3;</pre>
197
198
                       WHEN S4_EXECUTE_DATA_3 | S2_INVALID_2 | S3_INVALID_3=>
199
                           IF (Counter_LSB_s = '1') THEN
200
201
                               next_state <= S5_INVERT;</pre>
                           ELSE
202
                                IF (Ovf_Sign_10_to_8_filter_OVF_s = '1') THEN
203
                                    IF (Ovf_Sign_10_to_8_filter_SIGN_s = '1') THEN -- Il segno uno ...
204
                                         se negativo
205
                                        next_state <= S6_WRITE_128;</pre>
                                    ELSE
206
                                        next_state <= S6_WRITE_127;</pre>
207
208
                                    END IF;
                                ELSE
209
                                    next_state <= S6_WRITE_SUM;</pre>
210
                                END IF;
211
                           END IF;
212
213
214
                      WHEN S5_INVERT =>
                           IF (Ovf_Sign_10_to_8_filter_OVF_s = '1') THEN
215
                                IF (Ovf_Sign_10_to_8_filter_SIGN_s = '1') THEN -- Il segno uno se ...
216
                                    negativo
                                    next_state <= S6_WRITE_128;</pre>
217
                                ELSE
218
```

```
219
                                      next_state <= S6_WRITE_127;</pre>
                                 END IF:
220
                             ELSE
221
222
                                 next_state <= S6_WRITE_SUM;</pre>
                             END IF;
223
224
                        WHEN S6_WRITE_SUM | S6_WRITE_127 | S6_WRITE_128 =>
225
                             IF (Counter_1024_TC_s = '1') THEN
226
                                  next_state <= S7_DONE;</pre>
227
228
229
                                 next_state <= S1_LOAD_DATA_1;</pre>
230
                             END IF;
231
                        WHEN S7_DONE =>
232
                             IF (Digital_Filter_START = '0') THEN -- Altrimenti RESET
233
234
                                 next_state <= S7_DONE;</pre>
                                 next_state <= RST;</pre>
236
                             END IF;
237
                        WHEN OTHERS => next_state <= RST;</pre>
238
239
240
                   END CASE;
              END PROCESS;
241
242
243
              Output_decode :
              PROCESS (present_state)
244
245
              BEGIN
              -- Valori di default
246
                             Counter_1024_EN_s <= '0';
247
                             Counter_1024_RST_s <= '0';
248
                             Reg_counter_1_LOAD_s <= '0';</pre>
249
                             Reg_counter_2_LOAD_s <= '0';</pre>
250
                             Reg_counter_3_LOAD_s <= '0';</pre>
251
                             Reg_counter_1_RST_s <= '0';</pre>
252
                             Reg_counter_2_RST_s <= '0';</pre>
253
                             Reg_Counter_3_RST_s <= '0';</pre>
254
                             Mux_Address_SEL_s <= "00";</pre>
255
256
                             Mem_A_CS_s <= '1';</pre>
                             Mem_A_WR_n_s <= '1';</pre>
257
                             Mem_A_RD_s <= '1';
258
259
                             Reg_Samples_Load_s <= '1';</pre>
                             Reg_Samples_RST_s <= '0';</pre>
260
                             Mux_Operation_SEL_s <= "00";</pre>
261
262
                             Sample_CA_1_s <= '0';
                             Block_Sample_n_s <= '1';
263
264
                             Sum_Filter_C_IN_s <= '0';</pre>
                             Reg_Filter_LOAD_s <= '1';</pre>
265
                             Reg_Filter_RST_s <= '0';</pre>
266
                             Sum_CA_1_s <= '0';
267
                             Mux_Saturation_SEL_s <= "00";</pre>
268
                             Mem_B_CS_s <= '1';</pre>
269
                             Mem_B_WR_n_s <= '1';
270
                             Mem_B_RD_s <= '0';
271
                             Reg_Sum_Average_LOAD_s <= '0';</pre>
272
                             Reg_Sum_Average_RST_s
                                                        <= '0';
273
                             DIGITAL_FILTER_DONE <= '0';</pre>
274
275
                             Mux_MEM_B_sel_s <= '0';
276
                   CASE present_state IS
277
                        WHEN RST =>
278
                             Counter_1024_RST_s <= '1';
279
                             Reg_counter_1_RST_s <= '1';</pre>
280
                             Reg_counter_2_RST_s <= '1';</pre>
281
                             Reg_counter_3_RST_s <= '1';</pre>
282
                             Reg_samples_RST_s <= '1';</pre>
283
                             Reg_Filter_RST_s <= '1';</pre>
284
                                                        <= '1';
                             Reg_Sum_Average_RST_s
285
286
                        WHEN S0_LOAD_MEM_A => Counter_1024_EN_s <= '1';</pre>
287
                                                           Mem_A_WR_n_s <= '0';</pre>
288
289
                                                           Mem_A_RD_s <= '0';</pre>
290
291
                        WHEN S1_LOAD_DATA_1 => Reg_Filter_RST_s <= '1';</pre>
292
                        WHEN S2_EXECUTE_DATA_1 => Mux_Address_SEL_s <= "01";
293
                                                                 Reg_Sum_Average_LOAD_s <= '1';</pre>
294
```

```
295
                       WHEN S3_EXECUTE_DATA_2 => Mux_Operation_SEL_s <= "01";</pre>
296
                                                                Mux_Address_SEL_s <= "10";</pre>
297
298
                       WHEN S2_INVALID_2 => Reg_Sum_Average_LOAD_s <= '1';</pre>
299
300
                       WHEN S3_INVALID_3 => Mux_Operation_SEL_s <= "01";</pre>
301
302
                       WHEN S4_EXECUTE_DATA_3 => Reg_Samples_LOAD_s <= '0';</pre>
303
                                                                Mux_Operation_SEL_s <= "10";</pre>
304
305
                                                                Sample_CA_1_s <= '1';
306
                                                                Sum_Filter_C_IN_s <= '1';</pre>
307
                       WHEN S5_INVERT => Block_Sample_n_s <= '0';</pre>
308
                                                    Sum_CA_1_s <= '1';
309
                                                    Sum_Filter_C_IN_s <= '1';</pre>
310
311
                       WHEN S6_WRITE_SUM => Mem_B_CS_s <= '1';</pre>
312
                                                        Mem_B_WR_n_s <= '0';</pre>
313
                                                         Counter_1024_EN_s <= '1';
314
                                                         Reg_counter_1_LOAD_s <= '1';</pre>
315
                                                         Reg_counter_2_LOAD_s <= '1';
316
                                                         Reg_counter_3_LOAD_s <= '1';</pre>
317
318
319
                       WHEN S6_WRITE_127 => Mem_B_CS_s <= '1';
                                                        Mem_B_WR_n_s <= '0';
320
                                                         Counter_1024_EN_s <= '1';
321
322
                                                         Reg_counter_1_LOAD_s <= '1';</pre>
                                                         Reg_counter_2_LOAD_s <= '1';</pre>
323
                                                         Reg_counter_3_LOAD_s <= '1';</pre>
324
325
                                                         Mux_Saturation_SEL_s <= "10";
326
                       WHEN S6_WRITE_128 => Mem_B_CS_s <= '1';</pre>
                                                         Mem_B_WR_n_s <= '0';
328
                                                         Counter_1024_EN_s <= '1';
329
                                                         Reg_counter_1_LOAD_s <= '1';</pre>
330
                                                         Reg_counter_2_LOAD_s <= '1';</pre>
331
                                                         Reg_counter_3_LOAD_s <= '1';</pre>
332
                                                        Mux_Saturation_SEL_s <= "01";</pre>
333
334
                       WHEN S7_DONE => DIGITAL_FILTER_DONE <= '1';
335
                                                Mux_MEM_B_sel_s <= '1';</pre>
336
                                                Mem_B_RD_s <= '1';
337
338
                                                Mem_B_CS_s <= '1';
339
340
                   END CASE;
341
              END PROCESS:
342
344 END Structural;
```

8.2 ASM chart Datapath.vhd

```
LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
   ENTITY ASM_chart_Datapath IS
5
       PORT( --- ingressi datapath
               CLK : IN STD_LOGIC;
7
               MEM_B_ADDRESS_IN : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
8
               Data_IN : IN SIGNED(7 DOWNTO 0);
10
11
                -- uscite datapath
               Data_OUT : OUT SIGNED(7 DOWNTO 0);
12
               Average : OUT SIGNED(7 DOWNTO 0);
13
14
                --- ingressi di controllo
15
               Counter_1024_EN, Counter_1024_RST : IN STD_LOGIC;
16
17
                Reg_counter_1_LOAD, Reg_counter_1_RST : IN STD_LOGIC;
               Reg_counter_2_LOAD, Reg_counter_2_RST : IN STD_LOGIC;
18
19
               Reg_counter_3_LOAD, Reg_counter_3_RST : IN STD_LOGIC;
20
               Mux_Address_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
```

```
Mem_A_CS, Mem_A_WR_n, Mem_A_RD: IN STD_LOGIC;
               Reg_samples_Load, Reg_samples_RST : IN STD_LOGIC;
22
23
               Mux_operation_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
                Sample_CA_1 : IN STD_LOGIC;
24
               Block_Sample_n : IN STD_LOGIC;
25
                Sum_Filter_C_IN : IN STD_LOGIC;
26
               Reg_Filter_LOAD, Reg_Filter_RST : IN STD_LOGIC;
27
                Sum_CA_1 : IN STD_LOGIC;
28
               Mux_Saturation_SEL : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
29
               Mem_B_CS, Mem_B_WR_n, Mem_B_RD: IN STD_LOGIC;
30
               Reg_Sum_Average_LOAD, Reg_Sum_Average_RST : IN STD_LOGIC;
31
               Mux_MEM_B_sel : IN STD_LOGIC;
32
33
               --- uscite di stato
               Counter_1024_TC : OUT STD_LOGIC;
35
               Valid_Address_2, Valid_Address_3, Counter_LSB : OUT STD_LOGIC;
36
                Ovf_Sign_10_to_8_filter_OVF, Ovf_Sign_10_to_8_filter_SIGN: OUT STD_LOGIC
            );
38
39
       END ASM_chart_Datapath;
40
   ARCHITECTURE Structural OF ASM_chart_Datapath IS
41
42
       COMPONENT Counter_1024
43
44
           PORT
45
           ( Counter_1024_EN : IN std_logic; -- Segnale di Enable
               Counter_1024_RST : IN std_logic; -- Segnale di Reset
46
47
               Counter_1024_CLK : IN std_logic; -- Segnale di Clock
                Counter_1024_TC : OUT std_logic; -- Segnale di fine conta
48
               Counter_1024_OUT : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)
49
       END COMPONENT;
51
52
       COMPONENT Valid_address
           PORT ( Valid_address_in : IN STD_LOGIC_VECTOR (9 DOWNTO 0);
54
55
                     Valid_address_2, Valid_address_3 : OUT STD_LOGIC;
                    Valid_address_counter_LSB : OUT STD_LOGIC
56
57
                    ):
58
       END COMPONENT:
59
60
61
       COMPONENT Three_operation_block
62
63
           PORT ( Three_operation_block_IN : IN SIGNED(7 DOWNTO 0);
64
                     Three_operation_block_DIV4,
                     Three_operation_block_MULT2,
65
                    Three_operation_block_transparent : OUT SIGNED(9 DOWNTO 0)
66
67
                    );
       END COMPONENT;
68
       COMPONENT Register_n
70
71
           GENERIC (N : integer := 8);
72
               Register_D : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0); -- Segnale che viene riportato in ...
73
                    uscita al colpo di clock successivo
                Register_Clock, Register_Reset, Register_LOAD : IN std_logic;
74
               Register_Q : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0) -- Segnale di uscita
75
76
       END COMPONENT;
77
78
       COMPONENT Register_n_signed
79
           GENERIC (N : integer := 8);
80
           PORT (
81
82
               Register_D : IN SIGNED(N-1 DOWNTO 0); -- Segnale che viene riportato in uscita al ...
                   colpo di clock successivo
               Register_Clock, Register_Reset, Register_LOAD : IN std_logic;
               Register_Q : OUT SIGNED(N-1 DOWNTO 0) -- Segnale di uscita
84
85
           );
       END COMPONENT;
86
87
88
       COMPONENT RCA_18_bit
89
90
       GENERIC (N : integer := 18);
           PORT ( RCA_18_bit_in_1, RCA_18_bit_in_2: IN SIGNED(N-1 DOWNTO 0); -- Ingressi su N bit
91
                     RCA_18_bit_c_in: IN STD_LOGIC; -- Carry_in da sommare al resto
92
                     RCA_18_bit_out: OUT SIGNED(N-1 DOWNTO 0); -- Risultato della somma su N bit
93
```

```
RCA_18_bit_c_out, RCA_18_bit_overflow: BUFFER STD_LOGIC -- Segnali di carry ...
                          out e overflow (Buffer poich uno serve per l'altro)
95
        END COMPONENT;
96
97
        COMPONENT RCA_10_bit IS
98
        GENERIC (N : integer := 10);
99
            PORT ( RCA_10_bit_in_1, RCA_10_bit_in_2: IN SIGNED(N-1 DOWNTO 0); -- Ingressi su N bit
100
                      RCA_10_bit_c_in: IN STD_LOGIC; -- Carry_in da sommare al resto
101
                      RCA_10_bit_out: OUT SIGNED(N-1 DOWNTO 0); -- Risultato della somma su N bit
102
                      RCA_10_bit_c_out, RCA_10_bit_overflow: BUFFER STD_LOGIC -- Segnali di carry ...
103
                          out e overflow (Buffer poich uno serve per l'altro)
104
            );
        END COMPONENT;
105
106
        COMPONENT Mux_3_to_1_10bit
107
            PORT( Mux_3_to_1_10bit_IN_0, Mux_3_to_1_10bit_IN_1, Mux_3_to_1_10bit_IN_2 : IN ...
108
                 STD_LOGIC_VECTOR (9 DOWNTO 0);
                    Mux_3_to_1_10bit_SEL : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
109
                    Mux_3_to_1_10bit_OUT : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)
110
111
                );
        END COMPONENT;
112
113
        COMPONENT Mux_3_to_1_10bit_signed
114
115
            PORT ( Mux_3_to_1_10bit_IN_0, Mux_3_to_1_10bit_IN_1, Mux_3_to_1_10bit_IN_2 : IN SIGNED ...
                 (9 DOWNTO 0);
116
                    Mux_3_to_1_10bit_SEL : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
                     Mux_3_to_1_10bit_OUT : OUT SIGNED (9 DOWNTO 0)
117
118
                ):
        END COMPONENT;
119
120
        COMPONENT Ovf_Sign_10_to_8_filter
121
            PORT ( Ovf_Sign_10_to_8_filter_IN : IN SIGNED(9 DOWNTO 0);
122
                     Ovf_Sign_10_to_8_filter_OVF, Ovf_Sign_10_to_8_filter_SIGN : OUT STD_LOGIC
123
124
                    );
        END COMPONENT;
125
126
        COMPONENT Cut_10_to_8_filter
127
            PORT( Cut_10_to_8_filter_IN : IN SIGNED(9 DOWNTO 0);
128
129
                    Cut_10_to_8_filter_OUT : OUT SIGNED(7 DOWNTO 0)
130
        END COMPONENT;
131
132
133
        COMPONENT Average_8_to_18
            PORT( Average_8_to_18_IN : IN SIGNED(7 DOWNTO 0);
134
135
                    Average_8_to_18_OUT : OUT SIGNED(17 DOWNTO 0)
                  );
136
        END COMPONENT;
137
        COMPONENT Sync_RAM
139
            GENERIC( M : NATURAL := 3;
140
                        N : NATURAL := 1024
141
142
                      ):
143
            PORT ( Sync_RAM_Address : IN STD_LOGIC_VECTOR (M-1 DOWNTO 0);
                     Sync_RAM_Data : IN SIGNED (N-1 DOWNTO 0);
144
                     Sync_RAM_WR_n, Sync_RAM_Clk, Sync_RAM_RD, Sync_RAM_CS: IN STD_LOGIC;
145
                     Sync_RAM_Q_out : OUT SIGNED (N-1 DOWNTO 0)
146
                  );
147
        END COMPONENT:
148
149
        COMPONENT Mux_2_to_1_10bit IS
150
            PORT ( Mux_2_to_1_10bit_IN_0, Mux_2_to_1_10bit_IN_1: IN STD_LOGIC_VECTOR (9 DOWNTO 0);
151
                     Mux_2_to_1_10bit_SEL : IN STD_LOGIC;
152
                    Mux_2_to_1_10bit_OUT : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)
153
154
        END COMPONENT;
155
156
   SIGNAL Counter_1024_OUT_s,
             Reg_Counter_1_OUT_s,
158
159
             Reg_Counter_2_OUT_s,
             Reg_Counter_3_OUT_s,
160
             Mux MEM_B_OUT_s,
161
             Mux_Address_OUT_s: STD_LOGIC_VECTOR(9 DOWNTO 0);
162
163
   SIGNAL Mem_A_Data_OUT_s,
164
165
             Reg_Samples_OUT_s,
```

```
Average_s: SIGNED(7 DOWNTO 0);
166
167
168
    SIGNAL Three_Operation_Block_DIV4_s,
              Three_Operation_Block_MULT2_s,
169
              Three_Operation_Block_Transparent_s,
170
              Mux_Operation_OUT_s,
171
              Sample_CA1_OUT_s,
172
173
              Block_Sample_n_OUT_s,
              Sum_Filter_OUT_s,
174
              Reg Filter OUT s,
175
176
              Sum_CA1_OUT_s,
177
              Mux_Saturation_OUT_s : SIGNED(9 DOWNTO 0);
178
    SIGNAL Cut_10_to_8_Filter_OUT_s : SIGNED(7 DOWNTO 0);
180
181
    SIGNAL Average_8_to_18_OUT_s,
182
              Sum_Average_OUT_s,
              Reg_Sum_Average_OUT_s: SIGNED(17 DOWNTO 0);
183
184
185
186
187
        Counter : Counter_1024 PORT MAP ( Counter_1024_EN => Counter_1024_EN,
                                                         Counter_1024_RST => Counter_1024_RST,
188
                                                         Counter_1024_CLK => CLK,
189
190
                                                         Counter_1024_TC => Counter_1024_TC,
                                                         Counter_1024_OUT => Counter_1024_OUT_s
191
192
193
        Reg_Counter_1 : Register_n GENERIC MAP ( N \Rightarrow 10 )
194
                                               PORT MAP ( Register_D => Counter_1024_OUT_s,
195
                                                              Register_Clock => CLK,
196
                                                              Register_Reset => Reg_Counter_1_RST,
197
                                                               Register_LOAD => Reg_Counter_1_LOAD,
198
                                                              Register_Q => Reg_Counter_1_OUT_s
199
200
                                                              );
201
        Reg_Counter_2 : Register_n GENERIC MAP ( N \Rightarrow 10 )
202
203
                                               PORT MAP ( Register_D => Reg_Counter_1_OUT_s,
                                                              Register_Clock => CLK,
204
205
                                                               Register_Reset => Reg_Counter_2_RST,
                                                               Register_LOAD => Reg_Counter_2_LOAD,
206
                                                              Register_Q => Reg_Counter_2_OUT_s
207
208
                                                              );
209
        Reg_Counter_3 : Register_n GENERIC MAP ( N => 10 )
210
211
                                               PORT MAP ( Register_D => Reg_Counter_2_OUT_s,
212
                                                               Register_Clock => CLK,
                                                               Register_Reset => Reg_Counter_3_RST,
213
                                                              Register_LOAD => Reg_Counter_3_LOAD,
214
                                                              Register_Q => Reg_Counter_3_OUT_s
215
216
                                                              );
217
        Mux_Address : Mux_3_to_1_10bit PORT MAP ( Mux_3_to_1_10bit_IN_0 => Counter_1024_OUT_s,
218
219
                                                    Mux_3_to_1_10bit_IN_1 => Reg_Counter_1_OUT_s,
                                                    Mux_3_to_1_10bit_IN_2 => Reg_Counter_3_OUT_s,
220
221
                                                    Mux_3_to_1_10bit_SEL => Mux_Address_SEL,
222
                                                    Mux_3_to_1_10bit_OUT => Mux_Address_OUT_s
                                                  );
223
224
        Valid_Add : Valid_Address PORT MAP ( Valid_address_in => Counter_1024_OUT_s,
225
                                                 Valid_address_2 => Valid_Address_2,
226
227
                                                Valid_address_3 => Valid_Address_3,
228
                                                 Valid_address_counter_LSB => Counter_LSB
229
                                     );
230
        Mem_A : Sync_RAM GENERIC MAP ( M => 10, N => 8 )
231
                                PORT MAP ( Sync_RAM_Address => Mux_Address_OUT_s,
232
                                                 Sync_RAM_Data => Data_IN,
233
                                               Sync_RAM_WR_n => Mem_A_WR_n,
234
235
                                                Sync_RAM_Clk => CLK,
                                                 Sync_RAM_RD => Mem_A_RD,
236
                                                Sync_RAM_CS => Mem_A_CS,
237
                                                Sync_RAM_Q_out => Mem_A_Data_OUT_s
238
239
240
        Reg_sample : Register_n_signed GENERIC MAP ( N => 8 )
241
```

```
PORT MAP ( Register_D => Mem_A_Data_OUT_s,
242
                                                          Register_Clock => CLK,
243
244
                                                          Register_Reset => Reg_Samples_RST,
                                                          Register_LOAD => Reg_Samples_LOAD,
245
                                                          {\tt Register\_Q} \; \Longrightarrow \; {\tt Reg\_Samples\_OUT\_s}
246
247
248
249
        Three_Operations_block : Three_Operation_block
250
            PORT MAP ( Three_operation_block_IN => Reg_samples_OUT_s,
                        Three_operation_block_DIV4 => Three_Operation_Block_DIV4_s,
251
252
                        Three_operation_block_MULT2 => Three_Operation_Block_MULT2_s,
253
                        Three_operation_block_transparent => Three_Operation_Block_Transparent_s
254
255
        Mux_operation : Mux_3_to_1_10bit_signed
256
                 PORT MAP( Mux_3_to_1_10bit_IN_0 => Three_Operation_Block_DIV4_s,
257
                            Mux_3_to_1_10bit_IN_1 => Three_Operation_Block_Transparent_s,
258
                            Mux_3_to_1_10bit_IN_2 => Three_Operation_Block_MULT2_s,
259
260
                            Mux_3_to_1_10bit_SEL => Mux_Operation_SEL,
                            Mux_3_to_1_10bit_OUT =>
                                                      Mux_Operation_OUT_s
261
262
                          );
263
         --sample CA1
264
265
        Sample_CA1_OUT_s <= (Mux_Operation_OUT_s(9) XOR Sample_CA_1) &
266
                                     (Mux_Operation_OUT_s(8) XOR Sample_CA_1) &
                                     (Mux_Operation_OUT_s(7) XOR Sample_CA_1) &
267
268
                                     (Mux_Operation_OUT_s(6) XOR Sample_CA_1) &
269
                                     (Mux_Operation_OUT_s(5) XOR Sample_CA_1) &
                                     (Mux_Operation_OUT_s(4) XOR Sample_CA_1) &
270
                                     (Mux_Operation_OUT_s(3) XOR Sample_CA_1) &
271
272
                                     (Mux_Operation_OUT_s(2) XOR Sample_CA_1) &
273
                                     (Mux_Operation_OUT_s(1) XOR Sample_CA_1) &
                                     (Mux_Operation_OUT_s(0) XOR Sample_CA_1);
274
275
276
         --block sample
277
        Block_Sample_n_OUT_s <= (Sample_CA1_OUT_s(9) AND Block_Sample_n) &
                                           (Sample_CA1_OUT_s(8) AND Block_Sample_n) &
278
279
                                           (Sample_CA1_OUT_s(7) AND Block_Sample_n) &
                                           (Sample_CA1_OUT_s(6) AND Block_Sample_n) &
280
281
                                           (Sample_CA1_OUT_s(5) AND Block_Sample_n) &
                                           (Sample_CA1_OUT_s(4) AND Block_Sample_n)
282
                                           (Sample_CA1_OUT_s(3) AND Block_Sample_n) &
283
284
                                           (Sample_CA1_OUT_s(2) AND Block_Sample_n) &
285
                                           (Sample_CA1_OUT_s(1) AND Block_Sample_n) &
                                           (Sample_CA1_OUT_s(0) AND Block_Sample_n);
286
287
        Sum_Filter : RCA_10_bit PORT MAP ( RCA_10_bit_in_1 => Block_Sample_n_OUT_s,
288
                                                          RCA_10_bit_in_2 => Sum_CA1_OUT_s,
289
                                                          RCA_10_bit_c_in => Sum_Filter_C_IN,
                                                          RCA_10_bit_out => Sum_Filter_OUT_s
291
292
293
        Reg_Filter : Register_n_signed GENERIC MAP ( N \Rightarrow 10 )
294
295
                                           PORT MAP ( Register_D => Sum_Filter_OUT_s,
                                                          Register_Clock => CLK,
296
                                                          Register_Reset => Reg_Filter_RST,
297
                                                          Register_LOAD => Reg_Filter_LOAD,
298
                                                          Register_Q => Reg_Filter_OUT_s
299
300
                                                         );
301
        Ovf_sign : Ovf_Sign_10_to_8_Filter
302
                          PORT MAP (Ovf_Sign_10_to_8_Filter_IN => Sum_Filter_OUT_s,
303
                                   Ovf_Sign_10_to_8_Filter_OVF => Ovf_Sign_10_to_8_filter_OVF,
304
                                   Ovf_Sign_10_to_8_Filter_SIGN => Ovf_Sign_10_to_8_filter_SIGN
305
306
307
        Sum_CA1_OUT_s <= (Reg_Filter_OUT_s(9) XOR Sum_CA_1) &</pre>
308
                                (Reg_Filter_OUT_s(8) XOR Sum_CA_1) &
309
                                (Reg_Filter_OUT_s(7) XOR Sum_CA_1) &
310
311
                                 (Reg_Filter_OUT_s(6) XOR Sum_CA_1) &
312
                                (Reg_Filter_OUT_s(5) XOR Sum_CA_1) &
                                (Reg_Filter_OUT_s(4) XOR Sum_CA_1) &
313
                                (Reg_Filter_OUT_s(3) XOR Sum_CA_1) &
314
                                (Reg_Filter_OUT_s(2) XOR Sum_CA_1) &
315
316
                                (Reg_Filter_OUT_s(1) XOR Sum_CA_1) &
                                (Reg_Filter_OUT_s(0) XOR Sum_CA_1);
317
```

```
318
        Mux_Saturation : Mux_3_to_1_10bit_signed
319
320
                            PORT MAP ( Mux_3_to_1_10bit_IN_0 => Reg_Filter_OUT_s,
                                       Mux_3_to_1_10bit_IN_1 => "1110000000", -- -128
321
                                       Mux_3_to_1_10bit_IN_2 => "00011111111", -- 127
322
323
                                       Mux_3_to_1_10bit_SEL => Mux_Saturation_SEL,
                                       Mux_3_to_1_10bit_OUT => Mux_Saturation_OUT_s
324
325
326
        Cut_10_to_8 : Cut_10_to_8_Filter PORT MAP ( Cut_10_to_8_filter_IN => Mux_Saturation_OUT_s,
327
328
                                                     Cut_10_to_8_filter_OUT => Cut_10_to_8_filter_OUT_s
329
330
        Mem_B : Sync_RAM GENERIC MAP ( M => 10, N => 8 )
331
                                PORT MAP ( Sync_RAM_Address => Mux_MEM_B_OUT_s,
332
333
                                                Sync_RAM_Data => Cut_10_to_8_filter_OUT_s,
                                               Sync_RAM_WR_n => Mem_B_WR_n,
334
                                                Sync_RAM_Clk => CLK,
335
336
                                                Sync_RAM_RD => Mem_B_RD,
                                                Sync_RAM_CS => Mem_B_CS,
337
                                                Sync_RAM_Q_out => Data_OUT
338
339
340
341
        Mux_MEM_B: Mux_2_to_1_10bit PORT MAP( Mux_2_to_1_10bit_IN_0 => Counter_1024_OUT_s,
342
                                               Mux_2_to_1_10bit_IN_1 => MEM_B_ADDRESS_IN,
                                               Mux_2_to_1_10bit_SEL => Mux_MEM_B_sel,
343
344
                                               Mux_2_to_1_10bit_OUT => Mux_MEM_B_OUT_s
345
                                          );
346
        Average_8_to_18_block : Average_8_to_18
347
                                  PORT MAP ( Average_8_to_18_IN => Reg_Samples_OUT_s,
348
                                              Average_8_to_18_OUT => Average_8_to_18_OUT_s
349
350
351
352
        Sum_Average : RCA_18_bit PORT MAP ( RCA_18_bit_in_1 => Average_8_to_18_OUT_s,
353
                                                           RCA_18_bit_in_2 => Reg_Sum_Average_OUT_s,
                                                          RCA_18_bit_c_in => '0',
354
355
                                                          RCA_18_bit_out => Sum_Average_OUT_s
356
357
        Reg_Sum_Average : Register_n_signed GENERIC MAP ( N => 18 )
358
                                               PORT MAP ( Register_D => Sum_Average_OUT_s,
359
360
                                                              Register_Clock => CLK,
361
                                                             Register_Reset => Reg_Sum_Average_RST,
                                                              Register_LOAD => Reg_Sum_Average_LOAD,
362
                                                              Register_Q => Reg_Sum_Average_OUT_s
363
364
                                                             );
365
        Average_s <= Reg_Sum_Average_OUT_s(17 DOWNTO 10);</pre>
366
        Average <= Average_s;
367
368
   END Structural:
```

8.3 Sync RAM.vhd

```
1 LIBRARY ieee:
2 USE ieee.std_logic_1164.all;
3
   USE ieee.numeric_std.all;
   ENTITY Sync_RAM IS
       GENERIC( M : NATURAL := 10;
6
7
                   N : NATURAL := 8
                 );
       PORT ( Sync_RAM_Address : IN STD_LOGIC_VECTOR (M-1 DOWNTO 0);
9
10
               Sync_RAM_Data : IN SIGNED (N-1 DOWNTO 0);
                Sync_RAM_WR_n, Sync_RAM_Clk, Sync_RAM_RD, Sync_RAM_CS: IN STD_LOGIC;
11
               Sync_RAM_Q_out : OUT SIGNED (N-1 DOWNTO 0)
12
13
  END Sync_RAM;
14
15
   ARCHITECTURE RTL OF Sync_RAM IS
16
17
18
       TYPE RAM_Array IS ARRAY (0 TO (2**M - 1)) OF SIGNED(N-1 DOWNTO 0);
19
       SIGNAL Mem : RAM_Array;
```

```
BEGIN
21
22
       P0 : PROCESS(Sync_RAM_clk) IS
23
            BEGIN
24
25
                 IF Sync_RAM_clk = '1' AND Sync_RAM_clk'event THEN
                    IF Sync_RAM_CS = '1' THEN
26
                         IF Sync_RAM_WR_n = '0' THEN
27
                              Mem(to_integer(unsigned(Sync_RAM_Address))) <= Sync_RAM_Data;</pre>
28
29
30
                    END IF;
31
                END IF;
            IF Sync_RAM_RD = '1' THEN
32
                Sync_RAM_Q_out <= Mem(to_integer(unsigned(Sync_RAM_Address)));</pre>
34
                Sync_RAM_Q_out <= (OTHERS => '0');
35
            END IF;
       END PROCESS;
37
38
  END RTL;
39
```

8.4 Register n.vhd

```
1 LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   -- Regustri a B but
   ENTITY Register_n IS
5
         GENERIC (N : integer := 8);
6
         PORT (
              \texttt{Register\_D} \; : \; \texttt{IN} \; \texttt{STD\_LOGIC\_VECTOR} \; (\texttt{N-1} \; \texttt{DOWNTO} \; \; \texttt{0}) \; ; \; \text{--} \; \texttt{Segnale} \; \text{che} \; \text{viene} \; \text{riportato} \; \text{in} \; \dots \; \\
8
                   uscita al colpo di clock successivo
              Register_Clock, Register_Reset, Register_LOAD: IN std_logic;
              Register_Q : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0) -- Segnale di uscita
10
11
   END Register_n;
12
13
14
    ARCHITECTURE Behavior OF Register_n IS
   BEGIN
15
16
         PROCESS (Register_Clock)
         BEGIN
17
              IF (Register_Clock'EVENT AND Register_Clock = '1') THEN
18
                   IF (Register_Reset = '1') THEN
                        Register_Q <= (OTHERS => '0');
20
                   ELSIF Register_LOAD = '1' THEN
21
                        Register_Q <= Register_D;</pre>
                   END IF:
23
24
              END IF:
         END PROCESS;
   END Behavior;
26
```

8.5 RCA 10 bit.vhd

```
LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
  USE ieee.numeric_std.all;
5
   -- Sommatore su 8 bit
  ENTITY RCA_10_bit IS
6
       GENERIC (N : integer := 10);
7
       PORT (
8
           RCA_10_bit_IN_1, RCA_10_bit_IN_2: IN SIGNED(N-1 DOWNTO 0); -- Ingressi su N bit
9
           RCA_10_bit_C_IN: IN STD_LOGIC; -- Carry_in da sommare al resto
10
           RCA_10_bit_OUT: OUT SIGNED(N-1 DOWNTO 0); -- Risultato della somma su N bit
11
           RCA_10_bit_C_OUT, RCA_10_bit_overflow: BUFFER STD_LOGIC -- Segnali di carry out e ...
12
               overflow (Buffer poich uno serve per l'altro)
       );
13
   END RCA_10_bit;
14
```

```
ARCHITECTURE Structure OF RCA_10_bit IS
17
       COMPONENT FA
18
            PORT (
19
                x, y, c_{in}: IN STD_LOGIC; -- x e y: bit da sommare, c_{in}: carry in
20
21
                 sum, c_out : OUT STD_LOGIC -- sum: somma di x e y, c_out: carry out
            );
22
       END COMPONENT;
23
24
        -- Segnale intermedio per il PORT MAP
25
       SIGNAL RCA_10_bit_c_ripple: SIGNED(N-2 DOWNTO 0); -- 'carry ripple': carry di supporto ...
26
            all'interno del RCA
27
   BEGIN
29
        -- Primo full adder con il carry_in
30
       FA_0 : FA PORT MAP (
                                  x \Rightarrow RCA_10_bit_in_1(0),
32
33
                                  y \Rightarrow RCA_10_bit_in_2(0),
                                  c_in => RCA_10_bit_c_in,
34
                                  sum => RCA_10_bit_out(0),
35
36
                                  c_out => RCA_10_bit_c_ripple(0)
                      );
37
38
39
        -- Full adder in mezzo
       FA_v : for I in 1 to N-2 generate
40
41
                    FA_X: FA
                                 PORT MAP (
                                  x \Rightarrow RCA_10_bit_in_1(I),
42
                                  y \Rightarrow RCA_10_bit_in_2(I),
43
                                  c_in => RCA_10_bit_c_ripple(I-1),
45
                                  sum => RCA_10_bit_out(I),
46
                                  c_out => RCA_10_bit_c_ripple(I));
                 end generate FA_v;
48
49
        -- Ultimo full_adder con il carry_out
       FA_9 : FA PORT MAP (
50
                                  x \Rightarrow RCA_10_bit_in_1(N-1),
51
52
                                  y =  RCA_10_bit_in_2(N-1),
                                  c_in => RCA_10_bit_c_ripple(N-2),
53
54
                                  sum => RCA_10_bit_out(N-1),
                                  c_out => RCA_10_bit_c_out
55
                      );
56
57
58
        -- Si ha overflow se i due carry dell'ultimo full adder sono diversi
        -- Se i due carry dell'ultimo full adder sono uguali non si ha overflow e quindi si ha il ...
59
            carry out
       RCA_10_bit_overflow <= RCA_10_bit_c_ripple(N-2) XOR RCA_10_bit_c_out;</pre>
60
   END Structure;
```

8.6 RCA 18 bit.vhd

```
LIBRARY ieee:
  USE ieee.std_logic_1164.all;
3 USE ieee.numeric std.all;
5
    - Sommatore su 8 bit
   ENTITY RCA 18 bit IS
6
       GENERIC (N : integer := 18);
       PORT (
8
           RCA_18_bit_in_1, RCA_18_bit_in_2: IN SIGNED(N-1 DOWNTO 0); -- Ingressi su N bit
9
           RCA_18_bit_c_in: IN STD_LOGIC; -- Carry_in da sommare al resto
10
           RCA_18_bit_out: OUT SIGNED(N-1 DOWNTO 0); -- Risultato della somma su N bit
11
           RCA_18_bit_c_out, RCA_18_bit_overflow: BUFFER STD_LOGIC -- Segnali di carry out e ...
12
                overflow (Buffer poich uno serve per l'altro)
13
       );
   END RCA_18_bit;
14
15
  ARCHITECTURE Structure OF RCA_18_bit IS
16
17
       COMPONENT FA
18
19
           PORT (
20
               x, y, c_in : IN std_logic; -- x e y: bit da sommare, c_in: carry in
```

```
sum, c_out : OUT std_logic -- sum: somma di x e y, c_out: carry out
            );
22
       END COMPONENT:
23
24
        -- Segnale intermedio per il PORT MAP
25
26
       SIGNAL RCA_18_bit_c_ripple: SIGNED(N-2 DOWNTO 0); -- 'carry ripple': carry di supporto ...
            all'interno del RCA
27
   BEGIN
28
29
        -- Primo full adder con il carry_in
30
31
       FA_0 : FA PORT MAP (
                                  x => RCA_18_bit_in_1(0),
32
                                 y \Rightarrow RCA_18_bit_in_2(0),
                                  c_in => RCA_18_bit_c_in,
34
                                  sum => RCA_18_bit_out(0),
35
                                  c_out => RCA_18_bit_c_ripple(0)
                     );
37
38
        -- Full adder in mezzo
39
       FA_v : for I in 1 to N-2 generate
40
41
                    FA_X: FA
                                 PORT MAP (
                                  x \Rightarrow RCA_18_bit_in_1(I),
42
43
                                  y \Rightarrow RCA_18_bit_in_2(I),
44
                                  c_in => RCA_18_bit_c_ripple(I-1),
                                  sum => RCA_18_bit_out(I),
45
46
                                  c_out => RCA_18_bit_c_ripple(I));
47
                 end generate FA_v;
48
        -- Ultimo full_adder con il carry_out
       FA_17 : FA PORT MAP (
50
                                  x \Rightarrow RCA_18_bit_in_1(N-1),
51
                                 y =  RCA_18_bit_in_2(N-1),
                                  c_in => RCA_18_bit_c_ripple(N-2),
53
54
                                  sum => RCA_18_bit_out(N-1),
55
                                  c_out => RCA_18_bit_c_out
                      );
56
57
        -- Si ha overflow se i due carry dell'ultimo full adder sono diversi
58
59
        -- Se i due carry dell'ultimo full adder sono uguali non si ha overflow e quindi si ha il ...
       RCA_18_bit_overflow <= RCA_18_bit_c_ripple(N-2) XOR RCA_18_bit_c_out;</pre>
60
   END Structure;
```

8.7 Average 8 to 18.vhd

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
  USE ieee.numeric_std.all;
3
   ENTITY Average_8_to_18 IS
5
6
       PORT( Average_8_to_18_IN : IN SIGNED(7 DOWNTO 0);
                Average_8_to_18_OUT : OUT SIGNED(17 DOWNTO 0)
             ):
9
  END Average_8_to_18;
10
   ARCHITECTURE Behaviour OF Average_8_to_18 IS
11
   BEGIN
       Average_8_to_18_OUT <= Average_8_to_18_IN(7) &
13
                                       Average_8_to_18_IN(7) &
14
                                       Average_8_to_18_IN(7) &
                                       Average_8_to_18_IN(7) &
16
17
                                       Average_8_to_18_IN(7) &
                                       Average_8_to_18_IN(7) &
18
19
                                       Average_8_to_18_IN(7) &
20
                                       Average_8_to_18_IN(7) &
                                       Average_8_to_18_IN(7) &
21
                                       {\tt Average\_8\_to\_18\_IN(7) \&}
22
                                       Average_8_to_18_IN(7 DOWNTO 0);
23
24 END Behaviour;
```

8.8 Counter 1024.vhd

```
LIBRARY ieee:
  USE ieee.std_logic_1164.all;
   ENTITY Counter_1024 IS
4
       PORT
5
6
       (
7
            Counter_1024_EN : IN std_logic; -- Segnale di Enable
           Counter_1024_RST : IN std_logic; -- Segnale di Reset
8
9
           Counter_1024_CLK : IN std_logic; -- Segnale di Clock
            Counter_1024_TC : OUT std_logic; -- Segnale di fine conta
10
           Counter_1024_OUT : BUFFER STD_LOGIC_VECTOR (9 DOWNTO 0)
11
13
   END Counter_1024;
14
   ARCHITECTURE Structural OF Counter_1024 IS
16
       COMPONENT sync_4_bit_counter
17
           PORT
18
            (
19
                count_4_enable : IN std_logic; -- Segnale di Enable
20
               count_4_reset: IN std_logic; -- Segnale di Reset
21
                count_4_clock : IN std_logic; -- Segnale di Clock
22
                count_4_out: BUFFER std_logic_vector(3 DOWNTO 0); -- Uscita del contatore
23
                count_4_carry: OUT std_logic -- Vale uno quando ha finito di contare
24
25
           );
26
       END COMPONENT;
27
28
       COMPONENT sync_2_bit_counter
29
           PORT
30
            (
                count_2_enable : IN std_logic; -- Segnale di Enable
                count_2_reset: IN std_logic; -- Segnale di Reset
32
                count_2_clock : IN std_logic; -- Segnale di Clock
33
                count_2_out: BUFFER std_logic_vector(1 DOWNTO 0); -- Uscita del contatore
               count_2_carry: OUT std_logic -- Vale uno quando ha finito di contare
35
36
           );
       END COMPONENT;
37
38
39
       SIGNAL carry_to_enable : std_logic_vector (2 DOWNTO 0);
        - Segnale per il mapping che collega all'enable del FF successivo il 'carry' del precedente
40
41
   BEGIN
42
43
            -- FF bit meno significativi
44
45
           count_4_0 : sync_4_bit_counter PORT MAP
46
                count_4_enable => Counter_1024_EN,
               count_4_reset => Counter_1024_RST,
48
               count_4_clock => Counter_1024_CLK,
49
               count_4_out => Counter_1024_OUT(3 DOWNTO 0),
               count_4_carry => carry_to_enable(0)
51
52
           );
53
           count_4_1 : sync_4_bit_counter PORT MAP
54
55
               count_4_enable => carry_to_enable(0),
56
               count_4_reset => Counter_1024_RST,
57
                count_4_clock => Counter_1024_CLK,
58
               count_4_out => Counter_1024_OUT(7 DOWNTO 4),
59
60
               count_4_carry => carry_to_enable(1)
61
62
           count_2_0 : sync_2_bit_counter PORT MAP
64
                count_2_enable => carry_to_enable(1),
65
               count_2_reset => Counter_1024_RST,
               count_2_clock => Counter_1024_CLK,
67
               count_2_out => Counter_1024_OUT(9 DOWNTO 8),
68
               count_2_carry => carry_to_enable(2)
           );
70
71
           Counter_1024_TC <= Counter_1024_OUT(0) AND
72
                                      Counter_1024_OUT(1) AND
73
```

```
Counter_1024_OUT(2) AND
                                      Counter_1024_OUT(3) AND
75
76
                                      Counter_1024_OUT(4) AND
                                      Counter_1024_OUT(5) AND
77
                                      Counter_1024_OUT(6) AND
78
79
                                      Counter_1024_OUT(7) AND
                                      Counter_1024_OUT(8) AND
80
                                      Counter_1024_OUT(9);
  END Structural;
83
```

8.9 Cut 10 to 8 filter.vhd

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY Cut_10_to_8_filter IS
       PORT( Cut_10_to_8_filter_IN : IN SIGNED(9 DOWNTO 0);
              Cut_10_to_8_filter_OUT : OUT SIGNED(7 DOWNTO 0)
7
             );
  END Cut_10_to_8_filter;
9
10
11 ARCHITECTURE Behaviour OF Cut_10_to_8_filter IS
12
       Cut_10_to_8_filter_OUT <= Cut_10_to_8_filter_IN(7 DOWNTO 0);</pre>
13
   END Behaviour;
```

8.10 Divider by 1024.vhd

$8.11 \quad Mux_2_to_1_10bit.vhd$

```
LIBRARY ieee;
               USE ieee.std_logic_1164.all;
  3 USE ieee.numeric std.all:
  5 ENTITY Mux_2_to_1_10bit IS
                                  PORT( Mux_2_to_1_10bit_IN_0, Mux_2_to_1_10bit_IN_1: IN STD_LOGIC_VECTOR (9 DOWNTO 0);
  6
                                                                           Mux_2_to_1_10bit_SEL : IN STD_LOGIC;
                                                                           Mux_2_to_1_10bit_OUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0)
   9
                                                      );
10 END Mux_2_to_1_10bit;
11
12
            ARCHITECTURE Behavior OF Mux_2_to_1_10bit IS
13
14 BEGIN
                                    \label{eq:mux2_to_1_10bit_OUT} \verb| Mux2_to_1_10bit_IN_0 | WHEN | Mux2_to_1_10bit_SEL = "0" | ELSE | ELSE | Mux_2_to_1_10bit_SEL | ELSE | Mux_2_to_1_10bit_SEL | ELSE | ELSE | Mux_2_to_1_10bit_SEL | Mux_2_to_1_10
15
                                                                                                                                                                                                    Mux_2_to_1_10bit_IN_1;
16
           END Behavior;
```

8.12 Mux 2 to 1 10bit signed.vhd

```
LIBRARY ieee:
  USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
  ENTITY Mux_2_to_1_10bit_signed IS
      PORT ( Mux_2_to_1_10bit_IN_0, Mux_2_to_1_10bit_IN_1: IN SIGNED (9 DOWNTO 0);
            Mux_2_to_1_10bit_SEL : IN STD_LOGIC;
            Mux_2_to_1_10bit_OUT : OUT SIGNED (9 DOWNTO 0)
8
9
         );
10 END Mux_2_to_1_10bit_signed;
11
12 ARCHITECTURE Behavior OF Mux_2_to_1_10bit_signed IS
13
14
      Mux_2_to_1_10bit_IN_1;
16
  END Behavior;
17
```

8.13 Mux 3to1 10bit.vhd

```
1 LIBRARY ieee;
   2 USE ieee.std_logic_1164.all;
  3
              ENTITY Mux_3_to_1_10bit IS
 4
                                       PORT( Mux_3_to_1_10bit_IN_0, Mux_3_to_1_10bit_IN_1, Mux_3_to_1_10bit_IN_2 : IN ...
                                                               STD_LOGIC_VECTOR (9 DOWNTO 0);
                                                                                    Mux_3_to_1_10bit_SEL : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
   6
                                                                                    Mux_3_to_1_10bit_OUT : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)
                                                             );
 9 END Mux_3_to_1_10bit;
10
11 ARCHITECTURE Behavior OF Mux_3_to_1_10bit IS
12
13
                                       \label{eq:mux_3_to_1_10bit_OUT} $$\operatorname{Mux_3_to_1_10bit_IN_0}$ $$\operatorname{WHEN}$ $\operatorname{Mux_3_to_1_10bit_SEL} = "00"$ else $$\operatorname{Mux_3_to_1_10bit_SEL}$ = "00" $$\operatorname{Mux_10_to_1_10bit_SEL}$ = "00" $$\operatorname{Mux_10_
14
15
                                                                                                                     Mux_3_to_1_10bit_IN_2;
16
17
                END Behavior;
18
```

8.14 Mux 3to1 10bit signed.vhd

```
1 LIBRARY ieee;
 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
  ENTITY Mux_3_to_1_10bit_signed IS
5
       PORT( Mux_3_to_1_10bit_IN_0, Mux_3_to_1_10bit_IN_1, Mux_3_to_1_10bit_IN_2 : IN SIGNED (9 ...
6
               Mux_3_to_1_10bit_SEL : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
7
               Mux_3_to_1_10bit_OUT : OUT SIGNED (9 DOWNTO 0)
  END Mux_3_to_1_10bit_signed;
10
  ARCHITECTURE Behavior OF Mux_3_to_1_10bit_signed IS
12
13
  BEGIN
14
15
       Mux_3_to_1_10bit_OUT <= Mux_3_to_1_10bit_IN_0 WHEN Mux_3_to_1_10bit_SEL = "00" else
                     Mux_3_{to_1_10bit_IN_1} WHEN Mux_3_{to_1_10bit_SEL} = "01" else
16
                     Mux_3_to_1_10bit_IN_2;
18
   END Behavior;
19
```

8.15 Ovf Sign 10 to 8 filter.vhd

```
LIBRARY ieee:
  USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
  ENTITY Ovf_Sign_10_to_8_filter IS
       PORT ( Ovf_Sign_10_to_8_filter_IN : IN SIGNED(9 DOWNTO 0);
6
                Ovf_Sign_10_to_8_filter_OVF, Ovf_Sign_10_to_8_filter_SIGN : OUT STD_LOGIC
8
  END Ovf_Sign_10_to_8_filter;
9
10
  ARCHITECTURE Behaviour OF Ovf_Sign_10_to_8_filter IS
11
  BEGIN
12
13
       --- questo segnale ci dice quando il numero non rappresentabile su 8 bit, ci si verifica se
       --- i tre bit pi significativi non sono uguali, ossia i due bit pi significativi devono
14
       --- essere uguali all'ottavo bit che viene considerato come bit di segno. TROVO LA F LOGICA
       --- NOT((a*b*c) + NOT(a*b*c)) = -> UNO SE I BIT NON SONO TUTTI UGLUALI
16
       --- = NOT (a*b*c)*(a+b+c) = (not a + not b + not c)*(a+b+c) = (a xor b)+ (a xor c) + (b ...
17
           xor c)
18
19
       Ovf_Sign_10_to_8_filter_OVF <=
20
                ( Ovf\_Sign\_10\_to\_8\_filter\_IN(9) XOR Ovf\_Sign\_10\_to\_8\_filter\_IN(8) )OR
21
                ( Ovf_Sign_10_to_8_filter_IN(9) XOR Ovf_Sign_10_to_8_filter_IN(7) )OR
22
                ( Ovf_Sign_10_to_8_filter_IN(9) XOR Ovf_Sign_10_to_8_filter_IN(7) )
23
24
               );
25
26
27
28
       Ovf_Sign_10_to_8_filter_SIGN <= Ovf_Sign_10_to_8_filter_IN(9);</pre>
29
  END Behaviour;
```

8.16 sync 2 bit counter.vhd

```
LIBRARY ieee:
   USE ieee.std_logic_1164.all;
2
4
  ENTITY sync_2_bit_counter IS
5
       PORT
       (
6
7
           count_2_enable : IN std_logic; -- Segnale di Enable
           count_2_reset: IN std_logic; -- Segnale di Reset
8
           count_2_clock : IN std_logic; -- Segnale di Clock
9
           count_2_out: BUFFER std_logic_vector(1 DOWNTO 0); -- Uscita del contatore
11
           count_2_carry: OUT std_logic -- Vale uno quando ha finito di contare
12
       );
  END sync_2_bit_counter;
13
14
   ARCHITECTURE Structural OF sync_2_bit_counter IS
15
16
       COMPONENT T_FF
17
18
           PORT
19
            (
               T : IN std_logic; -- Segnale di Toggle
20
               T_clock: IN std_logic; -- Segnale di Clock
21
               T_reset : IN std_logic; -- Segnale di Reset
22
               T_Q: BUFFER std_logic -- Uscita Q del FF, buffer perch la uso anche come ingresso
23
24
           );
       END COMPONENT;
25
27
       SIGNAL Q_inside: std_logic_vector (1 DOWNTO 0); -- Segnale interno che contiene le uscite ...
       SIGNAL T_inside: std_logic_vector (1 DOWNTO 0); -- Segnale interno che contiene gli ...
           ingressi T iesimi
29
  BEGIN
30
31
32
       -- T_inside
                     il segnale T dell'iesimo T_Flip_Flop
                     il segnale Q dell'iesimo T_Flip_Flop
33
```

```
T_inside(0) <= count_2_enable; -- Il toggle del primo flip flop l'enable.
35
       T_inside(1) <= T_inside(0) AND Q_inside(0); -- Il toggle del secondo flip flop</pre>
                                                                                             l'AND ...
36
            tra l'uscita precedente e il toggle precedente.
37
        -- PORT MAP dei vari T_FF
38
39
40
       create_t_flip_flops : FOR i IN 0 TO 1 GENERATE
41
           T_i : T_FF PORT MAP
42
43
44
                T => T_inside(i),
                T_clock => count_2_clock,
45
                T_reset => count_2_reset,
                T_Q => Q_inside(i)
47
48
           );
       END GENERATE;
50
        -- Prelevo l'uscita dal segnale Q interno
51
       count_2_out <= Q_inside;</pre>
52
53
54
        -- Segnale di Carry out per usare contatori in parallelo
       count_2_carry <= T_inside(1) AND Q_inside(1);</pre>
55
56
  END Structural;
```

8.17 sync 4 bit counter.vhd

```
1 LIBRARY ieee;
  USE ieee.std_logic_1164.all;
4
   ENTITY sync_4_bit_counter IS
       PORT
5
6
        (
            count_4_enable : IN std_logic; -- Segnale di Enable
7
            count_4_reset: IN std_logic; -- Segnale di Reset
8
            count_4_clock : IN std_logic; -- Segnale di Clock
9
10
            count_4_out: BUFFER std_logic_vector(3 DOWNTO 0); -- Uscita del contatore
            count_4_carry: OUT std_logic -- Vale uno quando ha finito di contare
11
13
   END sync_4_bit_counter;
14
   ARCHITECTURE Structural OF sync_4_bit_counter IS
16
       COMPONENT T_FF
17
           PORT
18
19
            (
                T : IN std_logic; -- Segnale di Toggle
20
                T_clock: IN std_logic; -- Segnale di Clock
21
                T_reset : IN std_logic; -- Segnale di Reset
22
23
                T_Q: BUFFER std_logic -- Uscita Q del FF,
                                                              buffer perch la uso anche come ingresso
           );
24
       END COMPONENT;
25
26
       SIGNAL Q_inside: std_logic_vector (3 DOWNTO 0); -- Segnale interno che contiene le uscite ...
27
            iesime
        SIGNAL T_inside: std_logic_vector (3 DOWNTO 0); -- Segnale interno che contiene gli ...
28
            ingressi T iesimi
   BEGIN
30
31
        -- T_inside
                     il segnale T dell'iesimo T_Flip_Flop
       -- O inside
                      il segnale Q dell'iesimo T_Flip_Flop
33
34
       T_inside(0) <= count_4_enable; -- Il toggle del primo flip flop l'enable.
        \begin{tabular}{ll} $T_i inside(0) <= T_i inside(0) & AND Q_i inside(0); -- Il toggle del secondo flip flop \\ \end{tabular} 
                                                                                             1'AND ...
36
            tra l'uscita precedente e il toggle precedente.
       T_inside(2) <= T_inside(1) AND Q_inside(1); -- E cos via</pre>
37
       T_{inside(3)} \le T_{inside(2)} AND Q_{inside(2)};
38
39
        -- PORT MAP dei vari T_FF
40
41
42
```

```
create_t_flip_flops : FOR i IN 0 TO 3 GENERATE
            T i : T FF PORT MAP
44
45
                T => T_inside(i),
46
                T_clock => count_4_clock,
47
                 T_reset => count_4_reset,
48
                 T_Q \Rightarrow Q_{inside(i)}
49
50
            );
       END GENERATE;
51
52
        -- Prelevo l'uscita dal segnale Q interno
53
54
       count_4_out <= Q_inside;</pre>
55
        -- Segnale di Carry out per usare contatori in parallelo
       count_4_carry <= T_inside(3) AND Q_inside(3);</pre>
57
58
   END Structural;
```

8.18 Three operation block.vhd

```
1 LIBRARY ieee;
   USE ieee.std_logic_1164.all;
  USE ieee.numeric_std.all;
3
  ENTITY Three_operation_block IS
5
       PORT ( Three_operation_block_IN : IN SIGNED(7 DOWNTO 0);
6
                Three_operation_block_DIV4,
                Three_operation_block_MULT2,
8
                Three_operation_block_transparent : OUT SIGNED(9 DOWNTO 0)
9
10
  END Three_operation_block;
11
12
  ARCHITECTURE Structural OF Three_operation_block IS
13
  BEGIN
14
15
       Three_operation_block_DIV4 <= (Three_operation_block_IN(7) &</pre>
16
17
                                                  Three_operation_block_IN(7) &
18
                                                  Three_operation_block_IN(7) &
                                                  Three_operation_block_IN(7) &
19
20
                                                  Three_operation_block_IN(7 DOWNTO 2));
21
       Three_operation_block_MULT2 <= Three_operation_block_IN(7) & Three_operation_block_IN & '0';
22
       Three_operation_block_transparent <= Three_operation_block_IN(7) &
24
                                                          Three_operation_block_IN(7) &
25
                                                          Three_operation_block_IN;
27
  END Structural;
```

8.19 Valid address.vhd

```
1 LIBRARY ieee:
2 USE ieee.std_logic_1164.all;
3
   ENTITY Valid_address IS
4
       PORT ( Valid_address_in : IN STD_LOGIC_VECTOR (9 DOWNTO 0);
                Valid_address_2, Valid_address_3 : OUT STD_LOGIC;
6
7
                Valid_address_counter_LSB : OUT STD_LOGIC
               );
  END Valid_address;
9
11 ARCHITECTURE Behaviour OF Valid_address IS
12
13
  BEGIN
         -- l'indirizzo del primo contatore, ossia il secondo da utilizzare \, valido se il \dots
14
           contatore diverso da 0
        -- quindi lo se non ho tutti i bit a 0, ossia dev'esserci almeno un bit a 1 perch sia ...
15
           valido
       Valid_address_2 <= Valid_address_in(0) OR</pre>
```

```
Valid_address_in(1) OR
                                                                                                                            Valid_address_in(2) OR
18
19
                                                                                                                            Valid_address_in(3) OR
                                                                                                                            Valid_address_in(4) OR
20
                                                                                                                            Valid_address_in(5) OR
21
22
                                                                                                                            Valid_address_in(6) OR
                                                                                                                            Valid_address_in(7) OR
23
                                                                                                                            Valid_address_in(8) OR
24
25
                                                                                                                            Valid_address_in(9);
26
                            --- l'indirizzo 3 valido se il contatore maggiore di 3 ossia se
27
28
                            --- almeno uno dei bit 9-2 a 1 oppure tutti i bit 9-2 sono a 0 ma 1'1 E il 2 sono a 1
                           \label{eq:Valid_address_in} $$ Valid_address_in(0) $$ AND $Valid_address_in(1) $$ ) OR $$ Valid_address_in(1) $$ (1) $$ (2) $$ (2) $$ (2) $$ (2) $$ (2) $$ (3) $$ (2) $$ (3) $$ (3) $$ (3) $$ (3) $$ (4) $$ (4) $$ (4) $$ (4) $$ (4) $$ (4) $$ (4) $$ (4) $$ (4) $$ (5) $$ (5) $$ (5) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$ (6) $$
29
                                                                                                                            Valid_address_in(2) OR
                                                                                                                            Valid_address_in(3) OR
31
                                                                                                                           Valid_address_in(4) OR
32
                                                                                                                            Valid_address_in(5) OR
                                                                                                                            Valid_address_in(6) OR
34
35
                                                                                                                           Valid_address_in(7) OR
                                                                                                                           Valid_address_in(8) OR
36
                                                                                                                           Valid_address_in(9);
37
                            Valid_address_counter_LSB <= Valid_address_in(0);
38
          END Behaviour;
```

8.20 T FF.vhd

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
2
   ENTITY T_FF IS
       PORT
5
6
       (
           T : IN std_logic; -- Segnale di Toggle
7
           T_clock: IN std_logic; -- Segnale di Clock
8
           T_reset : IN std_logic; -- Segnale di Reset
9
           T_Q: BUFFER std_logic -- Uscita Q del FF, buffer perch la uso anche come ingresso
10
11
       );
12
   END T_FF;
13
   ARCHITECTURE Structure OF T_FF IS
15
16
       COMPONENT FF_D -- FLIP FLOP
17
           PORT
18
19
                D, Clock, Reset: IN std_logic; -- Reset asincrono
               Q : OUT std_logic
21
22
           );
       END COMPONENT;
23
24
25
       SIGNAL T_inside: std_logic;
26
  BEGIN
27
28
       T_inside <= T_Q XOR T; -- Al posto del multiplexer, l'ingresso D dato da XOR tra uscita ...
29
           Q e segnale toggle T
30
       FF_1 : FF_D PORT MAP
31
           D => T_inside, -- All'ingresso del T flip flop ci va l'uscita in XOR con l'ingresso.
33
           Clock => T_clock,
34
           Reset => T_reset,
           O => T O
36
37
       );
39 END Structure;
```

8.21 FA.vhd

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY FA IS
       PORT (
6
            x, y, c_in : IN std_logic; -- x e y: bit da sommare, c_in: carry in
            sum, c_out : OUT std_logic -- sum: somma di x e y, c_out: carry out
8
       );
9
10 END FA;
11
12 ARCHITECTURE Behavior OF FA IS
13
      SIGNAL P,G: std_logic; -- P: propagate, G: generate
14
16 BEGIN
17
       P <= x XOR y; -- Se P=1, il propagate propaga in uscita il carry_in G <= x AND y; -- Se G=1, il generate forza il carry out a 1
19
       sum <= c_in XOR P;</pre>
20
       c_out <= G OR (P AND c_in);</pre>
21
22
23 END Behavior;
```

8.22 FF.vhd

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 ENTITY FF_D IS
      PORT (
6
         D, Clock, Reset: IN std_logic; -- Reset asincrono
7
          Q : OUT std_logic
8
      );
9
10 END FF_D;
11
12 ARCHITECTURE Behavior OF FF_D IS
13 BEGIN
           PROCESS(Clock, Reset)
14
15
           BEGIN
               IF (Reset = '1') THEN
16
                   Q <= '0';
17
               ELSIF (Clock'EVENT AND Clock = '1') THEN
19
                  Q <= D;
               END IF;
20
           END PROCESS;
22 END Behavior;
```