


Faculdade de Ciências Exatas e da Engenharia Licenciatura em Engenharia Informática Arquitetura de Computadores



DOCENTES:

Dionísio Barros

Sofia Inácio

Pedro Camacho

Dino Vasconcelos

DISCENTES:

Bjorn André Costa Foss nº2048319

Joana Andrade Azevedo nº2076220

Conteúdo

1. Introdução	2
2. Objetivos	2
3. DESENVOLVIMENTO	2
3.1 Processador	2
3.1.1 Contador de programa (PC)	2
3.1.2 MUX PC	
3.1.3 Registo A e B	3
3.1.4 MUX R	3
3.1.5 ALU	3
3.1.6 Registo de Flags	3
3.1.7 Gestor de Periféricos	3
3.1.8 ROM de descodificação	4
3.2 Memória de Instruções	4
3.3 Memória de Dados	4
4. DISCUSSÃO DE RESULTADO	4
PIN <-13	
PIN <0 e >= -13	
PIN >=0 e <=10	
PIN >10	4
5. CONCLUSÃO	5
6. Bibliografia	5
7. ANEXO A	6
7.1 Tabela das instruções de teste	
7.2 Simulação	
8. ANEXO B	
Motherboard	
Processador	
Gestor de Periféricos	
Multiplexer Registos	
Registo A	
Registo B	
ALU	
Registo de Flags	
PC	
Multiplexer PC	
Porta NOR	
ROM	
Memória de Instruções	
Memória de Dados	

1. Introdução

No ambiento da cadeira Arquitetura de Computadores, foi proposto a realização de um projeto que consiste no desenvolvimento e implementação de um processador. A ferramenta utilizada para desenvolver o projeto é o ISE da Xillinx.

A placa-mãe é composta pela memória de instruções, a memória de dados e o processador, este que é constituído por diversos módulos.

Este processador é capaz de realizar operações lógicas, tais como AND, OR, NOR e XOR, operações aritméticas, soma e subtração, e operações de comparação. A memória de instrução armazena as instruções do programa a ser executado. A memória de dados guarda os dados presentes no sinal de entrada.

2. Objetivos

Este projeto tem como objetivo aprender a criar um processador, que utiliza um conjunto de instruções apresentadas na tabela do Anexo A. Essas instruções serão posteriormente implementadas em VHDL e produzirão saídas diferentes com base nas entradas inseridas.

Além disso, o projeto visa alcançar outros objetivos: desenvolver habilidades de programação em VHDL e consolidar os conhecimentos adquiridos sobre o funcionamento de um PEPE-8 durante as aulas.

3. Desenvolvimento

A placa-mãe é composta por 3 elementos fundamentais:

- Memória de instruções
- Memória de dados
- Processador

3.1 Processador

3.1.1 CONTADOR DE PROGRAMA (PC)

O contador de programa indica qual é a próxima instrução a ser executada pelo processador. A cada ciclo do clk, ele envia um sinal de endereço de 8 bits para a memória de instruções. Se a entrada "ESCR_PC" for 0, o PC seguirá a sequência normal de execução. Se for 1, o processador salta para o endereço de instrução indicado pela entrada "Constante" de 8 bits. A entrada "Reset" permite reiniciar a execução do programa do início.

3.1.2 MUX PC

O multiplexer do PC tem como entrada o SEL_PC, de 3 bits que indica qual dos valores de entrada deve sair na saída e como saída o ESCR_PC, de um bit. O MUX_PC indica se o contador de programa deve efetuar um salto ou incrementar o contador.

O MUX_PC têm 5 saídas possíveis: SEL_PC =>000 - S_FLAG; SEL_PC =>001 - Operação NOR; SEL_PC =>010 - Operando (7); SEL_PC =>011 - '0'; SEL_PC =>100 - '1'.

3.1.3 REGISTO A E B

Os registos A e B, ambos tem como entrada o sinal ESCR_R, 1 bit, o sinal SEL_R, 1 bit, Dados_R, 8 bits e o sinal clk, 1 bit. O registo A tem como saída o Operando 1 e o registo B tem como saída o Operando 2. Quando o SEL_R está a '0', escolhe o registo A a ser escrito e quando está a '1' é registo B. Ambos os registos continuam a fazer leituras, além da escrita.

3.1.4 MUX R

O multiplexer de registos possui como entradas o Resultado, os Dados_IN, os Dados_M e a Constante, ambos com 8 bits e o SEL_Data, de 2 bits. A sua saída é os Dados_R, de 8 bits. O sinal SEL_Data seleciona qual dos 4 sinais de entrada de 8 bits referidos será encaminhado para o sinal de saída.

3.1.5 ALU

A unidade aritmética e lógica é responsável pelas operações aritméticas(soma e subtração), operações lógicas(AND, OR, NOR e XOR) e operações de comparação(maior, maior ou igual, igual, maior, maior ou igual) de um processador.

O Operando 1 e Operando 2, ambos de 8 bits, e o sinal SEL_ALU, 3 bits, são sinais de entrada. O Resultado, 8 bits, e o E_FLAG, de 5 bits, são as saídas do ALU. A Saída E_FLAG será atualizada apenas quando é executada uma comparação, Quando o SEL_ALU = 110 o bit do E_FLAG representa uma comparação: E_FLAG(0) => menor; E_FLAG(1) => menor ou igual; E_FLAG(2) => igual; E_FLAG(3) => maior; E_FLAG(4) => maior ou igual;

3.1.6 REGISTO DE FLAGS

Guarda o valor do sinal de entrada do E_FLAG, 5 bits, quando o sinal de relógio (clk) estiver na transição ascendente e quando o sinal de entrada ESCR_FLAG, de 1 bit, estiver a '1'. Os registos de Flags pode ser: SEL_FLAG => 000 - bit 0 do registo (<); SEL_FLAG => 001 - bit 1 do registo (<=); SEL_FLAG => 010 - bit 2 do registo (=); SEL_FLAG => 011 - bit 3 do registo (>); SEL_FLAG => 100 - bit 4 do registo (>=);

3.1.7 GESTOR DE PERIFÉRICOS

Permite a comunicação entre o processador e o exterior. O gestor de periféricos permite a utilizador inserir dados para depois serem realizadas as operações com os mesmos. Tem como sinais de entrada, o ESCR_P, 1 bit, o PIN, 8 bits, o clk e o Operando 1, 8 bits. E como saída tem os Dados_IN e o POUT, ambos com 8 bits.

Se o ESCR_P está a '0' então escreve o PIN nos Dados_IN. Se o clk estiver na transição ascendente e se ESCR_P a '1', então o Operando 1 escreve no POUT.

3.1.8 ROM DE DESCODIFICAÇÃO

O ROM tem com entrada o sinal opcode, de 5 bits, e como saída os seguintes sinais: SEL_PC, 3 bits, SEL_FLAG, 3 bits, ESCR_FLAG, 1 bit, SEL_ALU, 3 bits, ESCR_R, 1 bit, SEL_DATA, 2 bits, ESCR_P, 1 bit, e WR, 1 bit.

O ROM é responsável por atribuir valores aos sinais de controlo.

3.2 Memória de Instruções

A memória de instruções é o local onde as instruções do programa a ser executadas estão armazenadas. Tem uma dimensão de 14 bits, esta endereçada pelo sinal de Endereco, 8 bits, e a sua saída o sinal opcode, de 5 bits, o SEL_R, 1 bit e o sinal de constante de 8 bits.

3.3 Memória de Dados

A memória de Dados, ou RAM, permite guardar os dados do sinal de entrada Operando 1, quando o WR estiver a '1' e clk na transição ascende na posição de memória indicada pelo sinal de entrada Constante, ou seja, quando o opcode for '00100'. Quando o WR estiver a '0' é realizada apenas uma leitura à posição de memoria indicada pelo sinal Constante, sendo esse valor atribuído ao sinal de saída Dados_M, 8 bits.

4. Discussão de resultado

O processador, de acordo com o PIN, reset, o clock e as instruções da memória de instruções, vai realizar várias operações que resultarão em diferentes valores de POUT. As instruções utilizadas neste programa são listadas no anexo A e foram projetadas para produzir os seguintes resultados:

PIN <-13

Se o valor de PIN for menor que -13, o valor de POUT são positivos. No caso do PIN = -15 o valor de POUT=1. Tal pode ser confirmado com a imagem 6 do anexo A em 7.2.

PIN < 0 e > = -13

Quando o PIN é menor que 0 o valor do POUT é sempre negativo. Quando colocamos PIN = -1 o POUT =-13. Tal pode ser confirmado com a imagem 5 do anexo A em 7.2.

$$PIN >= 0 e <= 10$$

Quando o valor do PIN é maior ou igual a 0 e menor ou igual a 10, o valor do POUT é sempre -1. Podemos confirmar este valor com as imagens 2, 3 e 4 do anexo A em 7.2.

PIN >10

Se o valor de PIN for maior que 10, o valor de POUT será o triplo do PIN (POUT= 3*PIN). No caso do PIN = 15 o valor de POUT=45(15*3). Tal pode ser confirmado com a imagem 1 do anexo A em 7.2.

5. Conclusão

Podemos concluir que os objetivos requisitados foram alcançados, pelo que podemos afirmar que a implementação do processador foi um sucesso, pois realiza as instruções pedidas.

A realização deste projeto foi muito útil, pois adquiriu-se mais conhecimento sobre o funcionamento de um processador e como implementá-lo no software de desenvolvimento ISE da Xilinx usando a linguagem VHDL.

6. Bibliografia

[1] J. Delgado e C. Ribeiro, Arquitetura de Computadores, FCA, 2014.

7. Anexo A

7.1 Tabela das instruções de teste

Endereço	Instrução - assembly	Instrução – código máquina		
		opcode	Sel_R	Constante
(0) 00000000	LD RB, 10	000101	1	00001010
(1) 00000001	LDP RA	00000	0	XXXXXXX
(2) 00000010	JN RA, 7	10010	Х	00000111
(3) 00000011	CMP RA, RB	01011	X	XXXXXXX
(4) 00000100	JG 14	01111	X	00001110
(5) 00000101	LD RA, -1	00010	0	11111111
(6) 00000110	JMP 29	10011	X	00011101
(7) 00000111	LD RB, -1	00010	1	11111111
(8) 00001000	XOR RA, RB	01010	0	XXXXXXX
(9) 00001001	LD RB, 1	00010	1	0000001
(10) 00001010	ADD RA, RB	00101	0	XXXXXXXX
(11) 00001011	LD RB, 14	00010	1	00001110
(12) 00001100	SUB RA, RB	00110	0	XXXXXXX
(13) 00001101	JMP 29	10011	X	00011101
(14) 00001110	ST [10], RA	00100	X	00001010
(15) 00001111	LD RA, 0	00010	0	0000000
(16) 00010000	ST [11], RA	00100	X	00001011
(17) 00010001	LD RA, 3	00010	0	0000011
(18) 00010010	ST [5], RA	00100	X	00000101
(19) 00010011	LD RA, [11]	00011	0	00001011
(20) 00010100	LD RB, [10]	00011	1	00001010
(21) 00010101	ADD RA, RB	00101	0	XXXXXXX
(22) 00010110	ST [11], RA	00100	X	00001011
(23) 00010111	LD RA, [5]	00011	0	00000101
(24) 00011000	LD RB, 1	00010	1	0000001
(25) 00011001	SUB RA, RB	00110	0	XXXXXXX
(26) 00011010	JZ RA, 28	10001	Х	00011100
(27) 00011011	JMP 18	10011	X	00010010
(28) 00011100	LD RA, [11]	00011	0	00001011
(29) 00011101	STP RA	00001	X	XXXXXXX
(30) 00011110	JMP 30	10011	X	00011110

7.2 Simulação




IMAGEM 1 - PIN = 15




IMAGEM 2 - PIN= 10




IMAGEM 3 - PIN=0




IMAGEM 4 - PIN=9




IMAGEM 5 - PIN=-1




IMAGEM 6-PIN=-15

8. Anexo B

Motherboard

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; -- IMPORTAR BIBLIOTECAS --
ENTITY Motherboard IS
            Port ( clk : in STD_LOGIC;
PIN : in STD_LOGIC_VECTOR (7 downto 0);
                          reset : in STD_LOGIC;
POUT : out STD_LOGIC_VECTOR (7 downto 0));
 END Motherboard;
COMPONENT Processor IS
Port (clk: in S)
           POREST Processor IS

Port (clk: in STD_LOGIC;

PIN: in STD_LOGIC, VECTOR (7 downto 0);

reset: in STD_LOGIC;

opcode: IN STD_LOGIC VECTOR (4 downto 0);

SEL_R: in STD_LOGIC;

Constante: IN STD_LOGIC VECTOR (7 downto 0);

Dados_M: in STD_LOGIC_VECTOR (7 downto 0);

Endereco: OUT STD_LOGIC_VECTOR (7 downto 0);

WR: out STD_LOGIC;
                                   Operandol : INOUT STD_LOGIC_VECTOR (7 downto 0);
                            POUT : out STD_LOGIC_VECTOR (7 downto 0));
   -END COMPONENT;
COMPONENT InstructionsMemory IS
           PORENT InstructionsNemory IS

Port ( Endereco : in STD_LOGIC_VECTOR (7 downto 0);

opcode : out STD_LOGIC_VECTOR (4 downto 0);

SEL_R : out STD_LOGIC;

Constante : out STD_LOGIC_VECTOR (7 downto 0));
COMPONENT DataMemory IS

Port ( Operandol : in STD_LOGIC_VECTOR (7 downto 0);

WR : in STD_LOGIC;

clk : in STD_LOGIC;

Constante : in STD_LOGIC_VECTOR (7 downto 0);

Dados_M : out STD_LOGIC_VECTOR (7 downto 0));
  SIGNAL opcode : STD_LOGIC_VECTOR (4 DOWNTO 0);
SIGNAL SEL R : STD_LOGIC;
SIGNAL Constante : STD_LOGIC_VECTOR (7 DOWNTO 0);
SIGNAL Dados_M : STD_LOGIC_VECTOR (7 DOWNTO 0);
SIGNAL Endereco : STD_LOGIC_VECTOR (7 DOWNTO 0);
SIGNAL WR : STD_LOGIC;
SIGNAL Operandol : STD_LOGIC_VECTOR (7 DOWNTO 0);
                                        Processor PORT MAP (clk, PIN, reset, opcode, SEL_R, Constante, Dados_M, Endereco, WR, Operandol, POUT);
InstructionsMemory PORT MAP (Endereco, opcode, SEL_R, Constante);
DataMemory PORT MAP (Operandol, WR, clk, Constante, Dados_M);
   RAMD :
 END Struct:
```

Processador

```
LIBRARY IEEE;
21
              USE IEEE.STD_LOGIC_1164.ALL;
           ENTITY Processor IS
Port (clk: in
23
                   Port ( clk : in STD_LOGIC;
PIN : in STD_LOGIC_VECTOR (7 downto 0);
24
26
                              reset : in STD_LOGIC;
                              opcode : IN STD_LOGIC_VECTOR (4 downto 0);
                             SEL R : in STD_LOGIC;
Constante : IN STD_LOGIC_VECTOR (7 downto 0);
28
29
                              Dados_M : in STD_LOGIC_VECTOR (7 downto 0);
                              Endereco : OUT STD_LOGIC_VECTOR (7 downto 0);
31
22
                              WR : out STD_LOGIC;
33
34
                                  Operandol : INOUT STD LOGIC VECTOR (7 downto 0);
36
27
                             POUT : out STD_LOGIC_VECTOR (7 downto 0));
38
           END Processor;
39
41
           ARCHITECTURE Struct OF Processor IS
42
           component PeripheralsManager is
43
                    Port ( ESCR_P : in STD_LOGIC;
clk : in STD_LOGIC;
44
45
                              PIN: in STD_LOGIC_VECTOR (7 downto 0);
Operandol: in STD_LOGIC_VECTOR (7 downto 0);
Dados_IN: out STD_LOGIC_VECTOR (7 downto 0);
46
47
48
49
                              POUT : out STD_LOGIC_VECTOR (7 downto 0));
50
51
           component MultiplexerRegistos is
52
                    Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);
                             Dados M : in STD_LOGIC_VECTOR (7 downto 0);
Dados IN : in STD_LOGIC_VECTOR (7 downto 0);
Resultado : in STD_LOGIC_VECTOR (7 downto 0);
SEL_Data : in STD_LOGIC_VECTOR (1 downto 0);
Dados R : out STD_LOGIC_VECTOR (7 downto 0));
54
55
56
57
58
59
             -end component;
60
61
           component RegistoA is
Port (ESCR_R : in STD_LOGIC;
62
63
                              Dados_R : in STD_LOGIC_VECTOR (7 downto 0);
                             SEL R : in STD_LOGIC;
clk : in STD_LOGIC;
64
65
66
                              Operandol : out STD_LOGIC_VECTOR (7 downto 0));
67
68
           component RegistoB is
69
                   Port ( ESCR R : in STD_LOGIC;

Dados R : in STD_LOGIC_VECTOR (7 downto 0);
70
72
                              SEL_R : in STD_LOGIC;
                            clk : in STD_LOGIC;
Operando2 : out STD_LOGIC_VECTOR (7 downto 0));
73
74
75
             -end component;
           component ALogicUnit is
Port ( Operandol : i
77
                   Port ( Operandol : in STD_LOGIC_VECTOR (7 downto 0);
Operando2 : in STD_LOGIC_VECTOR (7 downto 0);
SEL_ALU : in STD_LOGIC_VECTOR (2 downto 0);
E_FLAG : out STD_LOGIC_VECTOR (4 downto 0);
78
79
80
                                                                                                  -- 3-Bits in each operation
81
82
                              Resultado : out STD_LOGIC_VECTOR (7 downto 0));
83
             -end component;
```

```
component RegistoFlags is
Port (E_FLAG : in 80
 85
                         Port ( E_FLAG : in STD_LOGIC_VECTOR (4 downto 0);
     clk : in STD_LOGIC;
 86
 88
                                    ESCR_FLAG : in STD_LOGIC;
                                    SEL FLAG : in STD_LOGIC_VECTOR (2 downto 0);
S_FLAG : out STD_LOGIC);
 89
 90
 91
                  end component;
 93
                  component ProgramCounter is
                        Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);
     ESCR_PC : in STD_LOGIC;
 94
 95
                                    clk : in STD_LOGIC;
 97
                                    reset : in STD_LOGIC;
 98
                                   Endereco : out STD_LOGIC_VECTOR (7 downto 0));
                -end component;
 99
100
               component MUXProgramCounter is
                        Port ( SEL_PC : in STD_LOGIC_VECTOR (2 downto 0);
S_FLAG : in STD_LOGIC;
                                         Output_NOR : IN STD_LOGIC;
                                   Output_NOR : IN STD_LOGIC;
Operandol : in STD_LOGIC_VECTOR (7 downto 0);
ESCR_PC : out STD_LOGIC);
105
106
                 -end component;
               COMPONENT Porta_NOR IS
PORT ( Operandol: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
109
                                           Output_NOR : out STD_LOGIC);
                -END COMPONENT -
113
               component ROMDecoder is
Port (opcode : :-
114
115
                         Port ( opcode : in STD_LOGIC_VECTOR (4 downto 0);
                                    SEL PC : out STD_LOGIC_VECTOR (2 downto 0);

SEL_FLAG : out STD_LOGIC_VECTOR (2 downto 0);

ESCR_FLAG : out STD_LOGIC;
116
117
118
                                     SEL_ALU : out STD_LOGIC_VECTOR (2 downto 0);
120
                                    ESCR_R : out STD_LOGIC;
                                   SEL Data : out STD_LOGIC_VECTOR (1 downto 0);
ESCR_P : out STD_LOGIC;
WR : out STD_LOGIC);
122
124
125
                  SIGNAL ESCR P : STD LOGIC:
126
                   SIGNAL Dados_IN : STD_LOGIC_VECTOR (7 DOWNTO 0);
127
                   SIGNAL Resultado : STD_LOGIC_VECTOR (7 DOWNTO 0);
                   SIGNAL SEL_Data : STD_LOGIC_VECTOR (1 DOWNTO 0);
                  SIGNAL Dados R : STD LOGIC VECTOR (7 DOWNTO 0);
SIGNAL ESCR R : STD LOGIC;
130
131
                   SIGNAL Operando2 : STD_LOGIC_VECTOR (7 DOWNTO 0);
                   SIGNAL E_FLAG : STD_LOGIC_VECTOR (4 DOWNTO 0);
133
134
                   SIGNAL SEL_ALU : STD_LOGIC_VECTOR (2 DOWNTO 0);
                  SIGNAL ESCR_PC : STD_LOGIC;
SIGNAL SEL_FLAG : STD_LOGIC_VECTOR (2 DOWNTO 0);
135
136
                   SIGNAL S_FLAG : STD_LOGIC;
138
                   SIGNAL Output_NOR : STD_LOGIC;
                  SIGNAL SEL PC : STD LOGIC VECTOR (2 DOWNTO 0);
SIGNAL ESCR FLAG : STD LOGIC;
140
141
 142
143
144
145
               BEGIN
               -- ASSEMBLING EACH COMPONENT --
                                                            PORT MAP (ESCR_P, clk, PIN, Operandol, Dados_IN, POUT);

PORT MAP (Constante, Dados_M, Dados_IN, Resultado, SEL_Data, Dados_R);

PORT MAP (ESCR_R, Dados_R, SEL_R, clk, Operandol);

PORT MAP (ESCR_R, Dados_R, SEL_R, clk, Operandol);

PORT MAP (Operandol, Operandol, SEL_ALU, E_FLAG, Resultado);

PORT MAP (Constante, ESCR_FCA, SEL_FLAG, SFLAG);

PORT MAP (Constante, ESCR_FC, clk, reset, Endereco);

PORT MAP (SEL_FC, S_FLAG, Output_NOR, Operandol, ESCR_FC);

PORT MAP (SEL_FC, S_FLAG, Output_NOR);

PORT MAP (Operandol, Output_NOR);

PORT MAP (operandol, SEL_FC, SEL_FLAG, SEL_ALU, ESCR_R, SEL_Data, ESCR_F, WR);
               Peripherals : PeripheralsManager
MuxRegistos : MultiplexerRegistos
REGA : RegistoA
REGB : RegistoB
 146
147
148
149
150
               REGA
REGB
LogicUnit
                                 ALogicUnit
                                 RegistoFlags
               RegFlags
               PCounter
                                 ProgramCounter
MUXProgramCounter
               MUXPC
               NOR_GATE
ROMD
                                  : Porta_NOR
: ROMDecoder
               -- #
             END Struct
```

Gestor de Periféricos

```
<del>+</del>-----
                       _____
20
       library IEEE;
21
       use IEEE.STD LOGIC 1164.ALL;
22
     entity PeripheralsManager is
Port ( ESCR_P : in STD_1
23
24
          Port ( ESCR P : in STD LOGIC;
                  PIN : in STD_LOGIC_VECTOR (7 downto 0);
clk : in STD_LOGIC;
25
26
27
                     Operando1 : in STD_LOGIC_VECTOR (7 downto 0);
28
                     Dados_IN : out STD_LOGIC_VECTOR (7 downto 0);
                  POUT : out STD LOGIC VECTOR (7 downto 0));
29
30
     end PeripheralsManager;
31
32
     architecture Behavioral of PeripheralsManager is
33
34
     begin
35
           process (ESCR P, PIN, clk, Operando1)
36
           begin
37
38
               if ESCR P = '0' then
39
               Dados IN <= PIN;
40
               end if;
41
42
               if rising edge (clk) then
43
                   if ESCR P = '1' then
44
                      POUT <= Operando1;
45
                   end if;
46
               end if;
47
48
           end process;
49
50
     end Behavioral:
51
52
```

Multiplexer Registos

```
USE IEEE.STD LOGIC 1164.ALL;
22
23
24
25
        ENTITY MultiplexerRegistos IS

Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);

Dados_M : in STD_LOGIC_VECTOR (7 downto 0);

Dados_IN : in STD_LOGIC_VECTOR (7 downto 0);

Resultado : in STD_LOGIC_VECTOR (7 downto 0);

SEL_Data : in STD_LOGIC_VECTOR (1 downto 0);

Dados_R : out STD_LOGIC_VECTOR (7 downto 0);

END MultiplexerRegistos;
26
27
28
29
30
32
33
34
         ARCHITECTURE Behavioral OF MultiplexerRegistos IS
         BEGIN
35
                    PROCESS(Constante, Dados_M, Dados_IN, Resultado, SEL_Data) -- Inicia o Processo do MUX R
36
                    BEGIN
37
38
39
                           CASE SEL_Data IS
40
                                                 "00"
                                                              => Dados_R <= Resultado;
                                                "01"
"10"
"11"
                                                             => Dados_R <= Dados_IN;
=> Dados_R <= Dados_M;
=> Dados_R <= Constante;
                                  WHEN
42
                                  WHEN
43
                                  WHEN
45
                                  WHEN OTHERS => Dados R <= "XXXXXXXXX";
47
                           END CASE;
48
49
50
                    END PROCESS;
           END Behavioral;
```

Registo A

```
library IEEE;
21
      use IEEE.STD LOGIC 1164.ALL;
22
    entity RegistoA is
Port (ESCR_R:
23
        24
25
                 SEL R : in STD LOGIC;
26
                clk : in STD_LOGIC;
27
28
                Operando1 : out STD_LOGIC_VECTOR (7 downto 0));
    end RegistoA;
29
30
31
    architecture Behavioral of RegistoA is
32
    BEGIN
33
34
          PROCESS (ESCR R, Dados R, SEL R, clk)
35
          Variable registo1 : STD LOGIC VECTOR (7 downto 0);
36
          BEGIN
37
             IF ESCR R = '0' THEN
38
              --Operandol <= registol;
39
              ELSE
                  IF RISING_EDGE (clk) THEN
40
                     IF SEL_R = '0' THEN
41
42
                        registol := Dados R;
43
                     END IF;
44
                 END IF;
45
              END IF;
46
          Operando1 <= registo1;
47
          END PROCESS;
48
    END Behavioral;
49
50
51
```

Registo B

```
1
20
      library IEEE;
21
     use IEEE.STD_LOGIC_1164.ALL;
22
    Port ( ESCR_R :
23
24
       Port ( ESCR_R : in STD_LOGIC;
25
                Dados_R : in STD_LOGIC_VECTOR (7 downto 0);
26
                SEL_R : in STD_LOGIC;
27
                clk : in STD LOGIC;
28
                Operando2 : out STD LOGIC VECTOR (7 downto 0));
29
     END RegistoB;
    ARCHITECTURE Behavioral OF RegistoB IS
31
32
    BEGIN
33
34
35
          PROCESS (ESCR R, Dados R, SEL R, clk)
          Variable registo2 : STD LOGIC VECTOR (7 downto 0);
36
          BEGIN
37
    中上里昌
             IF ESCR R = '0' THEN
39
             --Operando2 <= registo2;
40
             ELSE
                 IF RISING EDGE (clk) THEN
41
                    IF SEL R = '1' THEN
42
43
                     registo2 := Dados R;
44
                    END IF;
45
                 END IF;
46
             END IF;
47
         Operando2 <= registo2;
48
         END PROCESS;
49
50
51
    END Behavioral;
52
53
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                   use IEEE.STD_LOGIC_SIGNED.ALL;
22
              entity ALogicUnit is
Port ( Operandol
24
25
                     Port ( Operandol : in STD_LOGIC_VECTOR (7 downto 0);

Operando2 : in STD_LOGIC_VECTOR (7 downto 0);

SEL_ALU : in STD_LOGIC_VECTOR (2 downto 0);

E_FIAG : out STD_LOGIC_VECTOR (4 downto 0);

Resultado : out STD_LOGIC_VECTOR (7 downto 0));
26
27
28
                                                                                                                           -- 3-Bits in each operation
29
30
               end ALogicUnit;
31
              architecture Behavioral of ALogicUnit is
32
33
34
35
36
              | begin
                         process(Operandol,Operando2,SEL_ALU)
variable vetor: STD_LOGIC_VECTOR (7 downto 0);
37
38
                                 c<mark>ase SEL_ALU is -- sinal de selecção da ALU que determina os casos de todas as operações executadas na ALU</mark>
39
40

        when
        "000"
        => vetor
        := Operandol
        + Operand

        when
        "001"
        => vetor
        := Operandol
        - Operand

        when
        "010"
        => vetor
        := Operandol
        AND
        Operandol

        when
        "011"
        => vetor
        := Operandol
        NDR
        Operandol

        when
        "100"
        => vetor
        := Operandol
        NOR
        Operandol

        when
        "101"
        => vetor
        := Operandol
        NOR
        Operandol

                                                                                                                    Operando2;
41
42
                                                                                                                    Operando2;
Operando2;
43
44
45
46
47
48
                                                                                                                    Operando2;
                                                                                                               Operando2;
                                        WHEN "110" => IF (Operando1 < Operando2)
                                                                                 then E_FLAG(0) <= '1';
              中中
49
50
51
                                                                          E_FLAG(0) <= '0';
53
54
55
56
57
58
59
                                                                          IF (Operandol <= Operandol)</pre>
              中中
                                                                                 then 
E_FLAG(1) <= '1';
                                                                          E_FLAG(1) <= '0';
60
61
                                                                          IF (Operando1 = Operando2)
              then E_FLAG(2) <= '1';
62
63
64
65
66
67
70
71
72
73
74
75
76
77
                                                                          IF (Operando1 > Operando2)
              中中
                                                                                 then 
E_FLAG(3) <= '1';
                                                                          E_FLAG(3) <= '0';
                                                                           IF (Operandol <= Operando2)</pre>
                                                                                 then E_FLAG(4) <= '1';
                                                                        E_FLAG(4) <= '0';
80
81
                                                                                 := (others => '0');
                                        when others => vetor
82
83
                                 end case:
                                 Resultado <= vetor; -- Atribuição da variável à saída Resultado
84
                          end process;
```

Registo de Flags

```
20
           library IEEE;
           use IEEE.STD_LOGIC_1164.ALL;
21
22
23
24
25
       entity RegistoFlags is

Port ( E_FLAG : in STD_LOGIC_VECTOR (4 downto 0);

clk : in STD_LOGIC;

ESCR_FLAG : in STD_LOGIC;

SEL_FLAG : in STD_LOGIC_VECTOR (2 downto 0);

S_FLAG : out STD_LOGIC);
26
27
28
29
30
         end RegistoFlags;
       architecture Behavioral of RegistoFlags is
                process(E_FLAG, clk, ESCR_FLAG, SEL_FLAG)
Variable VAR_E_FLAG : STD_LOGIC_VECTOR(4 DOWNTO 0);
34
36
                 BEGIN
37
                 IF RISING_EDGE (CLK) THEN

IF ESCR_FLAG = '1' THEN
38
                                                                      -- Transição Ascendente do Ciclo de Relógio
39
                                                                      -- Se a Flag de Escrita estiver ativa
40
                                                                      -- Atribuímos uma variável à FLAG
                             VAR_E_FLAG := E_FLAG;
41
42
43
                       END IF:
44
45
                 END IF;
46
                       CASE SEL FLAG IS
47
                                                                              -- FLAG de Seleção que determina cada caso
48
                             WHEN "000" => S FLAG <= VAR E FLAG(0);
WHEN "001" => S FLAG <= VAR E FLAG(1);
WHEN "010" => S FLAG <= VAR E FLAG(2);
WHEN "011" => S FLAG <= VAR E FLAG(3);
WHEN "100" => S FLAG <= VAR E FLAG(4);</pre>
49
                                                                                                -- Operação (< )
                                                                                               -- Operação (<=)
                                                                                               -- Operação (= )
                                                                                               -- Operação (> )
53
                                                                                                -- Operação (>=)
                             WHEN OTHERS => S_FLAG <= 'X';
54
55
                                                                                                            -- Restantes Casos ..
56
                       END CASE;
                 END PROCESS;
60
         END Behavioral;
61
```

```
PC
     <u>+</u>-----
         library IEEE;
 21
        use IEEE.STD_LOGIC_1164.ALL;
 22
 23
        use IEEE.STD LOGIC UNSIGNED.ALL;
 24
      entity ProgramCounter is
Port ( Constante : ir
 25
          Port ( Constante : in STD LOGIC VECTOR (7 downto 0);
 26
                    ESCR PC : in STD LOGIC;
 27
                    clk : in STD LOGIC;
 28
 29
                    reset : in STD LOGIC;
 30
                    Endereco : out STD LOGIC VECTOR (7 downto 0));
 31
       Lend ProgramCounter;
 32
 33
      architecture Behavioral of ProgramCounter is
 34
      | begin
 35
 36
            PROCESS (Constante, ESCR PC, clk, reset)
 37
             variable conta : STD LOGIC VECTOR (7 downto 0);
 38
            begin
 39
             if rising_edge (clk) then
 40
                if reset = '0' then
 41
                     if ESCR PC = '0' then
 42
 43
                        conta := conta + 1;
 44
 4.5
                         conta := Constante;
 46
                     end if;
 47
                 else
                     conta := "00000000":
 48
                 end if;
 49
             end if;
 50
 51
 52
            Endereco <= conta;</pre>
 53
             end process;
 54
 55
       end Behavioral;
 56
 57
```

Multiplexer PC

```
library IEEE;
use IEEE.STD_LOGIC_[164.ALL;)

asnity MUXProgramCounter is

Port (SEL_PC: in std_LOGIC_)

Operandol: in STD_LOGIC_)

and MUXProgramCounter;

architecture Behavioral of MUXProgramCounter is

begin

process(SEL_PC, S_FLAG, Operandol)

begin

case SEL_PC is

when "000" >> ESCR_PC <= S_FLAG;

when "000" >> ESCR_PC <= S_FLAG;

when "001" >> ESCR_PC <= "X";

when others >> ESCR_PC <= "X";

end case;

end process;

end Behavioral;
```

Porta NOR

ROM

Memória de Instruções

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
end InstructionsMemory;
      - begin
          PROCESS (Endereco)
               TYPE Memory IS ARRAY (0 TO 255) OF SID_LOGIC_VECTOR (12 DOWNTO 0);
Vaxiable Address_Memory: Memory;
                                                                           -- DIMENSÃO de 14-Bits :

-- opcode - 5-Bits

-- SEL_R - 1-

| -- Constante - 8-Bits
                                                                                                                    - 1-Bit
                               -- Todos os casos dos endereços em 8-Bits Binary
         -- ENDEREÇO -- INSTRUÇÃO
                                                                                  -- DESCRIÇÃO de cada Instrução
                      -- LD RB, 10
                                                <= "00010";
SEL_R <= '1';
Constante <= "00001010";</pre>
                                                                           -- LDP Ri, Constante


-- RB -> SEL_R = '1'

-- 10 -> 1010
                       - LDP RA
                                                <= "00000";
SEL_R <= '0';
Constante <= "XXXXXXXXX";</pre>
                                                                           -- LDP Ri

-- RA -> SEL_R = '0'

-- Não existe Constante
                      WHEN "00000001"
                       - JN RA, 7
                                                -- JN RA, Constante
-- RA -> SEL_R = '0'
-- 7 -> 111
                      WHEN "00000010"
                                                -- LD RA, -1
                                                -- ЛИР 29
                                                <= "10011"; -- JMP Constante

SEL_R <= 'X'; -- N\u00e3o existe Registos nesta instruç\u00e3o
Constante <= "00011101"; -- 29 -> 11101
                       -- LD RB, -1
                                                         "00010";
```





Memória de Dados

```
library IEEE;
21
      use IEEE.STD_LOGIC_1164.ALL;
22
23
      USE IEEE.NUMERIC_STD.ALL;
                                      -- To declare TO_INTEGER
24
    ENTITY DataMemory IS

Port ( Operando1 : in STD_LOGIC_VECTOR (7 downto 0);
25
26
27
                 WR : in STD LOGIC;
28
                 clk : in STD_LOGIC;
                 Constante : in STD_LOGIC_VECTOR (7 downto 0);
29
                 Dados_M : out STD_LOGIC_VECTOR (7 downto 0));
     END DataMemory;
31
33
    ARCHITECTURE Behavioral OF DataMemory IS
34
35
     BEGIN
36
          PROCESS (Operandol, WR, clk, Constante)
37
38
           -- Cria um array de 256 bits
          TYPE Memory IS ARRAY (0 TO 255) OF STD_LOGIC_VECTOR (7 DOWNTO 0);
39
40
          Variable AMemory : Memory;
41
          BEGIN
42
              IF WR = '0' THEN
43
44
                  Dados_M <= AMemory(TO_INTEGER(unsigned(Constante)));</pre>
45
                  IF RISING_EDGE(clk) THEN
46
47
                      AMemory(TO_INTEGER(unsigned(Constante))) := Operando1;
                  END IF;
48
49
              END IF;
50
          END PROCESS;
51
52
53
    END Behavioral;
54
55
```