




UNIVERSIDADE da MADEIRA

Faculdade de Ciências Exatas e da Engenharia
Licenciatura em Engenharia Informática
Arquitetura de Computadores



DOCENTES:

Dionísio Barros

Sofia Inácio

Pedro Camacho

Dino Vasconcelos

DISCENTES:

Bjorn André Costa Foss nº2048319

Joana Andrade Azevedo nº2076220

Conteúdo

1. INTRODUÇÃO.....	2
2. OBJETIVOS	2
3. DESENVOLVIMENTO.....	2
3.1 <i>Processador</i>	2
3.1.1 Contador de programa (PC)	2
3.1.2 MUX PC	2
3.1.3 Registo A e B	3
3.1.4 MUX R	3
3.1.5 ALU.....	3
3.1.6 Registo de Flags	3
3.1.7 Gestor de Periféricos	3
3.1.8 ROM de decodificação	4
3.2 <i>Memória de Instruções</i>	4
3.3 <i>Memória de Dados</i>	4
4. DISCUSSÃO DE RESULTADO	4
PIN <-13	4
PIN <0 e >= -13.....	4
PIN >=0 e <=10.....	4
PIN >10	4
5. CONCLUSÃO	5
6. BIBLIOGRAFIA	5
7. ANEXO A	6
7.1 <i>Tabela das instruções de teste</i>	6
7.2 <i>Simulação</i>	7
8. ANEXO B	10
Motherboard	10
Processador	11
Gestor de Periféricos	13
Multiplexer Registos.....	14
Registo A.....	15
Registo B.....	16
ALU	17
Registo de Flags	18
PC.....	19
Multiplexer PC	19
Porta NOR.....	20
ROM.....	20
Memória de Instruções.....	21
Memória de Dados	24

1. Introdução

No ambiente da cadeira Arquitetura de Computadores, foi proposto a realização de um projeto que consiste no desenvolvimento e implementação de um processador. A ferramenta utilizada para desenvolver o projeto é o ISE da Xilinx.

A placa-mãe é composta pela memória de instruções, a memória de dados e o processador, este que é constituído por diversos módulos.

Este processador é capaz de realizar operações lógicas, tais como AND, OR, NOR e XOR, operações aritméticas, soma e subtração, e operações de comparação. A memória de instrução armazena as instruções do programa a ser executado. A memória de dados guarda os dados presentes no sinal de entrada.

2. Objetivos

Este projeto tem como objetivo aprender a criar um processador, que utiliza um conjunto de instruções apresentadas na tabela do Anexo A. Essas instruções serão posteriormente implementadas em VHDL e produzirão saídas diferentes com base nas entradas inseridas.

Além disso, o projeto visa alcançar outros objetivos: desenvolver habilidades de programação em VHDL e consolidar os conhecimentos adquiridos sobre o funcionamento de um PEPE-8 durante as aulas.

3. Desenvolvimento

A placa-mãe é composta por 3 elementos fundamentais:

- Memória de instruções
- Memória de dados
- Processador

3.1 Processador

3.1.1 CONTADOR DE PROGRAMA (PC)

O contador de programa indica qual é a próxima instrução a ser executada pelo processador. A cada ciclo do clk, ele envia um sinal de endereço de 8 bits para a memória de instruções. Se a entrada "ESCR_PC" for 0, o PC seguirá a sequência normal de execução. Se for 1, o processador salta para o endereço de instrução indicado pela entrada "Constante" de 8 bits. A entrada "Reset" permite reiniciar a execução do programa do início.

3.1.2 MUX PC

O multiplexer do PC tem como entrada o SEL_PC, de 3 bits que indica qual dos valores de entrada deve sair na saída e como saída o ESCR_PC, de um bit. O MUX_PC indica se o contador de programa deve efetuar um salto ou incrementar o contador.

O MUX_PC têm 5 saídas possíveis: SEL_PC =>000 - S_FLAG; SEL_PC =>001 – Operação NOR; SEL_PC =>010 – Operando (7); SEL_PC =>011 – ‘0’; SEL_PC =>100 – ‘1’.

3.1.3 REGISTO A E B

Os registos A e B, ambos tem como entrada o sinal ESCR_R, 1 bit, o sinal SEL_R, 1 bit, Dados_R, 8 bits e o sinal clk, 1 bit. O registo A tem como saída o Operando 1 e o registo B tem como saída o Operando 2. Quando o SEL_R está a ‘0’, escolhe o registo A a ser escrito e quando está a ‘1’ é registo B. Ambos os registos continuam a fazer leituras, além da escrita.

3.1.4 MUX R

O multiplexer de registos possui como entradas o Resultado, os Dados_IN, os Dados_M e a Constante, ambos com 8 bits e o SEL_Data, de 2 bits. A sua saída é os Dados_R, de 8 bits. O sinal SEL_Data seleciona qual dos 4 sinais de entrada de 8 bits referidos será encaminhado para o sinal de saída.

3.1.5 ALU

A unidade aritmética e lógica é responsável pelas operações aritméticas(soma e subtração), operações lógicas(AND, OR, NOR e XOR) e operações de comparação(maior, maior ou igual, igual, maior, maior ou igual) de um processador.

O Operando 1 e Operando 2, ambos de 8 bits, e o sinal SEL_ALU, 3 bits, são sinais de entrada. O Resultado, 8 bits, e o E_FLAG, de 5 bits, são as saídas do ALU. A Saída E_FLAG será atualizada apenas quando é executada uma comparação, Quando o SEL_ALU = 110 o bit do E_FLAG representa uma comparação: E_FLAG(0) => menor; E_FLAG(1) => menor ou igual; E_FLAG(2) => igual; E_FLAG(3) => maior; E_FLAG(4) => maior ou igual;

3.1.6 REGISTO DE FLAGS

Guarda o valor do sinal de entrada do E_FLAG, 5 bits, quando o sinal de relógio (clk) estiver na transição ascendente e quando o sinal de entrada ESCR_FLAG, de 1 bit, estiver a ‘1’. Os registos de Flags pode ser: SEL_FLAG => 000 – bit 0 do registo (<); SEL_FLAG => 001 – bit 1 do registo (<=); SEL_FLAG => 010 – bit 2 do registo (=); SEL_FLAG => 011 – bit 3 do registo (>); SEL_FLAG => 100 – bit 4 do registo (>=);

3.1.7 GESTOR DE PERIFÉRICOS

Permite a comunicação entre o processador e o exterior. O gestor de periféricos permite a utilizador inserir dados para depois serem realizadas as operações com os mesmos. Tem como sinais de entrada, o ESCR_P, 1 bit, o PIN, 8 bits, o clk e o Operando 1, 8 bits. E como saída tem os Dados_IN e o POUT, ambos com 8 bits.

Se o ESCR_P está a ‘0’ então escreve o PIN nos Dados_IN. Se o clk estiver na transição ascendente e se ESCR_P a ‘1’, então o Operando 1 escreve no POUT.

3.1.8 ROM DE DESCODIFICAÇÃO

O ROM tem com entrada o sinal opcode, de 5 bits, e como saída os seguintes sinais: SEL_PC, 3 bits, SEL_FLAG, 3 bits, ESCR_FLAG, 1 bit, SEL_ALU, 3 bits, ESCR_R, 1 bit, SEL_DATA, 2 bits, ESCR_P, 1 bit, e WR, 1 bit.

O ROM é responsável por atribuir valores aos sinais de controlo.

3.2 Memória de Instruções

A memória de instruções é o local onde as instruções do programa a ser executadas estão armazenadas. Tem uma dimensão de 14 bits, esta endereçada pelo sinal de Endereco, 8 bits, e a sua saída o sinal opcode, de 5 bits, o SEL_R, 1 bit e o sinal de constante de 8 bits.

3.3 Memória de Dados

A memória de Dados, ou RAM, permite guardar os dados do sinal de entrada Operando 1, quando o WR estiver a '1' e clk na transição ascende na posição de memória indicada pelo sinal de entrada Constante, ou seja, quando o opcode for '00100'. Quando o WR estiver a '0' é realizada apenas uma leitura à posição de memória indicada pelo sinal Constante, sendo esse valor atribuído ao sinal de saída Dados_M, 8 bits.

4. Discussão de resultado

O processador, de acordo com o PIN, reset, o clock e as instruções da memória de instruções, vai realizar várias operações que resultarão em diferentes valores de POUT. As instruções utilizadas neste programa são listadas no anexo A e foram projetadas para produzir os seguintes resultados:

PIN < -13

Se o valor de PIN for menor que -13, o valor de POUT são positivos. No caso do PIN = -15 o valor de POUT=1. Tal pode ser confirmado com a imagem 6 do anexo A em 7.2.

PIN < 0 e >= -13

Quando o PIN é menor que 0 o valor do POUT é sempre negativo. Quando colocamos PIN = -1 o POUT = -13. Tal pode ser confirmado com a imagem 5 do anexo A em 7.2.

PIN >= 0 e <= 10

Quando o valor do PIN é maior ou igual a 0 e menor ou igual a 10, o valor do POUT é sempre -1. Podemos confirmar este valor com as imagens 2, 3 e 4 do anexo A em 7.2.

PIN > 10

Se o valor de PIN for maior que 10, o valor de POUT será o triplo do PIN (POUT= 3*PIN). No caso do PIN = 15 o valor de POUT=45(15*3). Tal pode ser confirmado com a imagem 1 do anexo A em 7.2.

5. Conclusão

Podemos concluir que os objetivos requisitados foram alcançados, pelo que podemos afirmar que a implementação do processador foi um sucesso, pois realiza as instruções pedidas.

A realização deste projeto foi muito útil, pois adquiriu-se mais conhecimento sobre o funcionamento de um processador e como implementá-lo no software de desenvolvimento ISE da Xilinx usando a linguagem VHDL.

6. Bibliografia

[1] J. Delgado e C. Ribeiro, Arquitetura de Computadores, FCA, 2014.

7. Anexo A

7.1 Tabela das instruções de teste

Endereço	Instrução - assembly	Instrução – código máquina		
		opcode	Sel_R	Constante
(0) 00000000	LD RB, 10	000101	1	00001010
(1) 00000001	LDP RA	00000	0	XXXXXXXX
(2) 00000010	JN RA, 7	10010	X	00000111
(3) 00000011	CMP RA, RB	01011	X	XXXXXXXX
(4) 00000100	JG 14	01111	X	00001110
(5) 00000101	LD RA, -1	00010	0	11111111
(6) 00000110	JMP 29	10011	X	00011101
(7) 00000111	LD RB, -1	00010	1	11111111
(8) 00001000	XOR RA, RB	01010	0	XXXXXXXX
(9) 00001001	LD RB, 1	00010	1	00000001
(10) 00001010	ADD RA, RB	00101	0	XXXXXXXX
(11) 00001011	LD RB, 14	00010	1	00001110
(12) 00001100	SUB RA, RB	00110	0	XXXXXXXX
(13) 00001101	JMP 29	10011	X	00011101
(14) 00001110	ST [10], RA	00100	X	00001010
(15) 00001111	LD RA, 0	00010	0	00000000
(16) 00010000	ST [11], RA	00100	X	00001011
(17) 00010001	LD RA, 3	00010	0	00000011
(18) 00010010	ST [5], RA	00100	X	00000101
(19) 00010011	LD RA, [11]	00011	0	00001011
(20) 00010100	LD RB, [10]	00011	1	00001010
(21) 00010101	ADD RA, RB	00101	0	XXXXXXXX
(22) 00010110	ST [11], RA	00100	X	00001011
(23) 00010111	LD RA, [5]	00011	0	00000101
(24) 00011000	LD RB, 1	00010	1	00000001
(25) 00011001	SUB RA, RB	00110	0	XXXXXXXX
(26) 00011010	JZ RA, 28	10001	X	00011100
(27) 00011011	JMP 18	10011	X	00010010
(28) 00011100	LD RA, [11]	00011	0	00001011
(29) 00011101	STP RA	00001	X	XXXXXXXX
(30) 00011110	JMP 30	10011	X	00011110

7.2 Simulação




IMAGEM 1 - PIN = 15




IMAGEM 2 - PIN= 10




IMAGE 3 - PIN=0




IMAGE 4 - PIN= 9




IMAGE 5 - PIN=-1




IMAGEM 6-PIN=-15

8. Anexo B

Motherboard

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;    -- IMPORTAR BIBLIOTECAS --

ENTITY Motherboard IS
    Port ( clk : in  STD_LOGIC;
           PIN : in  STD_LOGIC_VECTOR (7 downto 0);
           reset : in  STD_LOGIC;
           POUT : out STD_LOGIC_VECTOR (7 downto 0));
END Motherboard;

ARCHITECTURE Struct OF Motherboard IS

    COMPONENT Processor IS
        Port ( clk : in  STD_LOGIC;
              PIN : in  STD_LOGIC_VECTOR (7 downto 0);
              reset : in  STD_LOGIC;
              opcode : IN  STD_LOGIC_VECTOR (4 downto 0);
              SEL_R : in  STD_LOGIC;
              Constante : IN STD_LOGIC_VECTOR (7 downto 0);
              Datos_M : in  STD_LOGIC_VECTOR (7 downto 0);
              Endereco : OUT STD_LOGIC_VECTOR (7 downto 0);
              WR : out  STD_LOGIC;

              Operandol : INOUT STD_LOGIC_VECTOR (7 downto 0);
              -----
              POUT : out  STD_LOGIC_VECTOR (7 downto 0));
    END COMPONENT;

    COMPONENT InstructionsMemory IS
        Port ( Endereco : in  STD_LOGIC_VECTOR (7 downto 0);
              opcode : out  STD_LOGIC_VECTOR (4 downto 0);
              SEL_R : out  STD_LOGIC;
              Constante : out STD_LOGIC_VECTOR (7 downto 0));
    END COMPONENT;

    COMPONENT DataMemory IS
        Port ( Operandol : in  STD_LOGIC_VECTOR (7 downto 0);
              WR : in  STD_LOGIC;
              clk : in  STD_LOGIC;
              Constante : in  STD_LOGIC_VECTOR (7 downto 0);
              Datos_M : out  STD_LOGIC_VECTOR (7 downto 0));
    END COMPONENT;

    SIGNAL opcode : STD_LOGIC_VECTOR (4 DOWNTO 0);
    SIGNAL SEL_R : STD_LOGIC;
    SIGNAL Constante : STD_LOGIC_VECTOR (7 DOWNTO 0);
    SIGNAL Datos_M : STD_LOGIC_VECTOR (7 DOWNTO 0);
    SIGNAL Endereco : STD_LOGIC_VECTOR (7 DOWNTO 0);
    SIGNAL WR : STD_LOGIC;
    SIGNAL Operandol : STD_LOGIC_VECTOR (7 DOWNTO 0);

    BEGIN

    Procesador : Processor          PORT MAP (clk, PIN, reset, opcode, SEL_R, Constante, Datos_M, Endereco, WR, Operandol, POUT);
    IMEM : InstructionsMemory PORT MAP (Endereco, opcode, SEL_R, Constante);
    RAMD : DataMemory          PORT MAP (Operandol, WR, clk, Constante, Datos_M);

END Struct;
```

Processador

```

1  LIBRARY IEEE;
20  USE IEEE.STD_LOGIC_1164.ALL;
21
22
23  ENTITY Processor IS
24  Port ( clk : in  STD_LOGIC;
25        PIN : in  STD_LOGIC_VECTOR (7 downto 0);
26        reset : in  STD_LOGIC;
27        opcode : IN STD_LOGIC_VECTOR (4 downto 0);
28        SEL_R : in  STD_LOGIC;
29        Constante : IN STD_LOGIC_VECTOR (7 downto 0);
30        Dados_M : in  STD_LOGIC_VECTOR (7 downto 0);
31        Endereco : OUT STD_LOGIC_VECTOR (7 downto 0);
32        WR : out  STD_LOGIC;
33
34        Operandol : INOUT STD_LOGIC_VECTOR (7 downto 0);
35
36        -----
37
38        POUT : out  STD_LOGIC_VECTOR (7 downto 0));
39  END Processor;
40
41  ARCHITECTURE Struct OF Processor IS
42
43  component PeripheralsManager is
44  Port ( ESCR_P : in  STD_LOGIC;
45        clk : in  STD_LOGIC;
46        PIN : in  STD_LOGIC_VECTOR (7 downto 0);
47        Operandol : in STD_LOGIC_VECTOR (7 downto 0);
48        Dados_IN : out STD_LOGIC_VECTOR (7 downto 0);
49        POUT : out  STD_LOGIC_VECTOR (7 downto 0));
50  end component;
51
52  component MultiplexerRegistos is
53  Port ( Constante : in  STD_LOGIC_VECTOR (7 downto 0);
54        Dados_M : in  STD_LOGIC_VECTOR (7 downto 0);
55        Dados_IN : in  STD_LOGIC_VECTOR (7 downto 0);
56        Resultado : in  STD_LOGIC_VECTOR (7 downto 0);
57        SEL_Data : in  STD_LOGIC_VECTOR (1 downto 0);
58        Dados_R : out  STD_LOGIC_VECTOR (7 downto 0));
59  end component;
60
61  component RegistoA is
62  Port ( ESCR_R : in  STD_LOGIC;
63        Dados_R : in  STD_LOGIC_VECTOR (7 downto 0);
64        SEL_R : in  STD_LOGIC;
65        clk : in  STD_LOGIC;
66        Operandol : out  STD_LOGIC_VECTOR (7 downto 0));
67  end component;
68
69  component RegistoB is
70  Port ( ESCR_R : in  STD_LOGIC;
71        Dados_R : in  STD_LOGIC_VECTOR (7 downto 0);
72        SEL_R : in  STD_LOGIC;
73        clk : in  STD_LOGIC;
74        Operando2 : out  STD_LOGIC_VECTOR (7 downto 0));
75  end component;
76
77  component ALogicUnit is
78  Port ( Operandol : in  STD_LOGIC_VECTOR (7 downto 0);
79        Operando2 : in  STD_LOGIC_VECTOR (7 downto 0);
80        SEL_ALU : in  STD_LOGIC_VECTOR (2 downto 0);      -- 3-Bits in each operation
81        E_FLAG : out  STD_LOGIC_VECTOR (4 downto 0);
82        Resultado : out  STD_LOGIC_VECTOR (7 downto 0));
83  end component;

```

```

141 component RegistoFlags is
142     Port ( E_FLAG : in STD_LOGIC_VECTOR (4 downto 0);
143           clk : in STD_LOGIC;
144           ESCR_FLAG : in STD_LOGIC;
145           SEL_FLAG : in STD_LOGIC_VECTOR (2 downto 0);
146           S_FLAG : out STD_LOGIC);
147 end component;
148
149 component ProgramCounter is
150     Port ( Constante : in STD_LOGIC_VECTOR (7 downto 0);
151           ESCR_PC : in STD_LOGIC;
152           clk : in STD_LOGIC;
153           reset : in STD_LOGIC;
154           Endereco : out STD_LOGIC_VECTOR (7 downto 0));
155 end component;
156
157 component MUXProgramCounter is
158     Port ( SEL_PC : in STD_LOGIC_VECTOR (2 downto 0);
159           S_FLAG : in STD_LOGIC;
160           Output_NOR : in STD_LOGIC;
161           Operandol : in STD_LOGIC_VECTOR (7 downto 0);
162           ESCR_PC : out STD_LOGIC);
163 end component;
164
165 COMPONENT Porta_NOR IS
166     PORT ( Operandol : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
167           Output_NOR : out STD_LOGIC);
168 END COMPONENT;
169
170 component ROMDecoder is
171     Port ( opcode : in STD_LOGIC_VECTOR (4 downto 0);
172           SEL_PC : out STD_LOGIC_VECTOR (2 downto 0);
173           SEL_FLAG : out STD_LOGIC_VECTOR (2 downto 0);
174           ESCR_FLAG : out STD_LOGIC;
175           SEL_ALU : out STD_LOGIC_VECTOR (2 downto 0);
176           ESCR_R : out STD_LOGIC;
177           SEL_Data : out STD_LOGIC_VECTOR (1 downto 0);
178           ESCR_P : out STD_LOGIC;
179           WR : out STD_LOGIC);
180 end component;
181
182 SIGNAL ESCR_P : STD_LOGIC;
183 SIGNAL Dados_IN : STD_LOGIC_VECTOR (7 DOWNTO 0);
184 SIGNAL Resultado : STD_LOGIC_VECTOR (7 DOWNTO 0);
185 SIGNAL SEL_Data : STD_LOGIC_VECTOR (1 DOWNTO 0);
186 SIGNAL Dados_R : STD_LOGIC_VECTOR (7 DOWNTO 0);
187 SIGNAL ESCR_R : STD_LOGIC;
188 SIGNAL Operando2 : STD_LOGIC_VECTOR (7 DOWNTO 0);
189 SIGNAL E_FLAG : STD_LOGIC_VECTOR (4 DOWNTO 0);
190 SIGNAL SEL_ALU : STD_LOGIC_VECTOR (2 DOWNTO 0);
191 SIGNAL ESCR_PC : STD_LOGIC;
192 SIGNAL SEL_FLAG : STD_LOGIC_VECTOR (2 DOWNTO 0);
193 SIGNAL S_FLAG : STD_LOGIC;
194 SIGNAL Output_NOR : STD_LOGIC;
195 SIGNAL SEL_PC : STD_LOGIC_VECTOR (2 DOWNTO 0);
196 SIGNAL ESCR_FLAG : STD_LOGIC;
197
198 BEGIN
199
200 -- ASSEMBLING EACH COMPONENT --
201
202 Peripherals : PeripheralsManager PORT MAP (ESCR_P, clk, PIN, Operandol, Dados_IN, ROUT);
203 MuxRegistros : MultiplexerRegistros PORT MAP (Constante, Dados_M, Dados_IN, Resultado, SEL_Data, Dados_R);
204 REGA : RegistoA PORT MAP (ESCR_R, Dados_R, SEL_R, clk, Operandol);
205 REGB : RegistoB PORT MAP (ESCR_R, Dados_R, SEL_R, clk, Operando2);
206 LogicUnit : ALogicUnit PORT MAP (Operandol, Operando2, SEL_ALU, E_FLAG, Resultado);
207 RegFlags : RegistoFlags PORT MAP (E_FLAG, clk, ESCR_FLAG, SEL_FLAG, S_FLAG);
208 PCounter : ProgramCounter PORT MAP (Constante, ESCR_PC, clk, reset, Endereco);
209 MUXPC : MUXProgramCounter PORT MAP (SEL_PC, S_FLAG, Output_NOR, Operandol, ESCR_PC);
210 NOR_GATE : Porta_NOR PORT MAP (Operandol, Output_NOR);
211 ROMD : ROMDecoder PORT MAP (opcode, SEL_PC, SEL_FLAG, ESCR_FLAG, SEL_ALU, ESCR_R, SEL_Data, ESCR_P, WR);
212
213 -- $
214
215 END Struct;

```

```
1  +
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 entity PeripheralsManager is
24     Port ( ESCR_P : in  STD_LOGIC;
25           PIN : in  STD_LOGIC_VECTOR (7 downto 0);
26           clk : in  STD_LOGIC;
27           Operand0 : in STD_LOGIC_VECTOR (7 downto 0);
28           Dados_IN : out STD_LOGIC_VECTOR (7 downto 0);
29           POUT : out  STD_LOGIC_VECTOR (7 downto 0));
30 end PeripheralsManager;
31
32 architecture Behavioral of PeripheralsManager is
33
34 begin
35     process(ESCR_P, PIN, clk, Operand0)
36     begin
37
38         if ESCR_P = '0' then
39             Dados_IN <= PIN;
40         end if;
41
42         if rising_edge (clk) then
43             if ESCR_P = '1' then
44                 POUT <= Operand0;
45             end if;
46         end if;
47
48     end process;
49
50 end Behavioral;
51
52
```

Multiplexer Registos

```
1  -----
20 LIBRARY IEEE;
21 USE IEEE.STD_LOGIC_1164.ALL;
22
23 ENTITY MultiplexerRegistos IS
24     Port ( Constante : in  STD_LOGIC_VECTOR (7 downto 0);
25           Dados_M : in  STD_LOGIC_VECTOR (7 downto 0);
26           Dados_IN : in  STD_LOGIC_VECTOR (7 downto 0);
27           Resultado : in  STD_LOGIC_VECTOR (7 downto 0);
28           SEL_Data : in  STD_LOGIC_VECTOR (1 downto 0);
29           Dados_R : out STD_LOGIC_VECTOR (7 downto 0));
30 END MultiplexerRegistos;
31
32 ARCHITECTURE Behavioral OF MultiplexerRegistos IS
33
34 BEGIN
35     PROCESS(Constante, Dados_M, Dados_IN, Resultado, SEL_Data)      -- Inicia o Processo do MUX R
36     BEGIN
37
38         CASE SEL_Data IS
39
40             WHEN "00" => Dados_R <= Resultado;
41             WHEN "01" => Dados_R <= Dados_IN;
42             WHEN "10" => Dados_R <= Dados_M;
43             WHEN "11" => Dados_R <= Constante;
44
45             WHEN OTHERS => Dados_R <= "XXXXXXXX";
46
47         END CASE;
48
49     END PROCESS;
50
51 END Behavioral;
52
53
```

Registo A

```

1
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 entity RegistoA is
24     Port ( ESCR_R : in  STD_LOGIC;
25           Dados_R : in  STD_LOGIC_VECTOR (7 downto 0);
26           SEL_R : in  STD_LOGIC;
27           clk : in  STD_LOGIC;
28           Operand0 : out STD_LOGIC_VECTOR (7 downto 0));
29 end RegistoA;
30
31 architecture Behavioral of RegistoA is
32
33 BEGIN
34     PROCESS(ESCR_R, Dados_R, SEL_R, clk)
35     Variable regist0 : STD_LOGIC_VECTOR (7 downto 0);
36     BEGIN
37         IF ESCR_R = '0' THEN
38             --Operand0 <= regist0;
39         ELSE
40             IF RISING_EDGE (clk) THEN
41                 IF SEL_R = '0' THEN
42                     regist0 := Dados_R;
43                 END IF;
44             END IF;
45         END IF;
46         Operand0 <= regist0;
47     END PROCESS;
48
49 END Behavioral;
50
51

```


Registo B

```
1  +-----+
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 ENTITY RegistoB IS
24     Port ( ESCR_R : in  STD_LOGIC;
25            Dados_R : in  STD_LOGIC_VECTOR (7 downto 0);
26            SEL_R : in  STD_LOGIC;
27            clk : in  STD_LOGIC;
28            Operando2 : out STD_LOGIC_VECTOR (7 downto 0));
29 END RegistoB;
30
31 ARCHITECTURE Behavioral OF RegistoB IS
32
33 BEGIN
34
35     PROCESS(ESCR_R, Dados_R, SEL_R, clk)
36     Variable registo2 : STD_LOGIC_VECTOR (7 downto 0);
37     BEGIN
38         IF ESCR_R = '0' THEN
39             --Operando2 <= registo2;
40         ELSE
41             IF RISING_EDGE (clk) THEN
42                 IF SEL_R = '1' THEN
43                     registo2 := Dados_R;
44                 END IF;
45             END IF;
46         END IF;
47         Operando2 <= registo2;
48     END PROCESS;
49
50
51 END Behavioral;
52
53
```

ALU

```

1
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22 use IEEE.STD_LOGIC_SIGNED.ALL;
23
24 entity ALogicUnit is
25     Port ( Operand1 : in  STD_LOGIC_VECTOR (7 downto 0);
26           Operand2 : in  STD_LOGIC_VECTOR (7 downto 0);
27           SEL_ALU : in  STD_LOGIC_VECTOR (2 downto 0); -- 3-Bits in each operation
28           E_FLAG : out STD_LOGIC_VECTOR (4 downto 0);
29           Resultado : out STD_LOGIC_VECTOR (7 downto 0));
30 end ALogicUnit;
31
32 architecture Behavioral of ALogicUnit is
33
34     begin
35         process(Operand1,Operand2,SEL_ALU)
36             variable vetor: STD_LOGIC_VECTOR (7 downto 0);
37             begin
38                 case SEL_ALU is -- sinal de selecção da ALU que determina os casos de todas as operações executadas na ALU
39
40                     when "000" => vetor := Operand1 + Operand2;
41                     when "001" => vetor := Operand1 - Operand2;
42                     when "010" => vetor := Operand1 AND Operand2;
43                     when "011" => vetor := Operand1 OR Operand2;
44                     when "100" => vetor := Operand1 NOR Operand2;
45                     when "101" => vetor := Operand1 XOR Operand2;
46
47                     WHEN "110" => IF (Operand1 < Operand2)
48                         then
49                             E_FLAG(0) <= '1';
50                         else
51                             E_FLAG(0) <= '0';
52                         END IF;
53
54                     IF (Operand1 <= Operand2)
55                         then
56                             E_FLAG(1) <= '1';
57                         else
58                             E_FLAG(1) <= '0';
59                         END IF;
60
61                     IF (Operand1 = Operand2)
62                         then
63                             E_FLAG(2) <= '1';
64                         else
65                             E_FLAG(2) <= '0';
66                         END IF;
67
68                     IF (Operand1 > Operand2)
69                         then
70                             E_FLAG(3) <= '1';
71                         else
72                             E_FLAG(3) <= '0';
73                         END IF;
74
75                     IF (Operand1 <= Operand2)
76                         then
77                             E_FLAG(4) <= '1';
78                         else
79                             E_FLAG(4) <= '0';
80                     END IF;
81
82                     when others => vetor := (others => '0'); -- other cases
83                 end case;
84                 Resultado <= vetor; -- Atribuição da variável à saída Resultado
85             end process;
86         end Behavioral;

```

Registo de Flags

```
1  -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 entity RegistoFlags is
24   Port ( E_FLAG : in  STD_LOGIC_VECTOR (4 downto 0);
25         clk : in  STD_LOGIC;
26         ESCR_FLAG : in  STD_LOGIC;
27         SEL_FLAG : in  STD_LOGIC_VECTOR (2 downto 0);
28         S_FLAG : out STD_LOGIC);
29 end RegistoFlags;
30
31 architecture Behavioral of RegistoFlags is
32
33 begin
34   process(E_FLAG, clk, ESCR_FLAG, SEL_FLAG)
35     Variable VAR_E_FLAG : STD_LOGIC_VECTOR(4 DOWNTO 0);
36     BEGIN
37
38     IF RISING_EDGE(CLK) THEN          -- Transição Ascendente do Ciclo de Relógio
39       IF ESCR_FLAG = '1' THEN        -- Se a Flag de Escrita estiver ativa
40
41         VAR_E_FLAG := E_FLAG;        -- Atribuimos uma variável à FLAG
42
43       END IF;
44
45     END IF;
46
47     CASE SEL_FLAG IS                -- FLAG de Seleção que determina cada caso
48
49       WHEN "000" => S_FLAG <= VAR_E_FLAG(0);    -- Operação (< )
50       WHEN "001" => S_FLAG <= VAR_E_FLAG(1);    -- Operação (<=)
51       WHEN "010" => S_FLAG <= VAR_E_FLAG(2);    -- Operação (= )
52       WHEN "011" => S_FLAG <= VAR_E_FLAG(3);    -- Operação (> )
53       WHEN "100" => S_FLAG <= VAR_E_FLAG(4);    -- Operação (>=)
54       WHEN OTHERS => S_FLAG <= 'X';              -- Restantes Casos ..
55
56     END CASE;
57
58   END PROCESS;
59
60 END Behavioral;
61
```

PC

```

1
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 use IEEE.STD_LOGIC_UNSIGNED.ALL;
24
25 entity ProgramCounter is
26     Port ( Constante : in  STD_LOGIC_VECTOR (7 downto 0);
27           ESCR_PC : in  STD_LOGIC;
28           clk : in  STD_LOGIC;
29           reset : in  STD_LOGIC;
30           Endereco : out STD_LOGIC_VECTOR (7 downto 0));
31 end ProgramCounter;
32
33 architecture Behavioral of ProgramCounter is
34
35 begin
36     PROCESS(Constante, ESCR_PC, clk, reset)
37     variable conta : STD_LOGIC_VECTOR (7 downto 0);
38     begin
39
40         if rising_edge (clk) then
41             if reset = '0' then
42                 if ESCR_PC = '0' then
43                     conta := conta + 1;
44                 else
45                     conta := Constante;
46                 end if;
47             else
48                 conta := "00000000";
49             end if;
50         end if;
51
52         Endereco <= conta;
53     end process;
54
55 end Behavioral;
56
57

```

Multiplexer PC

```

20
21 library IEEE;
22 use IEEE.STD_LOGIC_1164.ALL;
23
24 entity MUXProgramCounter is
25     Port ( SEL_PC : in  STD_LOGIC_VECTOR (2 downto 0);
26           S_FLAG : in  STD_LOGIC;
27           Output_NOR : in STD_LOGIC;
28           Operando1 : in STD_LOGIC_VECTOR (7 downto 0);
29           ESCR_PC : out STD_LOGIC);
30 end MUXProgramCounter;
31
32 architecture Behavioral of MUXProgramCounter is
33
34 begin
35     process(SEL_PC, S_FLAG, Operando1)
36     begin
37         case SEL_PC is -- determina os casos através do sinal de seleção do PC
38             when "000" => ESCR_PC <= S_FLAG;
39             when "001" => ESCR_PC <= NOT(Operando1(7) OR Operando1(6) OR Operando1(5) OR Operando1(4) OR Operando1(3) OR Operando1(2) OR Operando1(1) OR Operando1(0));
40             when "010" => ESCR_PC <= Output_NOR;
41             when "011" => ESCR_PC <= Operando1(7);
42             when "100" => ESCR_PC <= '0';
43             when "101" => ESCR_PC <= '1';
44             when others => ESCR_PC <= 'X';
45         end case;
46     end process;
47
48 end Behavioral;
49
50
51
52
53
54

```

Porta NOR

```

1  -- Company:
2  -- Engineer:
3  --
4  --
5  -- Create Date:    17:26:09 03/07/2023
6  -- Design Name:
7  -- Module Name:    Porta_NOR - Behavioral
8  -- Project Name:
9  -- Target Devices:
10 -- Tool versions:
11 -- Description:
12 --
13 -- Dependencies:
14 --
15 -- Revision:
16 -- Revision 0.01 - File Created
17 -- Additional Comments:
18 --
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 entity Porta_NOR is
24     PORT ( Operand1: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
25           Output_NOR : out STD_LOGIC);
26 end Porta_NOR;
27
28 architecture Behavioral of Porta_NOR is
29
30 begin
31
32     PROCESS (Operand1)
33     BEGIN
34
35         Output_NOR <= NOT(Operand1(7) OR Operand1(6) OR Operand1(5) OR Operand1(4) OR Operand1(3) OR Operand1(2) OR Operand1(1) OR Operand1(0));
36
37     END PROCESS;
38
39 end Behavioral;
40

```

ROM

[illegible]

Memória de Instruções

```

1  library IEEE;
20  use IEEE.STD_LOGIC_1164.ALL;
21
22  entity InstructionsMemory is
23  Port ( Endereco : in  STD_LOGIC_VECTOR (7 downto 0);
24        opcode : out STD_LOGIC_VECTOR (4 downto 0);
25        SEL_R : out  STD_LOGIC;
26        Constante : out STD_LOGIC_VECTOR (7 downto 0));
27  end InstructionsMemory;
28
29  ARCHITECTURE Behavioral of InstructionsMemory is
30  begin
31
32  PROCESS (Endereco)
33  --BEGIN
34
35  TYPE Memory IS ARRAY (0 TO 255) OF STD_LOGIC_VECTOR (13 DOWNTO 0);
36  Variable Address_Memory : Memory;
37  BEGIN
38  -- DIMENSÃO de 14-Bits :
39  -- opcode      -- SEL_R      -- 1-Bit
40  -- Constante    -- 8-Bits
41  CASE Endereco IS
42  -- Todos os casos dos endereços em 8-Bits Binary
43
44  -- ENDEREÇO -- INSTRUÇÃO -- DESCRIÇÃO de cada Instrução
45
46  -- 1
47  WHEN "00000000" => opcode <= "00010";
48  SEL_R <= '1';
49  Constante <= "00001010";
50  -- LDP Ri, Constante
51  -- RB -> SEL_R = '1'
52  -- 10 -> 1010
53
54  -- 2
55  WHEN "00000001" => opcode <= "00000";
56  SEL_R <= '0';
57  Constante <= "XXXXXXXX";
58  -- LDP Ri
59  -- RA -> SEL_R = '0'
60  -- Não existe Constante
61
62  -- 3
63  WHEN "00000010" => opcode <= "10010";
64  SEL_R <= '0';
65  Constante <= "00000111";
66  -- JN RA, Constante
67  -- RA -> SEL_R = '0'
68  -- 7 -> 111
69
70  -- 4
71  WHEN "00000011" => opcode <= "01011";
72  SEL_R <= 'X';
73  Constante <= "XXXXXXXX";
74  -- CMP RA, RB
75  -- RA e RB na mesma instrução -> SEL_R = 'X'
76  -- Não existe Constante
77
78  -- 5
79  WHEN "00000100" => opcode <= "01111";
80  SEL_R <= 'X';
81  Constante <= "00001110";
82  -- JG Constante
83  -- Não existe Registos nesta instrução
84  -- 14 -> 1110
85
86  -- 6
87  WHEN "00000101" => opcode <= "00010";
88  SEL_R <= '0';
89  Constante <= "11111111";
90  -- LD Ri, Constante
91  -- RA -> SEL_R = '0'
92  -- -1 -> 1111 1111
93
94  -- 7
95  WHEN "00000110" => opcode <= "10011";
96  SEL_R <= 'X';
97  Constante <= "00011101";
98  -- JMP Constante
99  -- Não existe Registos nesta instrução
100 -- 29 -> 11101
101
102 -- 8
103 WHEN "00000111" => opcode <= "00010";
104 SEL_R <= '1';
105 Constante <= "11111111";
106 -- LD Ri, Constante
107 -- RB -> SEL_R = '1'
108 -- -1 -> 1111 1111

```

```

85 -- 9      -- XOR RA, RB
86      WHEN "00001000" =>      opcode <= "01010";      -- XOR RA, RB
87      SEL_R <= '0';      -- Não existe Registos nesta instrução
88      Constante <= "XXXXXXXXX";      -- Não existe Constante
89
90 -- 10     -- LD RB, 1
91      WHEN "00001001" =>      opcode <= "00010";      -- LD Ri, Constante
92      SEL_R <= '1';      -- RB -> SEL_R = '1'
93      Constante <= "00000001";      -- 1 -> 1
94
95 -- 11     -- ADD RA, RB
96      WHEN "00001010" =>      opcode <= "00101";      -- ADD RA, RB
97      SEL_R <= '0';      -- RA e RB na mesma instrução -> SEL_R = 'X'
98      Constante <= "XXXXXXXXX";      -- Não existe Constante
99
100 -- 12     -- LD RB, 14
101      WHEN "00001011" =>      opcode <= "00010";      -- LD Ri, Constante
102      SEL_R <= '1';      -- RB -> SEL_R = '1'
103      Constante <= "00001110";      -- 14 -> 1110
104
105 -- 13     -- SUB RA, RB
106      WHEN "00001100" =>      opcode <= "00110";      -- SUB RA, RB
107      SEL_R <= '0';      -- RA e RB na mesma instrução -> SEL_R = 'X'
108      Constante <= "XXXXXXXXX";      -- Não existe Constante
109
110 -- 14     -- JMP 29
111      WHEN "00001101" =>      opcode <= "10011";      -- JMP Constante
112      SEL_R <= 'X';      -- Não existe Registos nesta instrução
113      Constante <= "00011101";      -- 29 -> 11101
114
115 -- 15     -- ST[10], RA
116      WHEN "00001110" =>      opcode <= "00100";      -- ST[Constante], RA
117      SEL_R <= '0';      -- RA -> SEL_R = '0'
118      Constante <= "00001010";      -- 10 -> 1010
119
120 -- 16     -- LD RA, 0
121      WHEN "00001111" =>      opcode <= "00010";      -- LD Ri, Constante
122      SEL_R <= '0';      -- RA -> SEL_R = '0'
123      Constante <= "00000000";      -- 0 -> 0
124
125 -- 17     -- ST[11], RA
126      WHEN "00010000" =>      opcode <= "00100";      -- ST[Constante], RA
127      SEL_R <= '0';      -- RA -> SEL_R = '0'
128      Constante <= "00001011";      -- 11 -> 1011
129
130 -- 18     -- LD RA, 3
131      WHEN "00010001" =>      opcode <= "00010";      -- LD Ri, Constante
132      SEL_R <= '0';      -- RA -> SEL_R = '0'
133      Constante <= "00000011";      -- 3 -> 11
134
135 -- 19     -- ST[5], RA
136      WHEN "00010010" =>      opcode <= "00100";      -- ST[Constante], RA
137      SEL_R <= '0';      -- RA -> SEL_R = '0'
138      Constante <= "00000101";      -- 5 -> 101
139
140 -- 20     -- LD RA, [11]
141      WHEN "00010011" =>      opcode <= "00011";      -- LD Ri, [Constante]
142      SEL_R <= '0';      -- RA -> SEL_R = '0'
143      Constante <= "00001011";      -- 11 -> 1011
144
145 -- 21     -- LD RB, [10]
146      WHEN "00010100" =>      opcode <= "00011";      -- LD Ri, [Constante]
147      SEL_R <= '1';      -- RB -> SEL_R = '1'
148      Constante <= "00001010";      -- 10 -> 1010
149

```

```

148 Constante <= "00001010"; -- 10 -> 1010
149
150 -- 22 -- ADD RA, RB
151 WHEN "00010101" => opcode <= "00101"; -- ADD RA, RB
152 SEL_R <= "0"; -- RA e RB na mesma instrução -> SEL_R = 'X'
153 Constante <= "XXXXXXXX"; -- Não existe Constante
154
155 -- 23 -- ST[11], RA
156 WHEN "00010110" => opcode <= "00100"; -- ST[Constante], RA
157 SEL_R <= "0"; -- RA -> SEL_R = '0'
158 Constante <= "00001011"; -- 11 -> 1011
159
160 -- 24 -- LD RA, [5]
161 WHEN "00010111" => opcode <= "00011"; -- LD Ri, [Constante]
162 SEL_R <= "0"; -- RA -> SEL_R = '0'
163 Constante <= "00000101"; -- 5 -> 101
164
165 -- 25 -- LD RB, 1
166 WHEN "00011000" => opcode <= "00010"; -- LD Ri, Constante
167 SEL_R <= "1"; -- RB -> SEL_R = '1'
168 Constante <= "00000001"; -- 1 -> 1
169
170 -- 26 -- SUB RA, RB
171 WHEN "00011001" => opcode <= "00110"; -- SUB RA, RB
172 SEL_R <= "0"; -- RA e RB na mesma instrução -> SEL_R = 'X'
173 Constante <= "XXXXXXXX"; -- Não existe Constante
174
175 -- 27 -- JZ RA, 28
176 WHEN "00011010" => opcode <= "10001"; -- JZ RA, Constante
177 SEL_R <= "0"; -- RA -> SEL_R = '0'
178 Constante <= "00011100"; -- 28 -> 11100
179
180 -- 28 -- JMP 18
181 WHEN "00011011" => opcode <= "10011"; -- JMP Constante
182 SEL_R <= "X"; -- Não existe Registos nesta instrução
183 Constante <= "00010010"; -- 18 -> 10010
184
185 -- 29 -- LD RA, [11]
186 WHEN "00011100" => opcode <= "00011"; -- LD Ri, [Constante]
187 SEL_R <= "0"; -- RA -> SEL_R = '0'
188 Constante <= "00001011"; -- 11 -> 1011
189
190 -- 30 -- STP RA
191 WHEN "00011101" => opcode <= "00001"; -- STP RA
192 SEL_R <= "0"; -- RA -> SEL_R = '0'
193 Constante <= "XXXXXXXX"; -- Não existe Constante
194
195 -- 31 -- JMP 20
196 WHEN "00011110" => opcode <= "10011"; -- JMP Constante
197 SEL_R <= "X"; -- Não existe Registos nesta instrução
198 Constante <= "00011110"; -- 20 -> 11110
199
200 -- NOP -- OUTROS CASOS
201 WHEN OTHERS => opcode <= "XXXXX"; -- NO Operation
202 SEL_R <= "X";
203 Constante <= "XXXXXXXXX";
204
205 END CASE;
206
207 END PROCESS;
208
209 end Behavioral;
210
211

```


Memória de Dados

```
1  --
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 USE IEEE.NUMERIC_STD.ALL;      -- To declare TO_INTEGER
24
25 ENTITY DataMemory IS
26   Port ( Operand1 : in  STD_LOGIC_VECTOR (7 downto 0);
27         WR : in  STD_LOGIC;
28         clk : in  STD_LOGIC;
29         Constante : in  STD_LOGIC_VECTOR (7 downto 0);
30         Dados_M : out STD_LOGIC_VECTOR (7 downto 0));
31 END DataMemory;
32
33 ARCHITECTURE Behavioral OF DataMemory IS
34
35 BEGIN
36   PROCESS(Operand1, WR, clk, Constante)
37
38     -- Cria um array de 256 bits
39     TYPE Memory IS ARRAY (0 TO 255) OF STD_LOGIC_VECTOR (7 DOWNTO 0);
40     Variable AMemory : Memory;
41     BEGIN
42
43       IF WR = '0' THEN
44         Dados_M <= AMemory(TO_INTEGER(unsigned(Constante)));
45       ELSE
46         IF RISING_EDGE(clk) THEN
47           AMemory(TO_INTEGER(unsigned(Constante))) := Operand1;
48         END IF;
49       END IF;
50
51     END PROCESS;
52
53 END Behavioral;
```