Universidade de Aveiro

Departamento de Electrónica, Telecomunicações e Informática Laboratório de Sistemas Digitais – 2019/20

Aula TP7

Projecto em Engenharia: visão geral, estratégias de abordagem e boas práticas. Aplicação ao projecto de hardware digital: **ilustração com estudo de caso**

Sistema de controlo de acesso a parque de estacionamento


1. Objectivo

Este pequeno projecto de hardware digital visa:

- consolidar e evidenciar a aplicabilidade prática das matérias estudadas até agora;
- exercitar metodologias apropriadas em projecto de sistemas digitais.

2. Descrição geral

A entrada do parque dispõe de uma cancela motorizada e a saída é livre, como esquematiza a figura:



O sistema inclui dois sensores de presença idênticos:

- S_{IN} colocado na faixa de entrada.
- Sout colocado na faixa de saída.

Os valores lógicos das suas saídas digitais devem ser interpretados da seguinte forma:

'1' – veículo sobre o sensor; '0' – nenhum veículo sobre o sensor.

A entrada no parque é controlada por cartão, cuja validação é feita pelo leitor localizado junto da cancela. Sempre que o leitor detecta um cartão válido, gera um pulso positivo.

Existe ainda um painel informativo, constituído por 4 visores de 7 segmentos, para apresentar o número de lugares vagos ou, no caso de o parque estar completo, a indicação "FULL".

3. Implementação

Recomenda-se uma estratégia faseada. Cada fase deve corresponder a um novo projeto (no Altera Quartus Prime). Para cada uma delas deverá:

- Definir a arquitectura geral do sistema, decompondo-o adequadamente, de forma a facilitar o seu desenvolvimento e validação.
- Elaborar o correspondente diagrama lógico, completo com todos os módulos (com portos de interface devidamente identificados), sinais e interligações.
- Descrever em VHDL cada módulo constituinte:
- Descrever o módulo *top level* em representação esquemática (para melhor evidenciar a arquitectura geral estabelecida para o sistema).
- Validar em testbench o comportamento dos blocos mais relevantes;
- Validar em *testbench* o comportamento do sistema global;
- (quando for possível) Sintetizar e implementar o circuito, testando-o no kit DE2-115.

Não abuse da abordagem *comportamental* (descrição de raiz, em VHDL, de 'novos' componentes). Ao invés, privilegie VHDL *estrutural* i.e. prefira a instanciação e interligação no *top-level* de módulos simples, de preferência já bem conhecidos e testados (*tried-and-tested*), tais como portas lógicas, (des)codificadores, multiplexadores, registos, contadores, temporizadores, circuitos aritméticos, comparadores ou outros de complexidade análoga.

Fase 1

Quando o leitor de cartões detecta um cartão válido, a cancela abre por um intervalo de tempo fixo de 10 segundos (s).

Esta fase assume um modelo simplificado do controlo da cancela, que requer uma única saída. Considera-se que a cancela reflecte directamente o seu estado: aberta quando ela está activa e fechada quando está desactiva (note-se que isto implica abertura e fecho instantâneos).

[No *kit* DE2-115, a detecção do cartão deve ser simulada pela entrada **KEY (0)** e a abertura da cancela pela saída **LEDR (0)**].

Fase 2

O propósito é semelhante ao anterior.

Porém, esta fase assume um modelo mais realista do controlo da cancela, com duas saídas: uma ligada ao actuador de abertura e outra ao de fecho (estes actuadores podem ser, por exemplo, os dois contactores de um circuito eléctrico de inversão de marcha). Considera-se que o actuador de abertura tem que activado por 1s e o de fecho por 2s, ficando a cancela completamente aberta durante 7s, totalizando 10s entre início da abertura e fim do fecho (1+7+2). Durante esses 10s, é activado um sinalizador intermitente, piscando a uma frequência de 2Hz.

[No kit DE2-115, o fecho da cancela deve ser simulado pela saída **LEDR (1)**. O sinalizador intermitente deve ser **LEDG (7)**].

Fase 3

O funcionamento descrito na fase 2 deve ser aperfeiçoado, usando o sensor S_{IN} para impedir que a cancela feche quando o veículo ainda se encontra na zona de entrada.

A verificação da saída do sensor S_{IN} deve ser feita quando tiver decorrido metade do tempo de abertura da cancela (5 segundos). Se, nesse instante, ela for 'l' (veículo ainda sobre o sensor), a contagem do tempo (para efeito de fecho da cancela) fica suspensa, só sendo reactivada quando a saída do sensor S_{IN} voltar a '0' (i.e. o veículo deixar de ser detectado). [No *kit* DE2-115, o sensor de entrada deve ser simulado pela entrada **KEY (1)**].

Fase 4

Esta fase inclui a gestão do painel informativo. Ele deve mostrar o número de lugares vagos. No caso de o parque estar completo (admita-se uma capacidade máxima de 99 lugares), deve mostrar (em vez do número '0') a palavra "**FULL**" a piscar com uma frequência de 2Hz.

O sensor de entrada (S_{IN}) informa sobre a entrada de veículos: quando o seu valor lógico passa de '1' a '0', o número de vagas deve ser decrementado de 1 unidade. Para contabilizar a saída de veículos, é considerado agora o sensor S_{OUT}: de forma análoga, quando o seu valor lógico passa de '1' a '0', o número de vagas deve ser incrementado de 1 unidade.

A entrada no parque só deve ser possível quando o número de vagas for superior a zero; por outras palavras. quando o parque estiver completo, a abertura da cancela deve ser inibida.

[No kit DE2-115, o sensor de saída deve ser simulado pela entrada **KEY (2)**]