Laboratório de Sistemas Digitais Aula Teórico-Prática – preparação para o projeto final

Ano Letivo 2019/20

Introdução à arquitetura de computadores

Guilherme Campos, Iouliia Skliarova



Conteúdo


- Conceitos fundamentais em arquitetura de computadores
 - O computador como sistema digital
 - Os elementos básicos de um computador
 - Exemplo dum processador simplificado
- Instruções
 - Tipos de instruções
 - Codificação de instruções
 - O ciclo básico de execução de uma instrução

Arquitetura de computadores

- Arquitectura de computadores é uma das áreas de aplicação direta dos conceitos, técnicas e metodologias aprendidas em ISD e LSD
- Em arquitetura de computadores, contudo, trabalha-se num nível de abstração diferente, recorrendo na maior parte das vezes a blocos funcionais complexos:
 - Unidades de entrada permitem a receção de informação vinda do exterior (dados, programas) e que é armazenada em memória
 - Unidades de saída permitem o envio de resultados para o exterior
 - Memória armazenamento de:
 - programas
 - dados para processamento
 - resultados
 - CPU processamento da informação através da execução do programa armazenado em memória
- Cada um destes blocos é um sistema digital




Arquitetura do processador a desenvolver



Níveis de representação

- Computadores executam comandos, chamados instruções
- Conjunto de instruções (instruction set) operações que um processador suporta
- Uma instrução é uma coleção de bits:
 - Exemplo: 0010100111000000 somar dois valores
- Instruções de mais baixo nível (0s e 1s) constituem a linguagem de máquina
- Primeiros computadores foram programados com a linguagem de máquina - pouco eficiente
- Assembly (linguagem de montagem) é uma notação <u>legível</u> por humanos para o código de máquina que uma arquitetura de computador específica usa
 - Exemplo: ADD \$2, \$3, \$4
- Assembler (montador) traduz o código assembly para o código de máquina
- Assembly obriga o programador a pensar como computador (uma instrução por cada ação a executar) - não produtivo e requer conhecimento detalhado da arquitetura
- Linguagens de programação de alto nível (C, C++, Java...)
 - Exemplo: c = a + b;
- Compilador traduz o código fonte de uma linguagem de programação de alto nível para uma linguagem de programação de baixo nível




program

(for MIPS)




Instruções

- Independentemente do tipo de CPU e da sua estrutura interna, qualquer instrução deverá ter uma codificação que permita responder às seguintes questões:
 - Qual a operação a realizar?
 - Qual a localização dos operandos?
 - Onde colocar o resultado?
 - Qual a próxima instrução?
- As instruções são guardadas na memória e endereçadas com um contador, chamado Program Counter



Arquitetura do processador a desenvolver



Codificação de instruções

- 16 bits para cada
- 2 formatos possíveis: I e II

3 bits3 bits3 bits3 bits4 bitsTipo I:opcodersrtrdfunc

3 bits3 bits3 bits7 bitsTipo II:opcodersrtaddress

Universidade de Aveiro

Código de operação


• Operações possíveis são definidas no campo opcode (operation code) de cada instrução

opcode	Instrução							
000	NOP – não fazer nada							
001	Todas as instruções aritméticas ou lógicas (a operação a executar é definida pelo campo <i>func</i>) – tipo I Tipo I: 001 rs rt rd func							
100	ADDI - soma o conteúdo dum registo com uma constante – tipo II							
110	SW – transferir dados dum registo para a memória de dados – tipo II							
111	LW – transferir dados da memória de dados para um registo – tipo II							

Instruções tipo I


3 bits3 bits3 bits3 bits4 bitsTipo I:001rsrtrdfunc

- Realizam operações aritméticas/lógicas
- Não têm acesso à memória
- Só trabalham com operandos armazenados em registos
- Existem 8 registos de 8 bits cada um
- rs − 1º operando
- $rt 2^{\circ}$ operando
- *rd* resultado
- func operação a executar (numa ALU)





Arquitetura do processador a desenvolver




Campo func em instruções tipo I

func	Operação		3 bits	3 bits	3 bits	3 bits	4 bits
0000	ADD – soma	Tipo I:	001	rs	rt	rd	func
0001	SUB – subtração						
0010	AND						
0011	OR						
0100	XOR						
0101	NOR						
0110	MUU - multiplicação sem sinal (só é	usada a	metade	menos s	ignificat	iva do re	esultado)
0111	MUS - multiplicação com sinal (só é	usada a	metade	menos s	ignificat	iva do re	sultado)
1000	SLL - deslocamento lógico do registo	o _{rs} à esqu	uerda reg	gisto _{rt} bit	S		
1001	SRL - deslocamento lógico do regist	o _{rs} à dire	ita regist	o _{rt} bits			
1010	SRA - deslocamento aritmético do r	egisto _{rs} à	direita i	registo _{rt}	bits		
1011	EQ – <i>equal</i> - o resultado é 1 se regis	sto _{rs} = reg	gisto _{rt}				
1100	SLS – set less than signed – o result	ado é 1 s	e signed	(registo _{rs}	$_{\rm s}$) < $sign($	ed(regist	o _{rt})
1101	SLU – set less than unsigned unsigned(registo _{rt})	- 0 1	resultado	é 1	se uns	signed(re	egisto _{rs}) <
1110	SGS – set greater than signed – o re	esultado	é 1 se <i>sig</i>	<i>ned</i> (reg	isto _{rs}) > .	signed(re	egisto _{rt})
1111	SGU – set greater than unsign unsigned(registo _{rt})	ed – o	resultad	do é 1	se un	signed(re	egisto _{rs}) >

Exemplo de codificação de instruções tipo l

3 bits3 bits3 bits3 bits4 bitsTipo I:001rsrtrdfunc

Exemplo: SUB \$2, \$1, \$4 --->>> \$4= \$2 - \$1



func	Operação
0000	ADD – soma
0001	SUB – subtração
0010	AND
0011	OR

Resultado: 0010100011000001

Instruções tipo II

3 bits 3 bits 3 bits 7 bits address opcode rt rs Tipo II:

- Têm acesso à memória de dados
- Permitem trabalhar com constantes
- Com as instruções do tino II á nossíval.

ംവ	n as instruções do tipo ii e possivei:		LVV	
-01	ir as mistrações do tipo ir e possivei.			
_	ler o conteúdo do registo rt e guardá-lo na memória de	dados (DI	<i>Memory</i>) na	a
	posição (registo + address) – instrução SW – store wor	d		

- realizar a operação inversa, i.e. ler um dado da memória, da posição [registo $_{rs}$ + address], e armazena-lo no registo rt – instrução LW – load word
- somar o conteúdo do registo rs com uma constante, especificada no campo address, e guardar o resultado no registo rt – instrução ADDI – add immediate;
- Exemplos de instruções do tipo II:
 - **SW** \$rs, \$rt, address --->>> *DMemory*[registo_{rs} + address] = registo_{rt}
 - LW \$rs, \$rt, address --->> registo_{rt} = DMemory[registo_{rs} + address]
 - ADDI \$rs, \$rt, address --->> registo_{rt} = registo_{rs} + address



Instrução

ADDI

SW


11//

opcode

100

110


Arquitetura do processador a desenvolver



Exemplo de codificação de instruções tipo II


Tipo II: opcode rs rt address

• Exemplo: **ADDI** \$1, \$2, 5 --->> \$2 = \$1 + 5




Resultado: 1000010100000101


Fluxo de execução de instruções tipo I




Fluxo de execução de instruções tipo II – LW



Fluxo de execução de instruções tipo II – **SW**




Fluxo de execução de instruções tipo II – **ADDI**




Unidade de controlo

- Determina o que a unidade de execução deve fazer, gerando sinais de controlo adequados para cada fase de execução
- Para tal:
 - Força a leitura de uma instrução da memória de instruções e determina o endereço da próxima instrução (Fetch)
 - Descodifica o código de instrução opcode e o código de operação func (Decode)
 - Gera sinais de controlo necessários para executar a instrução (Execute)
 - Grava o resultado num registo ou na memória, completando a execução da instrução corrente (RegUpdate / WriteMem)


Fases de execução de uma instrução




Fluxo de execução de instruções tipo I - Fetch




Fluxo de execução de instruções tipo I - Decode




Fluxo de execução de instruções tipo I - Execute




Fluxo de execução de instruções tipo I - RegUpdate




Fluxo de execução de instrução **SW** - Fetch




Fluxo de execução de instrução **SW** - *Decode*



Fluxo de execução de instrução **SW** - *Execute*



Fluxo de execução de instrução **SW** - *WriteMem*



Bom Trabalho!