Universidade Federal De Campina Grande Departamento De Engenharia Elétrica Laboratório De Arquitetura De Sistemas Digitais – LASD Prof. Rafael B. C. Lima



Aluno:	
Matrícula:	Data:

Sprint 7 – Instruções de desvio – CPU MIPS

**Descrição geral do problema**: Modifique o circuito de avanço do PC para incluir as instruções de desvio condicional (BEQ) e incondicional (J).

## Requisitos mínimos:

Abra o projeto da Sprint6 e edite-o para incluir as funcionalidades dessa sprint. **Obs: "File > Open Project"** e NÃO "File > Open".

- 1. A fim de completar a versão v0.3 da CPU, modifique o circuito de avanço do PC para possibilitar desvios condicionais, em função de um teste de igualdade (BEQ Branch if equal) e incondicionais (J Jump).
  - Instancie 2 novos muxes MuxPCSrc e MuxJump;
  - Inclua mais um somador para o imediato na instrução BEQ. Adder Branch
  - Conecte os sinais de controle *Jump* e *Branch* nos respectivos muxes.
  - A sugestão de montagem está representada na Figura 1.




Figura 1 - CPU V0.3 e memórias

Nome	Tamanho
w_PCSrc	1 bit
w_Jump	1 bit
w_Branch	1 bit
w_Z	1 bit

Nome	Tamanho
w_m1	8 bits
w_nPC	8 bits
w_PCBranch	8 bits

- 2. Na sprint anterior, foi implementada uma nova memória de instruções que era inicializada por meio de um arquivo .mif. Esse arquivo continha o conjunto de instruções, em código de máquina, referentes ao programa a ser executado. Para facilitar a criação de novos programas, utilize o executável MIPS\_Assembler2.exe para converter seus códigos de assembly para código de máquina.
  - Copie o executável desse LINK para a pasta local do seu projeto.
  - Digite o código, em assembly, do programa a ser executado e clique em "converter". Será gerado um arquivo .mif na mesma pasta que o executável se encontra. Se o arquivo .mif tiver o mesmo nome que você apontou ao criar a memória ROM de instruções, basta compilar o projeto novamente no Quartus II, que o seu novo programa já estará "carregado"! Para mudar o nome do arquivo .mif vá em Arquivo>Configuração do Mif
  - Essa ferramenta é muito simples, somente suporta as 10 instruções presentes na Tabela 2. Para mais detalhes, acesse o menu de Ajuda. Usar os registradores no formato \$x, espaço simples e virgula. Todas as constantes já estão em hexa.




Figura 2 - MIPS Assembler2.exe

Relembrando o conjunto de instruções suportadas pela CPU

Instrução	Descrição	Algoritmo	
ADD \$X, \$Y, \$Z	Adicionar	\$X = \$Y + \$Z	
SUB \$X, \$Y, \$Z	Subtrair	\$X = \$Y - \$Z	
AND \$X, \$Y, \$Z	AND Bit a bit	\$X = \$Y & \$Z	
OR \$X, \$Y, \$Z	OR Bit a bit	\$X = \$Y   \$Z	
SLT \$X, \$Y, \$Z	Menor que	\$X = 1 se \$Y < \$Z e 0 c.c.	
LW \$X, i(\$Y)	Carregar da memória	\$X <= Cont. do end. (\$Y+ i)	
SW \$X, i(\$Y)	Armazenar na memória	End. (\$Y+ i) <= \$X	
BEQ \$X, \$Y, i	Desviar se igual	Se \$X == \$Y, PC = PC + 1 + i	
ADDi \$X, \$Y, i	Adicionar Imediato	\$X = \$Y + i	
Ji	Desvio incondicional	PC = i	

Tabela 2 – Conjunto de instruções MIPS suportadas pela CPU do LASD




Figura 3 - Placa

3. Rode o programa da Tabela 3 e diga qual o conteúdo dos registradores ao finalizá-lo:

\$0:	, \$1:	\$2:	\$3:	\$4:	
YU	<i>,</i>	<i>,</i>	, ५७	_ <i>_,</i>	

Posição	Assembly
00	ADDi \$1, \$0, 5
01	ADDi \$2, \$0, 0
02	ADDi \$2, \$2, 1
03	BEQ \$1, \$2, 1
04	J 2
05	J 5

Tabela 3 –programa teste

## Desafio (Valendo +0,1 na média geral)

• Escreva um programa que carregue uma constante qualquer de 8 bits no registrador \$1 e em seguida separe-a em 2 caracteres. Armazene o nibble mais significativo no registrador \$2 e menos significativo no registrador \$3. Teste sua lógica com a constante AB. \$1 = AB, \$2 = 0A e \$3 = 0B.

BONUS >>> Quem resolver o desafio com MENOS instruções ganhará +1,0 na média geral! Em caso de empate, ganhará quem usar menos registradores. Se o empate persistir, a data de entrega será o fator decisivo. Lembrando que seu programa tem que rodar na CPU da Figura 1.

Submeta seu desafio nesse LINK.