



Introdução ao Modelo de Programação CUDA

Paulo Sérgio Lopes de Souza pssouza@icmc.usp.br

Universidade de São Paulo / ICMC / SSC — São Carlos Laboratório de Sistemas Distribuídos e Programação Concorrente - LaSDPC









Primórdios...

- Até fim dos anos 90 tínhamos renderização gráfica em computadores por meio de controladores
 VGA (Video Graphics Array)
 - Basicamente um controlador de memória e uma interface para exibição de vídeo
 - Associado a uma memória DRAM
- Nos anos 2000 surgiram as GPUs (Graphics Processing Units) para substituir controladores VGA
 - Permitiam renderização de imagens




FIGURE A.2.1 Historical PC. VGA controller drives graphics display from framebuffer memory. Copyright © 2009 Elsevier, Inc. All rights reserved.




FIGURE A.2.2 Contemporary PCs with Intel and AMD CPUs. See Chapter 6 for an explanation of the components and interconnects in this figure. Copyright © 2009 Elsevier, Inc. All rights reserved.

Evolução das GPUs

- Novas tecnologias foram incorporadas às GPUs
 - Renderizações de melhor qualidade,
 - Novos efeitos visuais
 - Melhor precisão em cálculos complexos relacionados ao processamento de imagens
- GPUs tornaram-se programáveis para dar mais flexibilidade aos códigos executados
 - Como subproduto permitiu o uso de dispositivos gráficos para computação de alto desempenho em outros nichos de aplicação, além das gráficas
 - Nasce o conceito de GPGPU (General Purpose Graphics Processing Unit)
- GPUs são dispositivos (devices) com milhares de processadores (cores) especializados
 - Agrupados em vetores (arrays)
 - Com alto grau de paralelismo e escalabilidade
 - Com foco em aumentar a vazão de instruções (throughput) quando comparadas a CPUs escalares
- Possuem características SIMD, porém não são SIMD puras
 - Implementam o paradigma **SIMT** (*Single Instruction Multiple Thread*), onde uma única instrução é executada por múltiplas *threads*
 - Oferecem suporte para *multithreading* maciço, com replicação de instr por diferentes *threads*
 - SIMT flexibiliza máquinas SIMD por não estarem restritas à execução de uma única instrução, mas à execução simultânea de múltiplas threads, majoritariamente executando a mesma instrução

Evolução das GPUs

GPUs têm uma sofisticada estrutura de memória para dar suporte à alta vazão de instruções

Registradores

Localizados nos SPs e armazenam o estado das threads em execução no SM

Memória local à thread

• Memórias SRAM, privadas às threads

Memória constante

Memória somente de leitura pelas threads de um SM

Memória compartilhada

Memória SRAM usada pelas threads de um SM. Acesso bem mais rápido que a global

Memória de textura

- Memória DRAM que armazena coordenadas e outros dados referentes à textura das imagens
- Têm o apoio de caches de textura

Memória global

- Memória DRAM acessada por quaisquer threads de qualquer SM
- Há também outras memórias intermediárias e caches a depender da arquitetura para redução da latência de acesso

CPU vs GPU




Figure 1 The GPU Devotes More Transistors to Data Processing




FIGURE A.7.1 NVIDIA Tesla unified graphics and computing GPU architecture. This GeForce 8800 has 128 streaming processor (SP) cores in 16 streaming multiprocessors (SM), arranged in eight texture/processor clusters (TPC). The processors connect with six 64-bit-wide DRAM partitions via an interconnection network. Other GPUs implementing the Tesla architecture vary the number of SP cores, SMs, DRAM partitions, and other units. Copyright © 2009 Elsevier, Inc. All rights reserved.




FIGURE A.7.2 Texture/processor cluster (TPC) and a streaming multiprocessor (SM). Each SM has eight streaming processor (SP) cores, two SFUs, and a shared memory. Copyright © 2009 Elsevier, Inc. All rights reserved.

Modelo de Programação CUDA

- CUDA (Compute-Unified Device Architecture) é um modelo de programação paralela
 - Atua como uma extensão de C/C++ e Fortran para programar dispositivos heterogêneos
 - CPU + processadores específicos (como a GPU)
 - Desenvolvido pela NVDIA em 2006
- Uma thread CUDA é um vetor de instruções SIMD a serem executadas sequencialmente
 - Esse vetor é replicado e opera sobre dados diferentes
- Warp é um conjunto de 32 threads CUDA, de um bloco de threads, que são executadas simultaneamente
 - Escalonador de warps no hardware decide por atribuir instruções de um warp aos SPs disponíveis em um SM




FIGURE A.4.2 SIMT multithreaded warp scheduling. The scheduler selects a ready warp and issues an instruction synchronously to the parallel threads composing the warp. Because warps are independent, the scheduler may select a different warp each time. Copyright © 2009 Elsevier, Inc. All rights reserved.

Terminologia Básica para CUDA

- Terminologia
 - Host
 - CPU e sua hierarquia de memória (host memory)



Device


GPU e suas memórias (device memory)



Device

Kernel

• Função que é replicada na GPU como múltiplas *threads*



Estrutura Geral de um Programa C/CUDA

```
#include <iostream>
#include <algorithm>
using namespace std;
#define N 1024
#define RDS 3
#define BLCK 16
  global void stencil 1d(int *in, int *out) {
     shared__ int temp[BLOCK_SIZE + 2 * RADIUS];
                                                                 Função paralela
    int gindex = threadldx.x + blockldx.x * blockDim.x;
   int lindex = threadIdx.x + RADIUS:
   // Read input elements into shared memory
                                                                 replicada na GPU
    temp[lindex] = in[gindex];
    if (threadIdx.x < RADIUS)
        temp[lindex - RADIUS] = in[gindex - RADIUS];
                                                                  (device)
        temp[lindex + BLOCK_SIZE] = in[gindex + BLOCK_SIZE];
                                                                 na forma de
   // Synchronize (ensure all the data is available)
    syncthreads();
                                                                 múltiplas threads
   // Apply the stencil
   int result = 0;
    for (int offset = -RADIUS; offset <= RADIUS; offset++)
                                                                 É o kernel.
     result += temp[lindex + offset];
     // Store the result
     out[gindex] = result;
void fill_ints(int *x, int n) {
    fill_n(x, n, 1);
int main(void) {
    int *in, *out; // host copies of a, b, c
    int *d_in, *d_out; // device copies of a, b, c
    int size = (N + 2*RADIUS) * sizeof(int);
    // Alloc space for host copies and setup values
                                                                 Código sequencial
    in = (int *)malloc(size); fill_ints(in, N + 2*RADIUS);
    out = (int *)malloc(size); fill_ints(out, N + 2*RADIUS);
                                                                 executado na CPU
    // Alloc space for device copies
    cudaMalloc((void **)&d in, size);
    cudaMalloc((void **)&d_out, size);
                                                                  (host)
   // Copy to device
   cudaMemcpy(d_in, in, size, cudaMemcpyHostToDevice);
    cudaMemcpy(d_out, out, size, cudaMemcpyHostToDevice);
                                                                              Lançamento das
   // Launch stencil_1d() kernel on GPU
    stencil_1d <<<N/BLCK,BLCK>>>(d_in + RDS, d_out + RDS);
                                                                              threads na GPU
   // Copy result back to host
    cudaMemcpy(out, d_out, size, cudaMemcpyDeviceToHost);
                                                                Código seq exec na
    // Cleanup
    free(in); free(out);
                                                                               (host)
                                                                                                                                                                          Stringhini (2017)
    cudaFree(d_in); cudaFree(d_out);
    return 0;
```

Compilar & Executar Programas C/CUDA

- Detalhes operacionais com programas C/CUDA
 - O programas fonte têm extensão .cu
 - Inclua este arquivo de cabeçalho
 - #include <cuda.h>
 - Para compilar use
 - nvcc fonte.cu –o binário




FIGURE 3.2


Overview of the compilation process of a CUDA program.

- Execute o programa compilado diretamente do shell
 - binario <enter>
 - O processo começará a executar como uma thread no host (CPU)


Aspectos Básicos de Memórias em CPU e GPU

- Gerenciamento de Memória
 - As memórias do host e do device são usualmente separadas
 - Device usa ponteiros para a memória da GPU
 - Devem ser passados de/para a memória do host
 - Host usa ponteiros para a memória da CPU
 - Podem ser passados de/para o device
 - API CUDA para a gerência de memória do device
 - cudaMalloc(), cudaFree(), cudaMemcpy()
 - Análogas às funções C malloc(), free() e memcpy()
 - Memórias da CPU e GPU podem ser vistas como unificadas
 - Veremos essas memórias mais à frente


Um Fluxo de Processamento Simples



Um Fluxo de Processamento Simples



Um Fluxo de Processamento Simples



```
Part 1
#include <cuda.h>
void vecAdd(float* A, float*B, float* C, int n)
                                                Host Memory
                                                                 Device Memory
 int size = n* sizeof(float);
                                                                     GPU
                                                  CPU
  float *A d, *B d, *C d;
                                                                     Part 2
1. // Allocate device memory for A, B, and C
  // copy A and B to device memory
                                                            Part 3
2. // Kernel launch code – to have the device
  // to perform the actual vector addition
3. // copy C from the device memory
  // Free device vectors
```

FIGURE 3.5

Outline of a revised vecAdd() function that moves the work to a device.

Hierarquia de *Threads* em CUDA

- Threads CUDA são agrupadas em um modelo hierárquico
 - Níveis permitem diferentes interações entre threads e acessos a diferentes memórias

Threads

- Organizadas em blocos de threads
- Possuem memória local à thread e ao bloco a que pertencem
- Até 1024 threads por bloco


Blocos

- Organizados em grades de blocos
- Agrupam diferentes threads
- Permitem que suas threads compartilhem memória
- Threads de um mesmo bloco são executadas em um mesmo SM (Streaming Multiprocessor)

Grades (grids)

- Agrupam diferentes blocos de threads
- Pemitem que threads de diferentes blocos usem a memória global do device
- Threads de blocos diferentes de uma grade são executadas por diferentes SMs
- Podem haver mais grades em execução em um dado instante

Hierarquia de *Threads* em CUDA



Patterson & Hennessy (2014) Kirk & Hwu (2013)

FIGURE 3.3

Execution of a CUDA program.

- Relembrando: kernel é uma função executada por múltiplas threads no device
 - Possuem modificadores de acesso para orientar a compilação
 - <u>global</u> chamado pelo host e executado no device
 - <u>device</u> chamado pelo device e executado no device
 - __host__ chamado pelo host e executado no host (default)
 - Exemplo:

```
__global__ void funcaoKernel(tipo_1 parametro_1,....,tipo_n parametro_n)
{
//Bloco de código da função
}
```

- O valor de retorno do kernel deve ser void
- Para invocar (ou lançar) um kernel

funcaoKernel<<<NumeroDeBlocos,NumeroDeThreads>>>(arg1,arg2,....,argn)

onde: **NumeroDeBlocos** indica quantos blocos há na grade **NumeroDeThreads** indica quantas *threads* há por bloco

	Executed on the:	Only callable from the:
device float DeviceFunc()	device	device
global void KernelFunc()	device	host
host float HostFunc()	host	host

FIGURE 3.12

CUDA C keywords for function declaration.


Um exemplo de código: Hello World ©

```
#include <stdio.h>
#include <stdlib.h>
#include <cuda.h>
  _global___ void hello()
  printf("Hello world\n");
int main(int argc,char **argv)
  int blocos = atoi(argv[1]);
  int threads = atoi(argv[2]);
  hello<<<bl/>blocos,threads>>>();
  cudaDeviceSynchronize();
  return(0);
```

- Threads CUDA podem ser identificadas em até 03 dimensões (x, y, z)
- Associa-se um novo tipo de dado, o dim3

```
dim3 variável(dimx, dimy, dimz);
```

- O uso de dim3 não é obrigatório (não foi usado no exemplo anterior do Hello World)
 - Neste caso apenas a dimensão x foi passada explicitamente
 - Neste caso também, as dimensões **y** e **z** são 1 por padrão
- O tipo *dim3* pode ser usado tanto para a quantidade de blocos quanto para *threads*
- Exemplos: dim3 dimGrid(128,1,1);
 dim3 dimBloco(256,1,1);
 nucleo<<<dimGrid, dimBlock>>>(size);





A GPU is built around an array of Streaming Multiprocessors (SMs) (see Hardware Implementation for more details). A multithreaded program is partitioned into blocks of threads that execute independently from each other, so that a GPU with more multiprocessors will automatically execute the program in less time than a GPU with fewer multiprocessors.

Figure 3 Automatic Scalability




FIGURE A.3.3 Decomposing result data into a grid of blocks of elements to be computed in parallel. Copyright © 2009 Elsevier, Inc. All rights reserved.




FIGURE A.3.6 Sequence of kernel *F* instantiated on a 2D grid of 2D thread blocks, an interkernel synchronization barrier, followed by kernel *G* on a 1D grid of 1D thread blocks. Copyright © 2009 Elsevier, Inc. All rights reserved.

Variáveis pré-definidas em CUDA

- As dimensões podem ser recuperadas no kernel com variáveis já pré-definidas
 - gridDim{.x, .y ou .z} e blockDim{.x, .y ou .z}
- O identificador da thread é dado pela variável (também pré-definida)
 - threadIdx{.x, .y ou .z}
 - A numeração começa em 0 (zero) e é relativa ao bloco que a thread pertence
- O identificador do bloco é dado pela variável (também pré-definida)
 - blockldx{.x, .y ou .z}
 - A numeração começa em 0 (zero) e é relativa à grade que o bloco pertence
- A variável pré-definida warpSize mostra a quantidade de threads do warp

Exemplo de Variáveis Pré-Definidas em CUDA

```
#include <stdio.h>
#include <stdlib.h>
#include <cuda.h>
  global void hello()
  int indice local = threadldx.x;
  int indice_global = blockDim.x * blockldx.x + threadldx.x;
  int indice bloco=blockldx.x;
  int tamanho grid=gridDim.x;
  printf("Hello from thread: índice global %d, índice local: %d, bloco: %d, tamanho do
grid: %d\n", indice_global, indice_local,indice_bloco,tamanho_grid);
int main(int argc,char **argv) {
  int blocos=atoi(argv[1]);
  int threads=atoi(argv[2]);
  hello<<<bl/>blocos,threads>>>();
  cudaDeviceSynchronize();
```

Computing y = ax + y with a serial loop:

```
void saxpy_serial(int n, float alpha, float *x, float *y)
{
    for(int i = 0; i < n; ++i)
        y[i] = alpha*x[i] + y[i];
}
// Invoke serial SAXPY kernel
saxpy_serial(n, 2.0, x, y);</pre>
```

Computing y = ax + y in parallel using CUDA:

```
__global__
void saxpy_parallel(int n, float alpha, float *x, float *y)
{
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    if( i<n ) y[i] = alpha*x[i] + y[i];
}
// Invoke parallel SAXPY kernel (256 threads per block)
int nblocks = (n + 255) / 256;
saxpy_parallel<<<nblocks, 256>>>(n, 2.0, x, y);
```

FIGURE A.3.4 Sequential code (top) in C versus parallel code (bottom) in CUDA for SAXPY (see Chapter 7). CUDA parallel threads replace the C serial loop—each thread computes the same result as one loop iteration. The parallel code computes *n* results with *n* threads organized in blocks of 256 threads. Copyright © 2009 Elsevier, Inc. All rights reserved.





FIGURE 3.1

Data parallelism in vector addition.

```
// Compute vector sum h_C = h_A+h_B
void vecAdd(float* h A, float* h B, float* h C, int n)
  for (i = 0; i < n; i++) h_C[i] = h_A[i] + h_B[i];
int main()
    // Memory allocation for h_A, h_B, and h_C
    // I/O to read h A and h B, N elements each
    vecAdd(h_A, h_B, h_C, N);
}
```

FIGURE 3.4

A simple traditional vector addition C code example.



All threads in a grid execute the same kernel code.

Breve Descrição dos Exemplos de Código CUDA

- Exemplo 01 hello world from GPU
 - Gera 10 blocos com 01 thread em cada que imprimem msg com blockld.x
- Exemplo 02 get properties
 - Imprime propriedades da versão CUDA e das GPUs disponíveis
- Exemplo 03 add two integers
 - Soma dois inteiros no kernel e devolve o resultado
 - Exemplifica cudaMalloc()
- Exemplo 04 add vectors t threads
 - Soma dois vetores em paralelo
 - Exemplifica alocação, cópia e outras características de várias threads em um bloco
- Exemplo 05 add vectors b blocks
 - Soma dois vetores em paralelo
 - Exemplifica alocação, cópia e outras características de vários blocos em um bloco
- Exemplo 06 add vectors b blocks & t threads
 - Soma dois vetores em paralelo
 - Exemplifica alocação várias threads em vários blocos

Referências



Patterson, D.A., Hennessy, J.L. Computer organization and design: the hardware/software interface, 5th ed., Elsevier, Amsterdam, 2014,

Kirk, D.B., Hwu, W.W., Programming Massively Parallel Processors: a hands-on approach. 2nd ed., Morgan Kaufman, NVIDIA, 2013.

NVIDIA-PG (2019), Cuda C Programming: design guide, PG-02829-001_v10.1, May, 2019, Cap 01 (Introduction) e Cap 02 (Programming Model).

CUDA RUNTIME API, Api Reference Manual, NVIDIA, July 2019.

Stringhini, Denise. Desenvolvimento de Aplicações em CUDA. Slides apresentados na ERAD-SP 2017. São Carlos/SP. Disponível em http://eradsp2017.lasdpc.icmc.usp.br/desenvolvimento-de-aplicaoes-em-cuda/ Último acesso em 22/11/2020.



Introdução ao Modelo de Programação CUDA

Paulo Sérgio Lopes de Souza pssouza@icmc.usp.br

Universidade de São Paulo / ICMC / SSC – São Carlos Laboratório de Sistemas Distribuídos e Programação Concorrente -LaSDPC







