Schematic 1

S2
A

S1
B

S0
C

D

NOT
GATE
for
$I_4 - I_7$

I_0
I_1
I_2
I_3
I_4
I_5
I_6
I_7

8:1
mux

Y