

Laboratorul 5: Monitoarele

1 Pregătire și Obiective

Obiectivul principal al acestui laborator este definirea și implementarea monitoarelor pentru toate interfețele dispozitivului verificat (DUT).

- **Monitorizarea interfețelor:** Înțelegerea rolului unui monitor ca unitate care observă și raportează activitatea de pe o interfață.
- **Independența componentelor:** Aplicarea principiilor de modularizare și reutilizare pentru a construi componente independente.
- **Asamblarea datelor:** Implementarea logicii de colectare a octeților și asamblarea lor în pachete.

2 Rolul Monitoarelor în Verificare

Un monitor este o unitate care urmărește o interfață și raportează orice activitate detectată pe aceasta. De exemplu, pe interfața de intrare, monitorul așteaptă activarea semnalului `packet_valid`, colectează datele de pe bus, le assemblează într-un pachet și le plasează într-un mailbox.

Utilizarea monitoarelor este esențială pentru modularizare; dacă generatorul sau BFM-ul sunt înlocuite, monitorul rămâne singura sursă sigură de informații despre ceea ce este condus efectiv spre DUT.

3 Fundament Teoretic: Aserții (SVA)

Aserțiile reprezintă un instrument esențial în verificare, permițând monitorizarea continuă a proprietăților unui design pe parcursul simulării. În SystemVerilog, acestea sunt utilizate pentru a valida comportamentul temporal și logic, semnalând erorile imediat ce o regulă de protocol este încălcată.

3.1 Tipuri de aserții

SystemVerilog clasifică aserțiile în două categorii principale:

- **Aserții imediate (*Immediate Assertions*):** Sunt evaluate secvențial, exact ca o instrucțiune `if`. Acestea depind de momentul execuției în procesul curent și nu necesită un semnal de ceas.

- **Aserti concurente (*Concurrent Assertions*):** Acestea sunt bazate pe evenimente de ceas și evaluează expresii pe parcursul mai multor cicli. Ele utilizează regiunea de eșantionare *Preponed* a simulatorului pentru a evita hazardele de date (*race conditions*).

3.2 Structura Ierarhică a SVA

O aserție concurentă este construită pe mai multe niveluri de abstractizare:

1. **Boolean Expressions:** Condiții logice simple (ex: `req == 1'b1`).
2. **Sequences:** Combină expresiile booleene folosind operatori temporali pentru a descrie un comportament liniar.
3. **Properties:** Încapsulează secvențe și adaugă operatori de implicație sau de repetare complexă.
4. **Assert Directive:** Comanda care activează verificarea propriu-zisă a proprietății (`assert property...`).

3.3 Operatori Temporali și de Implicație

Pentru definirea comportamentului în timp, SVA utilizează operatori specifici:

- **Delay (`##n`):** Specifică un număr de cicli de ceas între două evenimente (ex: `a ##2 b` înseamnă că dacă *a* este activ, *b* trebuie să fie activ exact peste 2 cicli).
- **Overlapping Implication (`|->`):** Rezultatul este evaluat în același ciclu de ceas în care condiția (antecedentul) este satisfăcută.
- **Non-overlapping Implication (`|=>`):** Rezultatul este evaluat la un ciclu de ceas după satisfacerea condiției.

3.4 Directive de Verificare

Pe lângă `assert`, SystemVerilog definește și alte moduri de utilizare a proprietăților:

- **assume:** Folosită pentru a constrânge mediul de test sau pentru instrumentele de verificare formală.
- **cover:** Monitorizează dacă o anumită secvență de evenimente a avut loc în timpul simulării (pentru *Functional Coverage*).

4 Instrucțiuni de lucru

4.1 Definirea Monitoarelor

Urmați instrucțiunile din fișierele sursă pentru a completa definițiile claselor de monitorizare:

- **Input Monitor (`svbt_data_in_monitor.sv`):** Implementați logica de captură a datelor atunci când `packet_valid` este asertat.

- **Output Monitor (svbt_channel_out_monitor.sv):** Implementați monitorizarea canalelor de ieșire pentru a detecta pachetele care părăsesc routerul.

4.2 Integrarea în Environment

La finalul acestui laborator, arhitectura va arăta în felul următor:




Figura 1: Arhitectura mediului cu Monitoare (Generators → BFMs → DUT ← Monitors)

Notă: Detaliile de implementare specifice fiecărui protocol de interfață sunt marcate cu comentarii *//LAB* în fișierele furnizate.