Subjecte VHDL 2010

Editare, compilare, simulare

- 1. Funcțiile logice SAU-EXCLUSIV, COINCIDENȚĂ și ȘI-SAU-NU descriere structurală
- 2. Convertor de cod din BCD în Gray
- 3. Convertor de cod din 2421 în BCD
- 4. Convertor de cod din Exces 3 în BCD
- 5. Codificator zecimal BCD
- 6. Decodificator BCD zecimal
- 7. Decodificator binar pe 4 biţi
- 8. MUX cu parametri generici exemplificare pt. MUX 8:1
- 9. DEMUX cu parametri generici exemplificare pt. DEMUX 1:8
- 10. Comparator de egalitate pe 2 biți descriere structurală
- 11. Comparator de egalitate pe 2 biți descriere comportamentală
- 12. Comparator de egalitate pe 2 biți descriere "flux de date"
- 13. Scăzător complet pe 1 bit descriere structurală
- 14. Sumator-scăzător pe 4 biți descriere comportamentală
- 15. Memorie ROM 16 x 4 biti
- 16. Memorie RAM 16 x 4 biţi
- 17. Unitate aritmetico-logică (+, -, x, /; SI, NU, SAU, SAU-EXCLUSIV)
- 18. Bistabil D sincron, cu intrări asincrone și cu proces pt. tact descriere comportamentală
- 19. Bistabil JK sincron, cu intrări asincrone și cu proces pt. tact descriere comportamentală
- 20. Bistabil T sincron, cu intrări asincrone și cu proces pt. tact descriere comportamentală
- 21. Numărător binar sincron (operații: resetare, numărare, încărcare paralelă)
- 22. Numărător zecimal sincron (operații: resetare, numărare, încărcare paralelă)
- 23. Registru universal sincron (memorare, încărcare paralelă, deplasare dreapta, deplasare stânga, resetare)
- 24. Generator de numere pseudoaleatoare pe 4 biți descriere structurală
- 25. Memorie FIFO 4 x 4 biti
- 26. Memorie LIFO 4 x 4 biti
- 27. Modul de simulare pentru sumator complet pe 1 bit
- 28. Modul de simulare pentru scăzător complet pe 1 bit
- 29. Modul de simulare pentru comparator pe 1 bit
- 30. Modul de simulare pt. MUX 4:1
- 31. Modul de simulare pt. DEMUX 1:4
- 32. Modul de simulare pentru buffer three-state pe 8 biţi
- 33. Modul de simulare pt. bistabil D sincron
- 34. Modul de simulare pt. bistabil JK sincron
- 35. Modul de simulare pt. bistabil T sincron
- 36. Modul de simulare pt. registru de deplasare stânga-dreapta și dreapta-stânga