Subjecte VHDL 2008

Editare, compilare, simulare

- 1. Descriere comportamentala a functiilor logice NU, SI, SAU, SI-NU, SAU-NU
- 2. Descriere structurala a functiilor logice SAU-EXCLUSIV si COINCIDENTA
- 3. Convertor de cod din BCD în Gray
- 4. Convertor de cod din 2421 în BCD
- 5. Convertor de cod din Exces 3 în BCD
- 6. Codificator prioritar zecimal BCD
- 7. Decodificator BCD zecimal
- 8. Decodificator BCD binar
- 9. MUX cu parametri generici exemplificare pt. MUX 8:1
- 10. DEMUX cu parametri generici exemplificare pt. DEMUX 1:8
- 11. Comparator de numere pe 2 biti descriere structurala
- 12. Comparator de numere pe 2 biti descriere comportamentala
- 13. Comparator de numere pe 2 biti descriere "flux de date"
- 14. Memorie ROM 16 x 4 biti
- 15. Memorie RAM 16 x 4 biti
- 16. Unitate aritmetico-logica (+, -, x, /; SI, NU, SAU, SAU-EXCLUSIV)
- 17. Bistabil D (descriere comportamentala) cu proces pt. tact
- 18. Bistabil JK (descriere comportamentala) cu proces pt. tact
- 19. Bistabil T (descriere comportamentala) cu proces pt. tact
- 20. Numarator binar (operatii: resetare, numarare, încarcare paralela)
- 21. Numarator zecimal (operatii: resetare, numarare, încarcare paralela)
- 22. Numarator modulo "n" (cu parametri generici)
- 23. Registru universal (memorare, încarcare paralela, deplasare dreapta, deplasare stânga, resetare)
- 24. Descriere structurala generator de numere pseudoaleatoare pe 4 biti
- 25. Memorie FIFO 4 x 4 biti
- 26. Memorie LIFO 4 x 4 biti
- 27. Modul de simulare pentru sumator complet pe 1 bit
- 28. Modul de simulare pentru scazator complet pe 1 bit
- 29. Modul de simulare pentru comparator pe 1 bit
- 30. Modul de simulare pt. MUX 4:1
- 31. Modul de simulare pt. DEMUX 1:4
- 32. Modul de simulare pentru buffer three-state pe 8 biti
- 33. Modul de simulare pt. bistabil D
- 34. Modul de simulare pt. bistabil JK
- 35. Modul de simulare pt. bistabil T
- 36. Modul de simulare pt. registru de deplasare stânga-dreapta si dreapta-stânga