

ANEXA 2


EDITORUL SCHEMATIC ȘI SIMULATORUL

ACTIVE-HDL

După pornirea Active-HDL se creează un New Workspace (cu numele dorit de utilizator) și apoi se utilizează Wizard-ul pentru a crea un proiect gol (Empty Design) cu numele dorit de utilizator.

1. Inițializarea editorului schematic

Editorul schematic poate fi activat în mai multe moduri. Cea mai rapidă modalitate de a desena o nouă schemă este următoarea:

1. Porniți **Active-HDL** făcând dublu-clic pe pictograma corespunzătoare ;
2. Când apare fereastra **Getting Started**, selectați **Create New Workspace** pentru a deschide fereastra **New Design Wizard** (figura A-2.1);












Figura A-2.1 *Posibilitățile de creare a unui nou proiect*

3. Selectați **Create an empty design** și apoi scrieți numele proiectului, directorul și eventual un nume diferit pentru biblioteca proiectului. Se permite, în mod adițional, selectarea instrumentelor pentru sinteză și implementare fizică, selectarea familiei de dispozitive FPGA, a configurației editorului schematic și a limbajului de descriere hardware;
4. Bibliotecile pe care le puteți folosi în proiect se pot vizualiza cu **View Library Manager** din meniu sau cu butonul . Veți observa bibliotecile disponibile. Se pot adăuga mai multe biblioteci la proiectul curent cu  sau renunța cu . Închideți fereastra **Library Manager**;
5. Porniți editorul schematic activând butonul **New Diagram**  din lista din stânga de sub meniuri sau selectând opțiunea **Add New File** din **Design Browser** și alegând **Block Diagram** (cu numele dorit de utilizator);
6. Fereastra editorului schematic va deschide o pagină schematică (.bde). Dacă nu ați dat nume paginii, ea va fi numită „BlocDiagram”, urmată de un număr (numerotarea începe cu 1). Puteți să creați câte pagini doriți.

2. Operații de bază pentru introducerea desenelor

După crearea unei pagini schematice, realizați următoarele:

- Setări pagina schematică, orientarea și tipul bordurii cu opțiunea **Page Setup** din meniul **File**;
- Selectați modul **Symbol** făcând clic pe pictograma  din bara de instrumente orizontală. Se deschide fereastra **Symbols Toolbox**. Începeți să introduceți dispozitive selectându-le în fereastra cu simboluri și trăgându-le pe pagină;
- Selectați modul **Wire** făcând clic pe pictograma  și desenați conexiunile între pini;
- Pentru a adăuga terminale (intrări / ieșiri) selectați pictograma , alegeți tipul de terminal dorit și plasați-l pe schemă. Puteți modifica numele atașate implicit la terminale prin editarea lor. Legarea terminalelor se face tot cu fire Wire;
- Pentru a opera schimbări în desenul schematic, faceți clic pe pictograma **Select** .

La pornirea editorului schematic, următoarele operații sunt realizate automat:

- Lista simbolurilor este încărcată în memorie. Lista conține toate simbolurile din toate bibliotecile care au fost selectate pentru proiect.


Lista conține doar numele simbolurilor și nu simbolurile propriu-zise;

- Fișierul cu conținutul proiectului (*.aws) este deschis și în el se va încărca lista de pagini schematice care aparțin proiectului curent;
- Schemele folosite înainte vor fi deschise. Ele vor arăta exact așa cum au fost afișate pe ecran, incluzând pozițiile ferestrei, *zoom*-ul și alte setări care au fost salvate în timpul ultimei sesiuni.

Figura A-2.2 arată fereastra principală a editorului schematic. Ea a fost proiectată pentru a simplifica introducerea desenului. De remarcat că pot fi deschise mai multe ferestre cu scheme.

3. Operațiile de introducere a schemei

Operațiile de introducere a desenului sunt controlate de comenzile descrise în continuare.

Pictograma **Symbols toolbox**  activează fereastra cu simbolurile dispozitivelor. Fereastra deschisă include în afară de tipurile de simboluri și descrierea lor și posibilitatea căutării componentelor.








Figura A-2.2 Fereastra principală a editorului schematic

Pictograma **Wire**  activează modul de desenare a firelor. Făcând clic pe un pin, începeți un fir. Făcând clic pe un alt pin se desenează un fir. Făcând clic pe un spațiu gol se începe un fir cu simbolul terminal de fir, care se poate termina în alt punct de pe schemă .

Pictograma **Bus**  permite desenarea magistrelor făcând clic la orice locație a ecranului . Pentru adăugarea unui terminal unei magistrale, faceți clic cu butonul din dreapta al mouse-ului și selectați Terminal.

Legăturile dintre magistrale și pinii “bus-taps” arată ca în figura A-2.3.




Figura A-2.3 Pin bus-tap legat de magistrală

Făcând clic pe o magistrală și apoi pe simbolul pinilor se vor conecta automat acești pini cu magistrala și apoi se vor numerota secvențial “bus-taps” (derivațiile magistralei) ca în figura A-2.4.









Figura A-2.4 Conectarea și numerotarea firelor individuale la magistrală


Pictograma **Terminal**  permite alegerea terminalelor de I/O și denumirea lor.

Pictogramele **Power Symbol**  sau  permit plasarea directă a simbolurilor alimentării (VCC și GND) pe pagina schematică.

Pictograma **Graphics toolbox**  permite desenarea elementelor grafice. Tot ceea ce este desenat în acest mod nu are proprietăți electrice. Acest mod trebuie folosit doar pentru desene neelectrice sau pentru adăugarea de informații adiționale care nu necesită salvarea în baza de date electrică.

4. Operații generale

Pictograma **Select**  este cea mai folosită operație. Permite selectarea obiectelor din schemă pentru procesarea în continuare. Opțiunea **Select** este setată implicit cu câteva operații de editare schematică.

Pictograma **Hierarchy Push/Pop**  activează cursorul ierarhic. Făcând dublu clic cu mouse-ul pe un macrou se va afișa schema sa internă și se va activa cursorul. Făcând dublu clic pe un spațiu gol în schema internă, se va reveni la macrou și se va dezactiva cursorul.




Pictogramele **Select** și **Hierarchy Push/Pop** nu produc schimbări ale desenului. Ele doar facilitează alte operații pe scheme.



Afișarea riglei este controlată din Tools / Preferences / Editors / Block Diagram Editor la opțiunea **Rulers visible**. Rigla este afișată în stânga (rigla verticală) și sus (rigla orizontală) în fiecare fereastră schematică. Rigla poate fi marcată în *inch* (riglă engleză) sau milimetri (riglă metrică).



Din Tools / Preferences / Editors / Block Diagram Editor la opțiunea **Grid** putem stabili dacă să se vadă caroiajul sau nu și care să fie dimensiunea unui pătrățel al grilei de desen.




5. Verificarea desenului

Verificarea desenului este compusă din două etape: *verificarea conexiunilor* și *simularea*. Verificarea conectării schematice se face din meniul **Diagram** cu comanda **Check Diagram**. Rezultatele se afișează în consolă și se înscriu în fișierul *log*.

Pentru a putea simula o schemă este necesară întâi compilarea ei. Compilarea se face cu comenzile din meniul **Design** sau cu pictogramele  **Compile**,  **Compile All** sau  **Compile All with File Reorder**. Compilarea fișierului curent se poate face și de la tastatură cu comanda **F11**.

Dacă fișierul nu a fost compilat încă, în dreptul lui apare semnul întrebării . Dacă în urma compilării s-au descoperit erori în dreptul fișierului apare semnul . Pentru atenționări (warnings) se folosește

semnul exclamării . Erorile și atenționările apar în fereastra **Console**. Dacă fișierul a fost compilat cu succes (situație indicată în Design Browser cu marcajul  în dreptul fișierului), în partea de sus a Design Browser, în listă, trebuie selectat numele dat schemei ce urmează a fi simulată.

Pictograma **New Waveform**  deschide o fereastră de simulare și lansează în execuție simulatorul. Din meniul **Waveform** sau cu pictograma  se adaugă cu **Add** semnalele în fereastra de simulare. Selectând cu mouse-ul un semnal se vor activa în meniul **Waveform** comanda **Stimulators** și pe bara de instrumente pictograma , care permit asocierea de valori logice corespunzătoare intrărilor schemei desenate. Figura A-2.5 prezintă fereastra în care apar stimulii ce pot fi asociați semnalelor logice. Este de reținut că atunci când aveți fire simple (wire) aveți la dispoziție posibilitatea de a asocia taste de la tastatură pentru semnale, după cum se vede în figura A-2.6.

Urmează acum să se facă simularea propriu-zisă a funcționării schemei. Simularea se face utilizând meniul **Simulation** sau bara de pictograme din figura A-2.7. Din meniu trebuie selectată **Initialize Simulation** pentru a inițializa simularea.




Figura A-2.5 Fereastra pentru stimuli












Figura A-2.6 Asocierea de stimuli de la tastatură



Figura A-2.7 Pictogramele pentru comenzile simulării

Pictograma **Run**  pornește simularea pe o perioadă nespecificată de timp. Pictograma **Run For**  face o simulare pe o perioadă de timp (pas) specificată în lista din figura A-2.7 (valoarea de 1 ns). Pictograma **Run Until**  face simularea pe o perioadă de timp care se alege din fereastra care se deschide în urma acționării ei.

În timpul simulării se poate folosi comanda , pentru a face o pauză în simulare. Pictograma  este utilizată pentru a opri simularea.

Dacă doriți să terminați o sesiune de simulare, în meniul **Simulation** există comanda de **End Simulation** sau se poate folosi pictograma . Puteți să ștergeți formele de undă cu comanda **Clear All Waveforms** din meniul **Waveform**, . Dacă se dorește restartarea simulării se poate folosi comanda **Restart Simulation** din meniu sau pictograma .

O altă sesiune nouă de simulare se pornește reinițializând simularea din meniu.

În figura A-2.8 este prezentată o fereastră de simulare în care se pot urmări formele de undă rezultate în urma simulării.




Figura A-2.8 Fereastră de simulare

Pentru a vizualiza valorile logice ale semnalelor și în fereastra editorului schematic, în meniul **Diagram** se selectează **Probes** și apoi **Add Probes**, care deschide fereastra cu același nume, de unde se poate alege dacă probele să apară pe pinii componentelor, pe terminale sau pe firele care au denumiri specificate. Atunci în fereastra editorului schematic probele vor arăta, de exemplu, ca în figura A-2.9.





Figura A-2.9 Probe în fereastra de editare

La avansarea pașilor de simulare în fereastra Waveform de simulare, valorile probelor din fereastra de editare se modifică și ele.

6. Utilizarea și editarea simbolurilor


Pentru a plasa o nouă componentă pe o pagină schematică, comutați pe modul **Symbol** activând pictograma **Symbols Toolbox**  (vezi figura A-2.2). O fereastră cu o bibliotecă de simboluri este automat afișată în partea dreaptă a ecranului (vezi figura A-2.2).

Pentru a găsi componenta dorită, faceți clic pe un simbol listat în fereastră pentru a face să apară cursorul evidențiat. Apoi, parcurgeți lista de simboluri cu cursorul sau cu bara de defilare. Dacă tipăriți numele simbolului în partea de sus a ferestrei, el va fi automat căutat și evidențiat în listă.

Simbolul curent selectat este evidențiat în albastru. Dacă trageți cursorul mouse-ului în fereastra schematică, simbolul grafic al componentei selectate va apare după cursor. Prin selectarea componentei puteți vedea simbolurile și fără să le plasați pe schemă, în partea de jos a ferestrei **Symbols Toolbox**. Plasarea se poate face și trăgând în fereastra schematică simbolul astfel afișat.


Pentru a plasa un simbol, deplasați simbolul atașat cursorului mouse-ului la locația dorită și lăsați butonul mouse-ului. Pe măsură ce mișcați simbolul spre partea exterioară a ferestrei, schema se va deplasa automat sub controlul software-ului de *auto-panning* (deplasare automată).

Puteți roti orice componentă selectată dacă apăsați butonul dreapta al mouse-ului cu comenzile de **Rotate** (puteți roti cu 90, 180 sau 270 de grade) sau apăsând **R** (rotire la dreapta), **L** (rotire la stânga). Pentru a plasa alt simbol pe schemă, selectați-l în fereastra **Symbols Toolbox** și repetați procesul de plasare a componentei.


Pentru a șterge simboluri trebuie să le selectați și apoi apăsați tasta **Del**. Putem șterge orice simbol, terminal sau fir în modul **Select** . Aceasta este modalitatea cea mai întrebuințată de a edita o schemă. Pentru a șterge un element puteți și să selectați opțiunea **Delete** din meniul **Edit**. Dacă ați șters din greșeală un simbol, puteți să îl puneți la loc activând opțiunea **Undo** din meniul **Edit**.

Toate contururile simbolurilor sunt dreptunghice. Ele sunt afișate atunci când simbolurile sunt selectate în modul **Select**. La plasarea pe pagină este necesar să existe un spațiu liber între simboluri.

Bibliotecile ACTIVE-HDL includ un număr mare de simboluri. Fiecare simbol are atributele lui care determină clasa și funcția sa logică. Atributele pot fi folosite pentru simplificarea căutării simbolurilor dorite.

Pentru a filtra simbolurile dorite din lista de simboluri, activați pictograma **Query Window**  care afișează în dreapta fereastra **Query Window**.

Toate simbolurile sunt automat denumite când sunt plasate pe schemă. Numele simbolului este compus dintr-un text (șir de caractere) și un sufix numeric, care este incrementat de fiecare dată când plasați un simbol nou. Exemple sunt U1, U2, U3 etc.

Pentru a gestiona parametrii la un dispozitiv schematic, comutați pe modul **Select**  și faceți clic dreapta cu mouse-ul pe componenta selectată. Alegeți **Properties** și va fi afișată fereastra **Symbol Properties** (figura A-2.10). Puteți să faceți modificări care vor fi în continuare utilizate pentru componenta respectivă.








Figura A-2.10 Fereastra *Symbol Properties*

Editorul de simboluri este destinat creării și editării de simboluri. El asigură editarea simbolurilor existente, crearea unor simboluri noi, salvarea sau încărcarea în / din fișiere externe (cu extensia ***.bds**) și utilizarea unei biblioteci care pune la dispoziție forme de circuite predefinite numite **Stencils** . Fereastra editorului de simboluri nu este condiționată de existența unei ferestre de editor schematic sau de limbaj de descriere hardware.

Editorul de simboluri poate fi activat prin mai multe metode. Dacă se folosește din meniul **File** comanda **New**, se poate alege **Symbol** și atunci se deschide o fereastră de **Wizard** care permite crearea unui simbol nou, cu nume, conținut, pini. Simbolul va fi introdus în biblioteca curentă și va putea fi observat în **Symbols Toolbox**. Dacă se alege **Symbol**  din lista din stânga de sub meniuri se deschide fereastra editorului de simboluri. Se pot folosi comenzile disponibile pentru a crea un nou simbol, cu caracteristicile dorite. O altă modalitate de activare pentru editare de simboluri este când ne aflăm pe o pagină de editare, în modul **Select**  și facem clic dreapta cu mouse-ul pe un simbol și alegem **Edit**. Se deschide automat fereastra **Add New Pins** și se pot face modificări asupra simbolului.

Dacă faceți modificări asupra unui simbol, toate aparițiile acestui simbol vor fi modificate. Se permite editarea doar a simbolurilor care nu au setat atributul Read-Only.

Editorul Schematic din ACTIVE-HDL permite și utilizarea **Fub**, activate din meniul **Diagram**, cu pictograma  sau cu comanda **F**. Un Fub este o reprezentare grafică a unui bloc logic creat și editat direct în Editorul Schematic. Interfațarea cu celelalte componente de pe schemă se face prin porturi, care apar ca pini.

Caracteristicile care fac diferența între simbolurile de componente și Fubs sunt următoarele:

- Forma, dimensiunea și numărul de pini a Fub pot fi modificate direct;
- În momentul în care un fir sau o magistrală se conectează la Fub se adaugă automat pini. Pinii se șterg dacă un fir sau o magistrală se deconectează de la Fub;
- Un Fub există ca o singură instanță, deci nu putem avea același Fub într-o schemă decât o dată. Acesta este motivul pentru Fub-urile nu apar în lista cu simboluri din Symbols Toolbox;
- Fub pot fi create doar în modalitatea de creare de sus în jos a proiectelor. Această situație este o consecință a faptului că simbolul pentru Fub este creat înainte de a se defini conținutul lui;
- Un Fub poate fi convertit într-un simbol obișnuit, dacă în modul **Select** se face clic dreapta cu mouse-ul și se alege comanda **Convert Fub to Symbol**.

În figura A-2.11 se poate vedea diferența între un simbol obișnuit și un Fub.








Figura A-2.11 Simbol și Fub

După crearea grafică a Fub-ului adăugarea pinilor se face sau prin comenzile **Select**, clic dreapta cu mouse-ul pe Fub, alegere **Edit** și activare fereastră **Add New Pin Toolbox**, cu pictograma , sau prin legarea de fire sau magistrale la Fub. În continuare, cu dublu clic pe Fub sau cu comanda **Push/Pop**  se creează un fișier sursă în care va trebui descrisă funcționarea Fub (implementarea lui).

7. Realizarea conexiunilor

Pentru a intra în modul de desenare a conexiunilor, faceți clic pe pictograma **Wire**  sau apăsați tasta **W**. Va apare imediat cursorul de conectare a firului care afișează un fir și un nod de fir. Făcând clic cu acest cursor la pini de componente sau la conexiunile firului se va începe o nouă conexiune. Firul va fi desenat după cum mișcați mouse-ul. Pentru a desena un colț sau un segment de fir, faceți clic în punctul în care doriți schimbarea direcției. Făcând clic pe alt pin sau fir se va termina conectarea firului. Pictograma **Wire** activează desenarea firelor simple. Există o mulțime de alte moduri de conectare a simbolurilor, prin magistrale sau legături între fire și magistrale ("*bus taps*").

Pictograma **Power Symbol**  este folosită pentru conectarea firelor la alimentare sau la masă.

Pictograma **Undo**  din meniul **Edit** este folosită pentru anularea ultimei operații de conectare.

Editorul schematic permite desenarea unui fir numai dacă este corect din punct de vedere electric și dacă reprezintă o conexiune fizică între pinii componentei sau terminalele de intrare / ieșire (*I/O terminals*). Pentru a termina temporar un fir în orice loc de pe ecran, faceți dublu clic și firul se


va termina cu simbolul terminal de fir, care este un pătrățel de culoare magenta.

Pentru a modifica un nume de net la un fir existent faceți dublu clic cu mouse-ul pe fir și din fereastra de proprietăți (**Wire Properties**) care se deschide selectați **View Texts** și bifați **Name**. Numele asociat automat firului va apare lângă fir scris cu albastru. Cu dublu clic numele intră în regim de editare și poate fi modificat după dorința utilizatorului. Pentru a șterge un nume de fir, faceți clic pe nume și apăsați butonul **Delete**.


Pentru a muta un nume de fir de conexiune la altă locație, comutați pe modul **Select**, faceți clic pe nume și trageți-l la locația dorită lângă fir.

Când selectați modul *wiring* (cablare) editorul este în modul *auto-panning*. De fiecare dată când mutați cursorul mai aproape de marginea ferestrei, acesta va aluneca în mod automat pentru a permite accesul imediat la alte părți ale schemei fără a folosi barele de derulare.

Pentru a activa legarea automată, selectăm Tools / Preferences / Editors / Block Diagram Editor și la opțiunea **Autorouting** bifăm **Enabled**. Tot aici putem limita timpul necesar algoritmului “*automatic routing*” pentru a căuta conexiunea cea mai bună. Evident că se poate face dezactivarea opțiunii și atunci nu se mai poate face legare automată.



Pictograma **I/O Terminal**  permite plasarea terminalelor de I/O pe paginile schematice. Ele pot fi direct conectate la fire și magistrale.

Terminalele de intrare-ieșire reprezintă macrourele ierarhice ale pinilor de intrare-ieșire. Ele sunt doar simboluri logice de conectare și nu reprezintă nici o conexiune fizică. Doar terminalele de intrare-ieșire din nivelul cel mai înalt al schemei sunt convertite în pini de intrare-ieșire ai dispozitivului și vor fi adăugați *netlist*-ei ca pini conectori.

Pentru a plasa un terminal de intrare-ieșire, faceți clic pe pictograma **I/O Terminal**  și veți alege tipul său (intrare, ieșire, bidirecțional, pentru fire sau bus-uri). Terminalul apare cu un nume dat automat de editorul schematic. Numele poate fi editat și schimbat de utilizator.

Putem plasa un terminal pe schemă înainte sau în timp ce desenăm o conexiune. Pentru a termina un fir cu un terminal de intrare-ieșire, începem să desenăm firul și când ajungem la locația unde ar trebui plasat terminalul, facem clic pe butonul din dreapta al *mouse*-ului pentru a alege un terminal. Terminalul va fi plasat la locația unde firul a fost terminat anterior.

Putem plasa un șir de terminale de intrare-ieșire similare deoarece la activarea pictogramei terminalul respectiv rămâne atașat la cursorul *mouse*-ului.

În editorul schematic al ACTIVE-HDL există posibilitatea plasării de conecitoare globale pentru fire  și de conecitoare globale pentru bus-uri . Conectoarele globale pentru fire sunt utilizate de obicei pentru a lega împreună prin legături de tip logic semnale globale cum ar fi cele de Clock sau Reset. Numele conectorului global pentru fire va fi identic cu numele pinilor componentelor sau cu ale unor terminale. În figura A-2.12 se observă un exemplu de conector global pentru semnalul de tact CLK.




Figura A-2.12 Conector global pentru fire

Avantajul principal al acestor tipuri de conectori este că nu se mai desenează pe schemă atâtea fire, ceea ce determină o simplificare a schemei.

8. Magistrale

O magistrală este folosită la reprezentarea conexiunilor de fire multiple printr-o singură linie grafică. În locul trasării de fire separate, se poate crea o singură linie de magistrală care conține toate firele. În mod obișnuit, magistralele reprezintă liniile de semnal de același tip (ex. toate liniile de adresă sau toate liniile de date). Oricum, magistrala poate fi folosită la conectarea oricăror tipuri de semnal, nu neapărat aflate într-o relație. Magistralele sunt proiectate să facă schemele mai accesibile, și utilizarea lor depinde de aplicația specifică.

Deoarece conexiunile magistralei depind de modul în care sunt denumiți membrii magistralei și nu de modul în care apar în schemă, este mai ușor să faci o greșală folosind conexiunile magistralei în locul conexiunilor de fire singulare.

O magistrală poate să aibă sau nu, un nume. Un nume generic de magistrală trebuie să conțină numele tabloului (ex. DATA) și definirea indexurilor de semnal superior și inferior (ex. [0:15]). Un nume tipic de magistrală este o combinație între nume și index:

NAME[X:Y]

unde X,Y sunt numere întregi mai mari sau egale cu 0.

Numărul de semnale N dintr-o magistrală este calculat cu formula:

$$N = |X - Y| + 1$$

Observăm că e posibil să avem $X = Y$, adică o magistrală care are un singur semnal, ex. DATA[3:3].

Fiecare linie de semnal de magistrală NAME[X:Y] are mai multe fire singulare cu propriile nume definite ca NAMEA, unde A este un număr din intervalul lui X,Y (inclusiv ambele limite). De exemplu, magistrala DATA[0:3] conține semnalele DATA0, DATA1, DATA2, DATA3.

Atenție! Numele magistralei nu trebuie să se termine cu o cifră. Aceasta conduce la conexiuni nedorite. De exemplu, magistralele DATA1[0:7] și DATA[0:10] vor avea o conexiune prin DATA10 care este un membru al ambelor magistrale.

Un exemplu de magistrală, DATA[7:0], este dat în figura A-2.13.




Figura A-2.13 Magistrală

8.1 Ordinea semnalelor magistralei

Magistralele NAME[X:Y] și NAME[Y:X] conțin aceeași mulțime de semnale, dar acestea definesc o ordine diferită a semnalelor în magistrală.

Ordinea de definire a semnalelor este importantă când o magistrală este conectată cu un pin de magistrală. Semnificația membrilor magistralei este dată de programul pentru care Editorul Schematic produce date. În

proiectele XILINX magistralele trebuie definite cu cel mai semnificativ bit (cel cu indexul mai mare) pe prima poziție și cel mai puțin semnificativ bit fiind ultimul. De exemplu, magistrala cu 4 membri DATA[0:3] are bitul cel mai semnificativ DATA0 definit ca fiind primul și bitul cel mai puțin semnificativ DATA3 definit ultimul.

NOTĂ: Folosirea aceleiași ordini de definire a semnalelor (adică fie de la MSB (*most significant bit*) la LSB (*least significant bit*), fie invers în tot proiectul este foarte recomandată. Amestecarea ordinii de definire poate fi o sursă de erori!

8.2 Ordinea pinilor de magistrală

Când se conectează o magistrală la un pin, conexiunile dintre semnalele conținute în aceste două obiecte vor fi stabilite în ordinea definirii semnalelor, adică de la *bitul definit primul* la *bitul definit ultimul*.

Dacă numărul de semnale din linia de semnal a magistralei și pinul de magistrală sunt diferite, semnalele cu indecșii care depășesc numărul semnalelor din magistrala mai mică nu vor fi conectați deloc.

De exemplu, conectând un pin de magistrală al unui simbol A[0:3] la magistrala Bus[7:0] (figura A-2.14), se vor crea următoarele conexiuni:

pin A0 = semnal Bus3, pin A1 = semnal Bus4, pin A2 = semnal Bus5, pin A3 = semnal Bus6. Semnalele Bus0, Bus1, Bus2, Bus7 nu vor fi conectate.




Figura A-2.14 Exemplu de conectare între magistrală și pin de magistrală

NOTĂ: Numele magistrelor și a pinilor de magistrală sunt irelevante pentru efectuarea conexiunilor fizice. De exemplu, conectând pinul de magistrală A[0:3] la magistrala A[3:15] vor fi produse următoarele conexiuni: pin A0 = semnal A3, pin A1 = semnal A4, pin A2 = semnal A5, pin A3 = semnal A6.

8.3 Terminalele de magistrală

Terminalele de magistrală care reprezintă pini de magistrală în proiectul ierarhic, sunt supuse aceluiași reguli de conectivitate ca și magistralele și pinii de magistrală. Pinii de magistrală sunt folosiți la conectarea unei magistrale direct la pinii simbolului (figura A-2.15). Terminalele de magistrală duc la economisirea spațiului în schemă și o fac mai clară.




Figura A-2.15 Terminal de magistrală

NOTĂ: Cu excepția cazului când unei magistrale îi este asignat un nume specific, numele terminalului de magistrală va fi automat asignat liniei de semnal a magistralei conectate.


8.4 Magistrale fără nume


Pinii de magistrală pot fi conectați prin magistrale fără nume. În acest caz, semnalele magistralei sunt conectate via membrii de magistrală fără nume, iar ordinea de conectare este guvernată de ordinea de definire a pinului de magistrală. De exemplu, conectând pinul de magistrală A[0:8] la pinul de magistrală D[3:0] printr-o magistrală fără nume vor fi produse următoarele conectări: *pin A0=pin D3, pin A1=pin D2, pin A2=pin D1, pin A3=pin D0*. Pinii de la A4 la A8 nu vor fi conectați.

9. Gestiunea proiectului multi-pagină

Se vor folosi proiecte multi-pagină de câte ori proiectul este prea mare ca să încapă pe un sigur ecran. Un proiect multi-pagină presupune existența mai multor pagini (ecrane) într-un același fișier. Important de reținut este că dacă denumim un semnal sau un terminal într-o pagină (ecran) identic cu alt semnal sau terminal din alte pagini, mediul va face automat legături logice între ele, considerându-le același semnal sau terminal.

9.1 Adăugarea noilor pagini

Pentru a crea inițial o nouă pagină schematică vidă, din **Design Browser**, tab-ul **File**, cu **Add New File** se alege **Block Diagram** și se dă numele, de exemplu, „test”. La fel se poate utiliza și comanda **New Diagram**  din lista din stânga de sub meniuri, dar atunci trebuie salvată pagina cu **Save** din meniul **File**, pentru a-i putea da un nume dorit. În cazul în care nu dorim să denumim noi pagina schematică, mediul asociază automat la o pagină schematică denumirea **BlockDiagram**, urmată de un indice, care crește pe măsura adăugării paginilor noi.

Din meniul **Diagram**, cu comanda **Multiple pages, Add Page**  se pot crea câte pagini se consideră necesare pentru proiectul multi-pagină respectiv. Fiecare nouă pagină (ecran) este automat adăugată la conținutul proiectului curent. Poziționarea pe ecrane diferite se face prin comenzile de pe banda de derulare din dreapta, conform figurii A-2.16. În partea dreaptă avem fereastra **Block Diagram Editor**.







Figura A-2.16 Alegerea paginilor în proiect multi-pagină

Comanda  permite deschiderea paginii selectate într-o pagină separată.


9.2 Adăugarea la un proiect a unor pagini existente

Pentru a adăuga la proiectul curent o schemă din alt proiect, se utilizează meniul **Diagram, Multiple pages, Add Pages From File** . De asemenea se poate folosi comanda **Add Pages From File**  din fereastra Block Diagram Editor (figura A-2.17).

Se selectează în fereastra **Add Files** fișierul(e) schemelor care se doresc a fi adăugate și se execută clic pe butonul **Add**. Editorul schematic citește fiecare pagină adăugată și verifică dacă simbolurile folosite în aceste scheme sunt disponibile și dacă nu există numere de referință duplicate. Pentru a selecta fișiere de pe alte unități de memorie externă sau directoare, se face modificarea în Look In. Lista paginilor proiectului va fi instantaneu adusă la zi și va fi afișată în Design Browser, tab-ul File.

Notă: Editorul schematic adaugă automat la proiectul curent bibliotecile utilizate de către paginile nou adăugate.

9.3 Deschiderea paginilor care nu aparțin proiectului


Când se execută clic pe pictograma **Open**  sau pe opțiunea **Open** din meniul **File**, sunt afișate doar paginile care aparțin proiectului curent. Dacă se dorește deschiderea unei pagini care nu aparține proiectului curent, se folosește căutarea fișierelor adiționale pe hard discuri și în directoare.

Schemele nou deschise pot fi editate. Cu toate acestea, ele nu aparțin proiectului până când opțiunea **Add Current Document** din meniul **Design** nu este activată.

Notă: Când o planșă schematică din alt proiect este deschisă, ea este copiată în directorul proiectului curent, astfel încât orice modificare a schemei nu va afecta proiectul din care a fost copiată.

Numele de referință ale componentelor din paginile adăugate sunt verificate pentru evitarea posibilelor conflicte cu numele de referință din paginile proiectului. Dacă se vor detecta numere duplicat pe noua pagină, acestea vor fi modificate.

9.4 Eliminarea paginilor din proiect

Pentru a elimina o pagină din proiectul curent, se selectează din meniul **Diagram**, comanda **Multiple pages, Remove Current Page** . La fel se poate șterge pagina din fereastra **Block Diagram Editor**. După ce se cere confirmarea ștergerii, pagina ștearsă nu va mai fi parte din proiect și va dispărea din fereastra **Block Diagram Editor**.

Notă: Opțiunea **Delete** elimină pagina din conținutul proiectului și șterge fișierul schematic de pe disc.

9.5 Deschiderea paginilor proiectului

Pentru a deschide paginile cu scheme care aparțin proiectului curent, se execută dublu clic pe numele schemei din **Design Browser**, tab-ul **File**. Acestea pot fi de asemenea accesate din meniul **File**, prin **Open**.

9.6 Renumerotarea referințelor de simbol

Numerele de referință ale simbolurilor sunt asociate secvențial, în ordinea în care sunt plasate pe paginile schematice. Drept rezultat aceste numere, în proiectarea multi-pagină a schemelor, pot fi aleatoare. Pentru a ordona numerele simbolurilor după pagină, se permite modificarea identificatorilor de referință doriți pe fiecare pagină.

De exemplu, simbolurile de pe prima pagină pot începe cu U100. Pe a doua pagină ele pot începe cu U200 etc. Această convenție de numire simplifică urmărirea simbolurilor pe paginile schematice.

9.7 Reguli de conectivitate pentru schemele multi-pagină

Toate rețelele cu nume identice sunt automat conectate de către editor. Această regulă se aplică atât proiectului mono-pagină cât și celui multi-pagină. Din această cauză nu este necesară conectarea circuitelor de pe diferite pagini cu conectori sau pini terminali.

Toate rețelele de fire cu nume identice sunt conectate împreună. Magistralele cu nume identice sunt conectate doar prin numele de fire membre.

10. Proiecte ierarhice

Pentru crearea unui proiect ierarhic se pot folosi 2 metodologii diferite: **Top – Down** (de sus în jos) sau **Bottom – Up** (de jos în sus). În practică de multe ori se folosește un mixaj dintre aceste două metode de proiectare.

La abordarea **Top – Down** se pornește de la nivelul cel mai înalt al proiectului, se creează o structură de blocuri cu conexiunile dintre ele și abia apoi aceste blocuri se definesc utilizând module simple.


La abordarea **Bottom – Up** proiectantul creează blocurile cele mai simple, care apoi sunt folosite pentru a realiza blocuri mai complexe. Procesul se repetă până când se ajunge la ultimul nivel, cel mai înalt, al structurii proiectului.

Din punctul de vedere al conținutului, simbolurile folosite pot fi macro-uri sau primitive. În mod evident primitivele sunt simboluri care nu au la bază diagrame logice mai mici, ci sunt create altfel (de exemplu, ca diagramă de stare). Macro-urile au conținutul descris folosind o diagramă bloc.


Structura unui proiect ierarhic poate fi observată în Design Browser în tab-ul **Structure**.

În cele ce urmează prezentăm pas cu pas un proces care arată cum se creează și se folosesc proiecte ierarhice în ACTIVE-HDL. Pentru o mai bună exemplificare a proiectului ierarhic, se va crea și simula interactiv un proiect simplu. Pentru simplitate, în schemă vor fi folosite doar componente care există construite implicit și componente din biblioteca xc4000e.


Pasul 1. Se creează un nou proiect, denumit Ierarhic

Se alege din meniu **File, New** și **Design** sau se execută clic pe pictograma Design  din lista din stânga sus de sub meniuri. Se folosește fereastra de **Wizard** pentru a crea un proiect gol cu numele Ierarhic. Apoi din Design Browser, tab-ul File, cu **Add New File** se alege **Block Diagram** și se dă numele **sch1** primei scheme. Se deschide o fereastră de editare pentru această schemă.

Pasul 2. Se selectează biblioteca pentru proiect

Se selectează **View Library Manager** din meniul View sau cu butonul . În fereastra **Libraries** se selectează biblioteca xc4000e și cu clic dreapta se alege **Add to Symbols Toolbox**.

Pasul 3. Se creează prima schemă (sch1.bde)

Se execută clic pe pictograma **Symbols Toolbox** . Din fereastra deschisă, din lista pentru xc4000e se selectează simbolul NAND2. Apoi se desenează schema din figura A-2.17, incluzând terminalele de intrare InA, InB, InC și de ieșire Out. Se salvează schema folosind opțiunea **Save** din meniul **File**.




Figura A-2.17 Schema sch1

Pasul 4. Se creează simbolul sch1

Se compilează fișierul **sch1.bde**. Dacă nu există erori, în biblioteca proiectului se adaugă sch1. În același timp **sch1** apare și în **Symbols Toolbox**, la Ierarhic, **Units without Symbols**. Dacă se face clic aici pe sch1 în partea de jos a ferestrei apare un simbol dreptunghiular pentru sch1, cu pinii de intrare InA, InB, InC și ieșirea Out. Acest simbol poate fi utilizat ca orice alt simbol din bibliotecă. După utilizarea cel puțin o dată a simbolului într-o pagină schematică, sch1 va dispărea din zona **Units without Symbols** și va apare la Ierarhic.

Pasul 5. Se creează a doua schemă (sch2.bde)

Din Design Browser, tab-ul File, cu **Add New File** se alege **Block Diagram** și se dă numele **sch2** celei de-a doua scheme. Se desenează schema din figura A-2.18. Se folosesc ca și terminale de intrare Set, D, CLK și Reset, iar terminalul de ieșire se va denumi Q. Se salvează schema folosind opțiunea **Save** din meniul **File**.

Pasul 6. Se creează simbolul sch2

Se compilează fișierul **sch2.bde**. Dacă nu există erori, în biblioteca proiectului se adaugă **sch2**. **sch2** apare și în **Symbols Toolbox**, la Ierarhic,

Units without Symbols. Simbolul **sch2** va avea pinii de intrare Set, D, CLK și Reset și pinul de ieșire Q.




Figura A-2.18 Schema *sch2*

Pasul 7. Se creează o nouă pagină pentru nivelul superior

Din Design Browser, tab-ul File, cu **Add New File** se alege **Block Diagram** și se denumește cu numele **top**. O nouă pagină schematică va fi deschisă, pe care o vom considera nivelul cel mai înalt. Se desenează schema prezentată în figura A-2.19. Se plasează în schemă două copii ale simbolului sch1, care vor fi automat denumite U1 și U2. Similar, se plasează două copii ale simbolului sch2 în schemă. Acestea vor fi automat denumite U3 și U4. Se interconectează simbolurile ca în figura A-2.19.





Figura A-2.19 Schema „top” de la nivelul cel mai înalt

Pasul 8. Folosirea opțiunii Push/Pop pentru vizualizarea schemelor

Cu dublu clic pe oricare din simbolurile U1 sau U2 (operațiunea de **Push**) se va deschide schema **sch1**, prezentând schema internă a simbolului. La fel se întâmplă și dacă se face dublu clic pe simbolurile U3 sau U4, de data aceasta deschizându-se schema **sch2**. Din schemele sch1 și sch2, dacă facem clic cu mouse-ul pe o zonă nedesenată se revine la nivelul superior **top** (operațiunea de **Pop**). Operațiunea de Pop se poate realiza și cu pictograma **Hierarchy Pop** .

Pasul 9. Vizualizarea conținutului proiectului

Structura proiectului ierarhic poate fi observată în **Design Browser** în tab-ul **Structure**. Se poate remarca că apare schema de nivel superior „top” și patru subnivele (U1, U2, U3 și U4).

Pasul 10. Editarea nivelelor ierarhice

Schemele prezentate la pasul 8 pot fi direct editate. Se folosește opțiunea **File->Save** pentru a salva modificările și pentru a actualiza toate schemele.