# LIMBAJUL VHDL - 3

# Definiții

- unitatea de bază pentru descrierea de tip comportamental (funcțional)
- procesul = o serie de operații secvențiale care în timpul simulării constituie o singură acțiune
- procesul = obiectul fundamental manipulat de simulator → orice descriere VHDL = un set de procese caracterizate de:
  - semnalele la care sunt sensibile (active)
  - operațiile secvențiale executate de fiecare

### **Sintaxa**

```
{etichetă:} {postponed} process {listă de sensibilitate}
  ... Zona de declarații locale procesului
begin
  ... Instrucțiuni secvențiale
end {postponed} process {etichetă};
```

#### **Sintaxa**

- în partea declarativă:
  - este interzisă declararea semnalelor
  - se pot declara variabile
  - se pot declara subprograme interne

# Execuția

- un proces există nedefinit este global
- durata de viață a unui proces este cea a simulării
- timpul de execuție al unui proces este zero
- procesele se execută în paralel, în mod concurent

# Execuția

- un sistem real îşi execută secvenţa de activităţi specifice, pentru care a fost construit, în buclă infinită
- orice instrucțiune concurentă poate fi transcrisă în termenii unui proces (procesul echivalent)
- un proces nu se termină niciodată el execută în buclă lista de instrucțiuni secvențiale - este ciclic

# Suspendarea și reactivarea

- funcționarea dispozitivelor electronice:
  - operează în buclă infinită
  - execută operațiile specifice
  - îşi suspendă funcționarea
  - aşteaptă îndeplinirea unor condiții de reactivare
  - reiau operațiile
- un proces se execută până se întâlneşte o instrucțiune wait

- scop: emularea funcționării reale
- suspendă procesul când operațiile secvențiale prevăzute au fost efectuate
- reactivează procesul când sunt îndeplinite condițiile specificate → mai multe tipuri de instrucțiuni wait, pentru a asigura varietatea de condiții reale

- 3 tipuri de instrucțiuni
  - wait for expresie de tip Time se aşteaptă trecerea unui interval de timp
  - wait until condiție de tip Boolean se aşteaptă până condiția devine True în urma unei modificări
  - wait on listă de sensibilitate se aşteaptă până un semnal din listă îşi modifică valoarea

- localizarea
  - wait poate apărea oriunde în proces
  - într-un proces pot exista mai multe instrucțiuni
     wait
  - lista de sensibilitate poate apărea după process și e echivalentă cu "wait on listă de sensibilitate" aflată la sfârșitul procesului

- restricţii
  - semnalele din lista de sensibilitate să fie statice
  - wait on nu poate fi utilizată în proces când există listă de sensibilitate
  - wait nu poate fi utilizată în procedurile apelate de proces

# **Procese pasive**

- procesele sunt pasive dacă nici un semnal nu apare în membrul stâng al unei instrucțiuni de asignare
- execuţia proceselor pasive nu antrenează execuţia altor procese
- în entități pot fi folosite instrucțiuni concurente care au procese echivalente pasive
- exemplu: instrucţiunea concurentă assert are proces pasiv echivalent

#### Procese amânate

- procesele amânate se activează în momentul ultimei întârzieri delta a unui ciclu de simulare
- se foloseşte postponed
- instrucţiunile concurente care se pot transforma în procese amânate:
  - instrucțiunea concurentă assert
  - apelul concurent de procedură
  - asignarea concurentă de semnal

### Procese amânate

- restricții
  - nu pot conţine asignări de semnale cu întârziere nulă
  - nu se poate folosi valoarea atributelor predefinite asupra semnalelor

# Semnale în procese

- restricții de utilizare a semnalelor în procese:
  - în procese nu se pot declara semnale
  - orice asignare a unei valori unui semnal are efect doar când procesul se suspendă - până atunci se păstrează valorile anterioare
  - ultima asignare a unei valori unui semnal este luată în considerare la suspendarea procesului
- dacă semnalul este pe lista de sensibilitate a procesului, modificarea lui reactivează procesul

# Variabile în procese

- variabila permite stocarea temporară a datelor
- se poate defini în cadrul procesului cuvânt cheie variable
- utilizare la descriere de algoritmi în procese

# Variabile în procese

- asignarea de valori:
  - cu simbolul :=
  - instantanee
  - de câte ori este necesar
- poate avea orice tip sau subtip posibil, constrâns sau neconstrâns
- valoarea inițială expresie statică, de acelaşi tip cu tipul variabilei

# Instrucțiunea assert

- supraveghează o condiție şi dacă este falsă emite un mesaj
- sintaxa:
- assert condiție{report mesaj}{severity
   nivel\_de\_severitate\_al\_erorii};
- mesajul implicit: Assertion Violation
- nivelul de severitate al erorii este de tipul Severity\_Level (Note, Warning, Error, Failure), cu Error valoare implicită

# Instrucțiunea report

- permite afişarea unui mesaj
- sintaxa:

```
{etichetă:} report mesaj report {nivel_de_severitate_al_mesajului};
```

# Instrucțiunea de asignare a variabilelor

- valoarea este preluată imediat
- asignarea se poate face la declarare

# Instrucțiunea de apel de procedură

 apelarea trebuie să indice numele şi în paranteză lista parametrilor de apel

# Structura condițională

- este structurată
- permite executarea condiționată a unor secvențe de instrucțiuni
- când condiția booleană este True se execută ramura if, pentru False se execută ramura else
- ramura elsif permite înlănțuirea condițiilor

# Structura condițională

sintaxa:

#### if A>B then

-- Secvența\_de\_instrucțiuni\_1

#### elsif A=B then

-- Secvența\_de\_instrucțiuni\_2

#### else

-- Secvența\_de\_instrucțiuni\_3

### end if;

# Instrucțiunea case

- permite selectarea, în funcție de valoarea unei expresii, a unei secvențe de instrucțiuni dintre mai multe alternative
- expresia şi valorile trebuie să fie de acelaşi tip discret (enumerat)
- ordinea ramurilor nu contează
- ramura others trebuie să fie ultima şi este obligatorie dacă nu sunt specificate toate valorile posibile ale expresiei

# Instrucțiunea case

sintaxa:

```
case expresie is
```

```
when Valoare_1 =>... -- Secv_instrucţiuni_1
when Valoare_2|Valoare_3|Valoare_4 => ...
-- Secv_instrucţiuni_2
when Valoare_5 to Valoare_6 =>...
-- Secv_instrucţiuni_3
```

...

when others =>... -- Secv\_instrucţiuni\_n

end case;

### Structura de buclă

- permite repetarea secvenței de instrucțiuni din cadrul ei
- fiecare trecere se numeşte iterație
- dacă schema de iterație nu este precizată → număr infinit de iterații
- dacă schema este precizată → arată numărul de repetări

#### Structura de buclă

- sintaxa generală:
- {etichetă:} {schemă de iterație} loop
  - -- Secvența\_de\_instrucțiuni
- end loop {etichetă};

### Structura de buclă

- prima schemă de iterație:
  - atât timp cât condiția este adevărată se repetă instrucțiunile din secvență
  - testarea condiției la începutul fiecărei iterații

# while condiție loop

-- Secvența\_de\_instrucțiuni

### end loop;

### Structura de buclă

- a doua schemă de iterație:
  - secvența de instrucțiuni se repetă de un număr de ori cunoscut doar la execuție
  - variabila de buclă:
    - contorizează numărul de cicluri efectuate prin parcurgerea unui tip enumerat
    - nu trebuie declarată
    - este cunoscută numai în interiorul buclei
    - nu i se poate atribui nici o altă valoare → nu poate fi modificată

### Structura de buclă

- a doua schemă de iterație:
  - nu există posibilitatea specificării unui pas
  - secvenţa nu se execută pentru interval vid sau negativ

### for Indice in 1 to 100 loop

-- Secvența de instrucțiuni

### end loop;

# Instrucțiunea next

- permite oprirea iterației în curs de desfăşurare a unei bucle
- execuţia continuă cu iteraţia următoare (dacă există)
- poate fi:
  - imperativă: next {eticheta\_buclei};
  - condiţională (întrerupere când condiţia este adevărată): next {eticheta\_buclei} when condiţie;
- fără etichetă se referă la bucla cea mai de jos

# Instrucțiunea exit

- permite ieşirea din buclă
- întrerupe toate iterațiile restante ale buclei
- execuția continuă cu instrucțiunea de după end loop
- poate fi:
  - imperativă: exit {eticheta\_buclei};
  - condițională (ieşire când condiția este adevărată): exit {eticheta\_buclei} when condiție;
- fără etichetă se referă la bucla cea mai de jos

# Instrucțiunea return

- este rezervată subprogramelor
- la execuţia ei se suspendă subprogramul şi controlul revine apelantului
- poate fi folosită pentru a întrerupe o procedură şi a reveni în programul apelant → nu trebuie să i se asocieze o valoare: return;

# Instrucțiunea return

- orice funcție se termină dinamic prin return urmată de valoarea returnată: return
   Valoare;
- valoarea returnată trebuie să aibă tipul declarat în specificația funcției
- o funcție poate avea mai multe instrucțiuni return, pentru că pot exista mai multe ramuri de decizie

# Instrucțiunea nulă

- se trece la executarea instrucțiunii următoare
- sintaxa: null;
- practic se foloseşte la instrucţiuni de selecţie (case) când toate ramurile trebuie luate în considerare
- nu este necesară la compilarea unui proces sau a unui corp de procedură vid

#### **SUBPROGRAME**

# Generalități

- permit scrierea unor algoritmi reutilizabili
- valorile parametrilor, diferite la apel, duc la efecte diferite
- 2 tipuri de subprograme:
  - proceduri: procedure
  - funcții: function
- apelul unei proceduri este o instrucțiune
- apelul unei funcții apare ca o valoare, în membrul drept al instrucțiunilor de asignare

#### **SUBPROGRAME**

# Declarația de subprogram

- subprogramele au 2 părți:
  - declarația (specificația)
  - corpul
- declarația indică:
  - genul subprogramului (procedură sau funcție)
  - numele
  - lista parametrilor formali (fiecare cu mod şi tip)
  - pt. funcție şi tipul valorii returnate

## Declarația de subprogram

- sintaxa:
  - procedură

procedure nume\_procedură (lista\_parametrilor\_formali);

- funcție
- {pure/impure} function nume\_funcție (lista\_parametrilor\_formali)

return tipul\_rezultatului;

- lista parametrilor formali
- {clasă\_obiect} nume\_parametru\_1{, nume\_parametru\_2}:
- {mod transmitere}

type valoare\_implicită;

# Modul de transmitere a parametrilor

- intrare in
  - implicit
  - parametrii pot fi citiți, nu pot fi modificați
- ieşire out
  - numai pentru proceduri
  - parametrii nu se pot citi
- combinat intrare / ieşire inout
  - numai pentru proceduri
  - permite orice citire şi scriere

# Corpul subprogramului

- conține algoritmul implementat
- nu permite declararea semnalelor
- sintaxa:
- antet\_sub-program is
- {partea declarativă}

## begin

- {partea rezervată instrucțiunilor}
- end {nume\_sub-program};

# **Apelul**

- poate fi secvențial sau concurent
- 2 moduri de indicare a parametrilor actuali ai subprogramelor:
  - prin poziție
  - prin denumire (cu =>)

# Supraîncărcarea

- 2 subprograme cu acelaşi nume, dar profiluri diferite
- profilul: numărul, ordinea şi tipul parametrilor formali şi tipul rezultatului pentru funcție

# Generalități

- VHDL descrie sistemele ca mulţimi de subsisteme funcţionale care operează în mod concurent
- fiecare subsistem specificat prin proces separat → nivel de detaliere dat de necesități
- toate procesele din interiorul unei arhitecturi se execută concurent
- în VHDL → combinare între operații concurente şi secvențiale

# Generalități

- transferul de informații între procese se face prin semnale
- procesele se activează indiferent dacă modificarea valorii semnalelor la care sunt active este produsă de mediul extern sau de către alt proces

#### Procese elementare

- procesele care conțin o singură instrucțiune
  - → instrucțiuni singulare de asignare concurentă de semnal
- instrucțiunile singulare de asignare concurentă de semnal:
  - apar în arhitecturi şi se execută concurent cu alte procese
  - sunt sensibile la modificarea oricărui semnal care apare în membrul drept
  - asignarea se poate întârzia cu after

# Valori de semnale - pilotul (driver)

- semnalele primesc valori noi în momentul suspendării proceselor prin instrucțiunea wait
- stocarea informaţiilor referitoare la evenimentele de pe semnal → prin pilot (driver)
- compilatorul creează un pilot pentru fiecare semnal care primeşte o valoare într-un proces
- există un singur pilot / semnal / proces

# Valori de semnale - pilotul (driver)

- toate operațiile sunt efectuate asupra pilotului
- pilotul copiat în semnal când procesul se suspendă
- semnalul cunoaşte valorile trecute, prezente şi viitoare → pilotul are asignată o formă de undă
- forma de undă formată din tranzacții
- tranzacţia: pereche valoare semnal + valoare timp (Time)

# Semnale cu mai mulți piloți

- semnale care au informații provenite din mai multe surse
  - exemplu: magistrala internă a procesorului primeşte informații de la procesor, memoria internă, hard discuri, dispozitive de intrare / ieşire
- în unele sisteme situația trebuie obligatoriu evitată, în altele este utilizată (exemplu: pentru ŞI şi SAU cablat)
- necesită stabilirea unei metode de determinare a valorii rezultate pentru semnal

## Rezolvarea semnalelor multi-sursă

- simulatorul nu poate şti dacă un semnal va fi activat din mai multe surse
- simulatorul trebuie să fie pregătit pentru a realiza "rezolvarea" (mixarea) semnalelor
- regulile de mixare se specifică într-un tabel care reprezintă o funcție de rezoluție → conține toate valorile posibile pentru semnal

## Valori pentru semnale

- şi semnalele uni-sursă pot avea mai mult de 2 valori (specifice reprezentării binare)
- în VHDL există tipul de date Std\_Ulogic, nerezolvat, care cuprinde:
  - 'X' valoare indiferentă
  - "Z' înaltă impedanță la buffere three-state
  - "'U' valoare necunoscută
  - 'L' valoare '0' slabă
  - ·H' valoare '1' slabă
  - "'W' valoare necunoscută slabă
  - '-' valoare fără importanță

# Funcția de rezoluție

- semnalele rezolvate au funcție de rezoluție
- funcția de rezoluție poate să apară la declarații de subtipuri de date şi la declarații de semnal
- la tipurile compuse funcția de rezoluție pentru tipul compus maschează funcțiile de rezoluție pentru elementele tipului compus
- în simulare funcția de rezoluție este utilizată automat, nu este controlată de proiectant

# Funcția de rezoluție

- tipul de date rezolvat este Std\_Logic din pachetul Std\_Logic\_1164
- există şi versiunea rezolvată pentru Std\_Logic\_Vector

#### **Paralelism**

- la instrucțiuni concurente ordinea de execuție este oarecare
- se aplică un paralelism real, dar dispare simularea în timp real
- concurenţa din VHDL = paralelism real în timp virtual (de simulare)

# Instrucțiunea block

- are 3 funcții principale:
  - încapsularea declaraţiilor reunire de instrucţiuni concurente care au acces la declaraţii locale
  - utilizarea instrucțiunilor gardate permite scrierea de instrucțiuni de asignare condiționate
  - suport pentru ierarhizare se pot scrie proiecte ierarhizate
- blocul este unitatea de bază echivalentă a structurării în VHDL

# Instrucțiunea block

sintaxa:

```
etichetă: block {(condiție_de_gardă)} {antet_generice_şi_porturi}
```

-- Declarații locale

## begin

-- Instrucțiuni concurente

end block {etichetă};

# Instrucțiunea block

- condiția de gardă = expresie booleană
- antetul opţional indică importarea din mediul exterior:
  - valori pentru parametri generici
  - semnale pentru porturi
- partea declarativă:
  - vizibilă numai local
  - nu permite declarații de variabile locale

# Instrucțiuni gardate

- înlocuiesc descrierile în care se repetă aceeaşi condiție de multe ori
- garda unui bloc factorizează condițiile
- garda este o expresie booleană
- semnalul Guard poate fi declarat explicit şi folosit la asignare gardată

# Apel concurent de procedură

- aceeaşi sintaxă ca la apelul secvenţial
- are în plus în procesul echivalent instrucțiuni wait
- parametrii pot fi doar constante sau semnale
- util la aplicații de gestionare a stării interne a automatelor finite

# Instrucțiunea assert

- aceeaşi sintaxă ca la apelul secvenţial
- poate să apară în entități sau arhitecturi
- monitorizarea condiției date este permanentă

# Instrucțiunea de asignare de semnal

- are 2 forme: condițională şi selectivă
- sintaxa formei condiționale:

formă de undă n;

```
{etichetă:} nume_sau_agregat <= {guarded}
formă_de_undă_1 when condiție_booleană_1 else
formă_de_undă_2 when condiție_booleană_2 else
...
```

# Instrucțiunea de asignare de semnal

forma condiţională echivalentă (procesul echivalent):

```
if condiţie_booleană_1 then
   nume_sau_agregat <= {transport} formă_de_undă_1;
elsif condiţie_booleană_2 then
   nume_sau_agregat <= {transport} formă_de_undă_2;
...</pre>
```

else

```
nume_sau_agregat <= {transport} formă_de_undă_n;
end if;</pre>
```

# Instrucțiunea de asignare de semnal

sintaxa formei selective:

```
{etichetă:} with expresie select
  nume_sau_agregat <= {guarded}{transport}
  formă_de_undă_1 when alegere_1,
  formă_de_undă_2 when alegere_2,
...
  formă de undă n when alegere n;</pre>
```

# Instrucțiunea de asignare de semnal

forma selectivă echivalentă (procesul echivalent):

```
case expresie is
```

```
when alegere_1 =>
```

```
nume_sau_agregat <= {transport} formă_de_undă_1;
```

when alegere\_2 =>

```
nume_sau_agregat <= {transport} formă_de_undă_2;</pre>
```

...

```
when alegere_n =>
```

```
nume_sau_agregat <= {transport} formă_de_undă_n;
```

end case;

# Instrucțiunea de instanțiere a unei componente

- ia o copie a unui model (componentă)
   declarat anterior şi o personalizează pentru o necesitate particulară
- sintaxa:

modelului};

etichetă: numele\_componentei\_model
{corespondența parametrilor generici}
{corespondența porturi efective / porturi locale

# Bloc sau componentă

- nu există o diferență fundamentală între un bloc şi o instanță de componentă
- ambele pot fi folosite la descrierea ierarhizată
- componenta are avantajul că este reutilizabilă

# Instrucțiunea generate

- permite elaborarea condiţională sau iterativă a liniilor de cod sursă VHDL
- forma condiţională instrucţiunile concurente vor exista la elaborare după îndeplinirea condiţiei booleene
- forma iterativă creează ansambluri de instrucțiuni în număr egal cu numărul de elemente din intervalul discret

# Instrucțiunea generate

- sintaxa:
  - forma condițională
- etichetă: if condiție\_booleană generate
  - ... Secvență de instrucțiuni concurente
- end generate {etichetă};
  - forma iterativă
- etichetă: **for** nume\_parametru\_de\_generare interval\_discret **generate** 
  - ... Secvență de instrucțiuni concurente
- end generate {etichetă};

# Scop

- orice proces de proiectare presupune şi etapa de verificare
- in VHDL mai multe metode de verificare
- modul de simulare (test bench) = mediu în care un proiect ≡ UST (unitate supusă testării) este verificat prin aplicarea unor semnale numite stimuli şi observarea răspunsurilor generate

#### **Elemente**

- soclu (socket) în el se plasează sistemul testat
- generator de stimuli subsistem care aplică stimuli proiectului testat
  - stimuli generați intern
  - stimuli preluați de la o sursă externă de semnale
- instrumente de monitorizare a răspunsurilor la stimuli, generate de sistemul supus testării

#### Elemente în VHDL

- modulul de simulare este o specificație VHDL, care este simulată de simulatorul VHDL integrat în mediul de dezvoltare VHDL
- modulul de simulare este alcătuit din:
  - instanțierea unității supuse testării (UST)
  - procese sensibile la stimuli aplicaţi unităţii supuse testării (UST)
- specificație hibridă: structurală + comportamentală

### **Elemente în VHDL**

- stimulii pot fi specificaţi în arhitectura modulului de simulare sau pot fi citiţi din fişier extern
- reacțiile unității testate pot fi observate prin:
  - formele de undă generate de simulatorul VHDL
  - fişierele de raport cu mesaje generate de simulator
  - mesajele generate de simulator la consolă
  - scrierea în fişiere folosind operațiile de intrare / ieşire în mod text disponibile în pachetul Textio

## Structură

- specificație cu entitate și arhitectură
- entitatea modulului de simulare:
  - nu are porturi şi parametri generici pentru că modulul de simulare nu este un dispozitiv real
  - nu poate lipsi pentru că arhitecturile nu pot fi specificate fără entități asociate
- în arhitectură se realizează instanțierea UST
   o specificație de tip structural relația dintre modulul de simulare şi UST
  - poate fi instanțiere directă
  - instanțierea unei componente

### Structură

- stimulii element esențial:
  - set de semnale declarate intern în arhitectura modulului de simulare
  - asignați porturilor UST prin port map la instanțierea ei
  - definiți ca forme de undă:
    - prin instrucţiuni concurente de asignare de valori la semnale
    - în cadrul unuia sau a mai multor procese comportamentale, cu instrucțiuni wait for şi la sfârşit cu o instrucțiune wait vidă pentru suspendarea procesului

## Structură

 arhitectura modulului de simulare fiind un domeniul concurent nu contează ordinea în care este instanțiată UST şi definiți stimulii

#### **Utilizare**

- la sisteme complexe simularea poate fi costisitoare
- verificare mai simplă cu module de simulare
- se simulează modulul de simulare, nu unitatea supusă testării (ea este doar o instanță de componentă)
- nu există limitări la dimensiunea modulului de simulare

# Afişare şi raportare rezultate

- verificarea trebuie să şi afişeze sau să raporteze rezultatele
- modalități de afișare și raportare:
  - afişarea listei valorilor semnalelor care se modifică în timp (echivalentă cu afişarea formelor de undă)
  - scrierea rezultatelor simulării într-un fişier (log file)
  - folosirea instrucțiunii assert

# Instrucțiunea assert

- utilizată pentru raportarea răspunsurilor eronate generate de unitatea supusă testării
- moduri posibile de utilizare:
  - se aplică o instrucțiune assert de fiecare dată când se aşteaptă o nouă valoare a unui semnal de ieşire al UST
  - valoarea prognozată se specifică drept condiție
  - se folosesc mesaje de eroare precise şi detaliate (CE nu funcţionează şi CÂND a avut loc evenimentul)

## PACHETE STANDARD ŞI PREDEFINITE

#### **Pachete standard**

- Standard
- Textio
- definite în manualul de referință VHDL
- nu pot fi modificate de proiectanți

## PACHETE STANDARD ŞI PREDEFINITE

# Pachete predefinite

- Std\_Logic\_1164 normă IEEE
- IEEE Numeric\_Std
- IEEE Numeric\_Bit
- Std\_Logic\_Arith al firmei Synopsys
- Std\_Logic\_Unsigned al firmei Synopsys