



DEPARTAMENTO DE ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ

R1

Circuito de Amostragem e Retenção

Autores:

André Corso Pozzan
Gabriel Rodrigues de Souza

Prof. Dr. Bernardo Rego Barros de Almeida Leite

Trabalho apresentado ao Departamento de Engenharia Elétrica como requisito parcial para obtenção de nota da disciplina TE332 **DA-DB** Laboratório de eletrônica analógica II - DA - 2026/1.

Conteúdo

1	Chave NMOS	2
1.1	a) Circuito esquemático	2
1.2	b) Varredura de V_{in}	2
1.3	c) Análise chave aberta e fechada	4
1.4	d) Determinar região de operação	5
1.5	e) Análise AC para sinal triangular $200kHz$	6
1.6	f) Interpretação do resultado	6
2	Chave PMOS	7
2.1	a) Circuito esquemático	7
2.2	b) Análise do ponto de operação	9
2.3	c) Condições de operação e estimativa de V_t	9
2.4	d) Análise AC para sinal triangular $200kHz$	10
3	Chave CMOS	12
3.1	a) Esquemático da chave CMOS	12
3.2	b) Esquemático de teste para $V_{CLK} = 0V$ e $V_{CLK} = V_{DD}$	12
3.3	c) Justificativa	14
3.4	d) Simulação para diferentes valores de R_{load} para $V_{CLK} = 2V$	15
3.5	e) Simulação para diferentes valores de R_{load} para $V_{CLK} = 0V$	17
3.6	f) Aplicar sinal triangular de $200kHz$ na chave CMOS	18
4	Amostragem e retenção	19
4.1	Esquemático do circuito	19
4.2	Resultado da simulação transiente	21

Instruções iniciais

Todas as simulações devem ser feitas usando Cadence na plataforma Virtuoso com o design kit GPDK 45 nm para uma temperatura de $T = 56^{\circ}\text{C}$. Os transistores devem ter o comprimento $L = 100\text{nm}$ especificado.

1 Chave NMOS

1.1 a) Circuito esquemático

Para o exercício 1-1 a) foi montado o circuito da figura 1




Figura 1: Circuito com NMOS para item a)

1.2 b) Varredura de V_{in}

Para $V_{CLK} = 2\text{V}$ o circuito da figura 2 foi montado e a varredura de V_{in} foi realizada, resultando no gráfico da figura 3.




Figura 2: Circuito para item b) com $V_{CLK} = 2V$




Figura 3: Gráfico para item b) com $V_{CLK} = 2V$

Para $V_{CLK} = 0V$ o circuito da figura 4 foi montado e a varredura de V_{in} foi realizada, resultando no gráfico da figura 5.




Figura 4: Circuito para item b) com $V_{CLK} = 0\text{ V}$




Figura 5: Gráfico para item b) com $V_{CLK} = 0\text{ V}$

1.3 c) Análise chave aberta e fechada

Para o caso da figura 5, o transistor se comporta como uma chave aberta em toda a faixa de varredura de V_{in} . Como a porta está aterrada e a fonte está conectada ao terra através de uma resistência de $1\text{ M}\Omega$, a tensão porta-fonte V_{GS} permanece abaixo da tensão de limiar V_{th} , impedindo a condução.

Consequentemente, a resistência entre dreno e fonte é extremamente elevada, o que resulta em uma tensão de saída V_{CARGA} praticamente nula (na ordem de μV), caracterizando a região de corte.

Quando a porta é levada a V_{DD} , o transistor atua como uma chave fechada, mas seu comportamento só é aproximadamente ideal para tensões de entrada baixas. Enquanto $V_{in} \ll V_{DD} - V_{th}$, o transistor opera na região triodo com baixa resistência, permitindo que V_{CARGA} acompanhe linearmente a entrada. No entanto, à medida que V_{in} aumenta, o potencial da fonte também sobe, reduzindo o valor de V_{GS} . O comportamento deixa de ser ideal quando a saída satura em $V_{DD} - V_{th}$.

1.4 d) Determinar região de operação

As três regiões principais de operação são:

1. Corte (Cut-off):

- Condição: $V_{GS} \leq V_t$
- Em função do circuito: $V_{CLK} - V_{OUT} < V_t$

2. Triodo (Linear):

- Condição: $V_{GS} > V_t$ e $V_{DS} \leq V_{GS} - V_t$
- Em função do circuito: $(V_{CLK} - V_{OUT} > V_t)$ e $(V_{IN} - V_{OUT} \leq V_{CLK} - V_{OUT} - V_t)$
- Simplificando: $V_{IN} \leq V_{CLK} - V_t$

3. Saturação:

- Condição: $V_{GS} > V_t$ e $V_{DS} > V_{GS} - V_t$
- Em função do circuito: $(V_{CLK} - V_{OUT} > V_t)$ e $(V_{IN} > V_{CLK} - V_t)$

Para o caso da figura 5 o transistor está em corte para toda a faixa de varredura, pois $V_{CLK} = 0 V$ e V_{OUT} é praticamente nulo, resultando em $V_{GS} < V_t$.

Do mesmo modo, na figura 3 o transistor inicia operando em região aproximadamente linear seguindo a tensão de entrada, mas à medida que V_{IN} se aproxima de $V_{CLK} - V_t$, o transistor transita para a região de saturação e estabiliza em aproximadamente 1,4 V.

Podemos estimar a tensão de limiar V_t observando o ponto onde a curva amarela $V_{CLK} = V_{DD}$ para de subir e satura.

Sabemos que na saturação da chave NMOS: $V_{OUT,max} = V_{CLK} - V_t$.

Pelo gráfico da figura 3, quando $V_{IN} = 2,0 V$ ($V_{CLK} = 2,0 V$ para a varredura), a saída V_{CARGA} estabilizou em aproximadamente 1,4 V.

$$V_t = V_{CLK} - V_{OUT,max}$$

$$V_t \approx 2,0 V - 1,4 V \approx 0,6 V$$

$$V_t \approx 0,6 V$$

1.5 e) Análise AC para sinal triangular 200kHz




Figura 6: Circuito para simulação transiente com entrada de onda triangular




Figura 7: Gráfico para simulação transiente com entrada de onda triangular

1.6 f) Interpretação do resultado

Como é possível ver no gráfico da figura 7, a chave se comportou em região linear até atingir o ponto calculado anteriormente $V_{in} = V_{clk} - V_t$; a partir disso, estabilizou em aproximadamente 1,4V. Dessa



forma o circuito reage ao estímulo do clock e realiza a amostragem do sinal triangular, confirmando a operação desejada.

2 Chave PMOS

2.1 a) Circuito esquemático

Para o $V_{CLK} = 2V$ foi utilizado esquemático 8 e a simulação resultante é a 9.




Figura 8: Circuito com PMOS e $V_{CLK} = 2V$




Figura 9: Gráfico para $V_{CLK} = 2V$

Observa-se que a saída resultante da tensão sobre a carga é aproximadamente zero, este comportamento é esperado de um PMOS pois quando $V_{SG} \leq |V_t|$ ele opera como chave aberta e em toda a variação essa situação se mantém.

Para o $V_{CLK} = 0V$ foi utilizado esquemático 10 e a simulação resultante é a 11.




Figura 10: Circuito com PMOS e $V_{CLK} = 0V$




Figura 11: Gráfico para $V_{CLK} = 0V$

Dessa forma, na figura 11 o PMOS começa a seguir a tensão de entrada quando $V_{SG} > |V_t|$ pois agora o V_{CLK} é zero e não força mais o valor de V_{SG} ser baixo.

2.2 b) Análise do ponto de operação

No caso em que $V_{CLK} = 2V$ essa tensão força o valor de V_{SG} a ser baixo o que compromete a condução em um PMOS que exige $V_{SG} > |V_t|$ para conduzir, assim, o circuito opera em chave aberta o que explica a saída observada na figura 9.

Desse modo, para $V_{CLK} = 0V$ não há mais a oposição forte contra a condução do PMOS pois agora o circuito consegue atingir a condição $V_{SG} > |V_t|$, porém, $|V_t|$ não é zero então o circuito opera como chave fechada assim que supera essa tensão, em que V_{in} atinge o valor necessário, o que explica a saída observada na figura 11.

2.3 c) Condições de operação e estimativa de V_t

As regiões de operação de um transistor PMOS são definidas pelas relações entre as tensões de terminal. Considerando V_t como a tensão de limiar (negativa), as condições são:

- **Corte:** $V_{SG} \leq |V_t|$
- **Saturação:** $V_{SG} > |V_t|$ e $V_{SD} > V_{SG} - V_t$.
- **Triodo (Linear):** $V_{SG} > |V_t|$ e $V_{SD} > V_{SG} - |V_t|$.

Para o primeiro gráfico na figura 9 ele está em corte pois:

$$V_{SG} = V_S - V_G \implies V_{SG} = V_{in} - V_{CLK}$$

$$V_{SG} = V_{in,máx} - 2V \implies V_{SG} = 2V - 2V$$

$$\boxed{V_{SG} \approx 0}$$

Então :

$$V_{SG} \leq |V_t|$$

$$0 \leq |V_t| \quad \therefore \quad \text{Corte confirmado}$$

Para o segundo caso em que $V_{CLK} = 0V$:

$$V_{SD} = V_S - V_D \implies V_{SD} = V_{in} - V_{CARGA}$$

$$V_{SG} = V_S - V_G \implies V_{SG} = V_{in} - V_{CLK}$$

$$V_{SG} = V_{in} - 0V \implies V_{SG} = V_{in}$$

$$\boxed{V_{SG} = V_{in}}$$

Então :

$$V_{SG} > |V_t| \quad \therefore \quad \text{Saturação ou Triodo}$$



Como é possível ver no gráfico da figura 11 a saída V_{CARGA} acompanha a entrada V_{in} a partir de $0,6V$, o que indica que o transistor está operando na região de saturação para $0,45V < V_{SG} < 0,6V$.

Para estimar a tensão de limiar V_t , podemos observar o ponto onde a curva de V_{CARGA} começa a subir significativamente, indicando a transição da região de corte para a região de condução. A partir do gráfico da figura 11, essa transição ocorre aproximadamente em $V_{in} = 0,45V$, onde passa para a região de saturação, e a partir de $V_{in} = 0,6V$ onde passa para a região linear.

$$\boxed{|V_t| \approx 0,45V}$$

(3)

2.4 d) Análise AC para sinal triangular $200kHz$

Para esta etapa foi utilizado o circuito da figura 12 e a simulação resultante é a da figura 13.




Figura 12: Circuito para análise transiente




Figura 13: Gráfico para sinal triangular $200kHz$

Pode-se observar no gráfico da figura 13 que o PMOS começa a conduzir mesma na faixa calculada na simulação DC entre $450mV$ e $577mV$ está na região de saturação e a partir de $577mV$ passa para a região linear, o que confirma a estimativa de V_t feita na letra anterior. Para as tensão mais altas ele reflete amostra com precisão a onda de entrada.

Para confirmar triodo, para o ponto em que $V_{in} = 0,6V$ e $V_{CARGA} = 0,577V$, valores obtidos da figura 11:

$$V_{SG} = V_{in} - V_{CLK} = 0,6V - 0 = 0,6V$$

$$V_{SD} = V_{in} - V_{CARGA} = 0,6V - 0,577V = 0,023V$$

$$V_{SG} - |V_t| = 0,6V - 0,45V = 0,15V \quad (4)$$

Então :

$$V_{SD} < V_{SG} - |V_t| \quad \therefore \quad \text{Triodo confirmado}$$

E para qualquer valor de $V_{in} > 0,6V$ será triodo também.

3 Chave CMOS

3.1 a) Esquemático da chave CMOS

O circuito utilizado para as simulações do switch CMOS é apresentado na figura 14.






Figura 14: Circuito do switch CMOS para amostragem e retenção

3.2 b) Esquemático de teste para $V_{CLK} = 0V$ e $V_{CLK} = V_{DD}$

O símbolo criado para o circuito anterior é o apresentado da figura 15 e a simulação DC resultante é a apresentada na figura 16.

Para $V_{CLK} = 2V$, o switch CMOS se comporta como um circuito fechado, ou seja, a tensão de saída V_{OUT} é igual à tensão de entrada V_{IN} .


 Figura 15: Circuito do switch CMOS para $V_{CLK} = 2V$

 Figura 16: Gráfico do switch CMOS para $V_{CLK} = 2V$

Assim, é possível verificar que na figura 16 a tensão de saída V_{OUT} é igual à tensão de entrada V_{IN} , ou seja, o switch CMOS se comporta como um circuito fechado.

Para $V_{CLK} = 0V$, o switch CMOS se comporta como um circuito aberto, ou seja, a tensão de saída V_{OUT} é igual a $0V$. O circuito é apresentado na figura 17 e a simulação resultante é a apresentada na figura 18.




Figura 17: Circuito do switch CMOS para $V_{CLK} = 0V$




Figura 18: Gráfico do switch CMOS para $V_{CLK} = 0V$

Assim é possível verificar que na figura 18 a tensão de saída V_{OUT} é $159,9\mu V$ que é aproximadamente zero, ou seja, o switch CMOS se comporta como um circuito aberto.

3.3 c) Justificativa

A chave CMOS composta por um transistor NMOS e um PMOS, tem vantagem sobre um deles isolados pois com a inversão do clock para o PMOS cada um trabalha na sua faixa ótima de condução

que para o NMOS é próximo a $0V$ e para o PMOS é V_{DD} como visto na figura 13 e 7 para cada um isoladamente comprova a ineficiência deles para operar em faixas distintas, assim com a soma dos dois, a chave CMOS tem melhor aproveitamento das duas faixas de condução.

3.4 d) Simulação para diferentes valores de R_{load} para $V_{CLK} = 2V$




Figura 19: Circuito da chave CMOS com a variação de R_{load}




Figura 20: Gráfico da chave CMOS para $V_{CLK} = 2V$ e variação de R_{load}

A Figura 20 demonstra o comportamento da tensão de saída para uma ampla faixa de cargas. Observa-se que para resistências de ordem superior, a tensão de saída V_{out} se estabiliza em um valor muito próximo de V_{in} , indicando que a queda de tensão na chave é desprezível quando a carga é significativamente maior que a resistência de condução R_{on} .




Figura 21: Gráfico da chave CMOS para $V_{CLK} = 2V$ e variação de R_{load} com escala menor

Ao analisar a Figura 21, com foco em valores menores de resistência, identifica-se o ponto de operação onde a tensão de saída é reduzida à metade da tensão de entrada ($V_{out} = V_{in}/2$). Para uma entrada $V_{in} = 1V$, este ponto ocorre quando $V_{out} \approx 500mV$.

Nesta condição de divisor de tensão resistivo, a resistência da carga R_{load} iguala-se à resistência interna da chave ativa. A partir dos dados simulados, observa-se que o valor de R_{load} que resulta em V_{out} metade de V_{in} é aproximadamente $913,2588\Omega$. Portanto, a resistência equivalente de condução R_{on} da chave CMOS para $V_{CLK} = 2V$ é de aproximadamente $913,26\Omega$.



3.5 e) Simulação para diferentes valores de R_{load} para $V_{CLK} = 0V$




Figura 22: Circuito da chave CMOS com a variação de R_{load}




Figura 23: Gráfico da chave CMOS para $V_{CLK} = 0V$ e variação de R_{load}

Para a análise da chave no estado de corte $V_{CLK} = 0V$, aplicou-se uma variação paramétrica na resistência de carga R_{load} abrangendo a faixa de 10Ω a $100 M\Omega$. Como observado na Figura 23, a tensão de saída V_{out} permanece na escala de milivolts, indicando que a chave opera como um isolador de alta eficiência, embora não ideal.

A relação linear crescente entre V_{out} e R_{load} evidencia a presença de uma pequena corrente de fuga. Utilizando o modelo de divisor de tensão para o ponto de maior carga $R_{load} = 100\text{ M}\Omega$, onde $V_{out} \approx 14,5\text{ mV}$ para uma entrada $V_{in} = 1\text{ V}$, pode-se estimar a resistência equivalente de corte R_{off} :

$$V_{out} = V_{in} \cdot \frac{R_{load}}{R_{off} + R_{load}} \Rightarrow R_{off} = R_{load} \cdot \left(\frac{V_{in}}{V_{out}} - 1 \right) \quad (5)$$

Substituindo os valores obtidos:

$$R_{off} \approx 100\text{ M}\Omega \cdot \left(\frac{1}{0,0145} - 1 \right) \approx 6,79\text{ G}\Omega \quad (6)$$

Conclui-se que o valor estimado para a resistência de isolamento da chave aberta é $R_{off} \approx 6,79\text{ G}\Omega$. O valor de $100\text{ M}\Omega$ não representa R_{off} , mas sim a carga de teste na qual o efeito de fuga se tornou claramente perceptível no gráfico.

3.6 f) Aplicar sinal triangular de 200 kHz na chave CMOS

Foi feita uma simulação transiente utilizando o circuito da figura 24 e a simulação resultante é a da figura 25. O período da fonte é de $5\mu\text{s}$ com tempo de subida e descida de $2,5\mu\text{s}$.





Figura 24: Circuito para análise transiente do switch CMOS

Figura 25: Gráfico para sinal triangular de $200kHz$

Observa-se no gráfico da figura 25 que a tensão de saída V_{out} acompanha a tensão de entrada V_{in} com alguns picos que são esperados já que o circuito não possui capacitores e a chave não é ideal, mas mesmo assim a tensão de saída V_{out} se mantém próxima da tensão de entrada V_{in} , o que indica que a chave CMOS está operando corretamente para um sinal de $200kHz$.

4 Amostragem e retenção

4.1 Esquemático do circuito

O circuito contendo a chave CMOS para amostragem e retenção é apresentado na figura 26.




Figura 26: Esquemático completo do circuito de amostragem e retenção

O capacitor foi dimensionado para $C = 8pF$ considerando um $c = 37,567fF$ com multiplicador $m = 213$ resultando em $C = 213 \cdot 37,567fF \approx 8pF$ conforme exigido no enunciado mantendo as dimensões quadradas $W = L = 5,6\mu m$. Foi aplicado um sinal de entrada V_{in} com formato triangular e frequência de $200kHz$.




Figura 27: Símbolo do bloco CMOS usado na simulação de amostragem e retenção

A saída do símbolo na figura 27 foi deixada em aberto pois a carga e o capacitor estão no esquemático da figura 26

4.2 Resultado da simulação transiente




Figura 28: Gráfico com o resultado da amostragem e retenção para onda triangular de $200kHz$

Na figura 28 é possível observar o comportamento de amostragem e retenção do circuito, onde a tensão de saída V_{out} segue a tensão de entrada V_{in} durante os períodos em que o clock V_{CLK} está em nível alto (amostragem) e mantém o valor da última amostra durante os períodos em que o clock está em nível baixo (retenção). O resultado demonstra que o circuito é capaz de amostrar e reter a tensão de entrada conforme esperado.




Figura 29: Gráfico com o resultado da amostragem e retenção para onda triangular de $200kHz$

Na figura 29 é possível observar o comportamento do clock V_{CLK} em relação à tensão de entrada V_{in} e à tensão de saída V_{out} . O clock alterna entre níveis alto e baixo, controlando os períodos de amostragem e retenção do circuito. Durante os períodos em que o clock está em nível alto, a tensão de saída V_{out} segue a tensão de entrada V_{in} , enquanto durante os períodos em que o clock está em nível baixo, a tensão de saída mantém o valor da última amostra, confirmando o funcionamento correto do circuito de amostragem e retenção.