



DEPARTAMENTO DE ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ

R3

Referências de tensão e par diferencial

Autores:

André Corso Pozzan
Gabriel Rodrigues de Souza

Prof. Dr. Bernardo Rego Barros de Almeida Leite

Trabalho apresentado ao Departamento de Engenharia Elétrica como requisito parcial para obtenção de nota da disciplina TE332 DA Laboratório de eletrônica analógica II - DA - 2026/1.

UFPR – Centro Politécnico – Curitiba, PR
10 de abril de 2026

Conteúdo

1	Referências de tensão	2
1.1	Circuito e símbolo inicial	2
1.2	Dimensionamento para potência igual a $400\mu W$	3
1.3	Tensões obtidas e interpretação	7
2	Par diferencial NMOS	8
2.1	a) Esquemático, símbolo e saída diferencial	8
2.2	b) Interpretação dos resultados	10
2.3	c) Resposta a pulso de tensão	11
3	Par diferencial PMOS	12
3.1	Esquemáticos e simulações	13
3.2	Interpretação dos resultados	14

Instruções iniciais

Todas as simulações devem ser feitas usando Cadence na plataforma Virtuoso com o design kit GPDK 45 nm para uma temperatura de $T = 56^{\circ}C$. Os transistores devem ter o comprimento $L = 100nm$ especificado.

1 Referências de tensão

1.1 Circuito e símbolo inicial

Foi criado o circuito da figura 1 para as 15 referências de tensão, com as saídas definidas. O símbolo criado para utilizar o circuito anterior com as saídas definidas é mostrado na figura 2.




Figura 1: Circuito inicial feito para os 15 pontos de referências com as saídas definidas




Figura 2: Simbolo criado para utilizar o circuito anterior com as saídas definidas

1.2 Dimensionamento para potência igual a $400\mu W$

Ao considerar os valores para a potência de $400\mu W$ e a tensão de $2V$, é possível encontrar a corrente necessária para o circuito utilizando a fórmula da potência:

$$\begin{aligned} P &= V \cdot I \\ 400\mu &= 2 \cdot I \\ I &= 200\mu A \end{aligned} \tag{1}$$




Figura 3: Circuito para varredura do comprimento do resistor para corrente de $200\mu A$




Figura 4: Parâmetros definidos no resistor para a varredura da variável L_VARREDURA




Figura 5: Circuito que utilizou o símbolo para a simulação




Figura 6: Gráfico resultante da varredura do comprimento do resistor para corrente de $200\mu A$

Assim, o comprimento obtido para a corrente de $200\mu A$ é de:

$$L = 8,7501711\mu m \implies L \approx 8,74\mu m$$

$$\boxed{L \approx 8,74\mu m}$$

(2)




Figura 7: Circuito com os comprimentos dos resistores dimensionados

É possível observar a resistência resultante para cada resistor é de:

$$582,667\Omega$$

(3)




Figura 8: Gráfico da corrente para resistor dimensionado

A corrente de saída obtida é próxima da esperada $200,0709\mu A \approx 200\mu A$.
Então para o cálculo da potência:

$$P = V \cdot I$$

$$P = 2 \cdot 200,0709 \mu A$$

$$P = 400,1418 \mu W$$
(4)

A diferença percentual foi de:

$$E_{\text{erro}} = 1 - \frac{400 \mu}{400,1418 \mu}$$

$$E_{\text{erro}} = 0,0003545 \implies E_{\text{erro}} \approx 0,035\%$$
(5)

Que está dentro do máximo pedido de 2%.

1.3 Tensões obtidas e interpretação

O circuito utilizado para a obtenção das tensões de referência é mostrado na figura 5, e o gráfico resultante da análise DC para as tensões de referência é mostrado na figura 10.




Figura 9: Circuito que utilizou o símbolo para a simulação




Figura 10: Gráfico das tensões de referência na análise DC

Dessa forma, são obtidas as tensões de referência necessárias para a operação de um ADC de 4 bits. Ao considerar os limites impostos por V_{DD} e GND , definem-se 16 níveis, o que resulta em um tamanho de degrau (LSB) de:

$$V_{LSB} = \frac{V_{DD} - GND}{2^N} = \frac{2V}{16} = 0,125V \quad (6)$$

Este incremento de $125mV$ entre cada ponto de referência é fundamental para o funcionamento do comparador do ADC, permitindo a conversão precisa do sinal analógico de entrada para o seu correspondente digital. Cada salto da rede resistiva define um limiar de decisão, garantindo que a faixa dinâmica do conversor seja coberta de forma linear e confiável.

O dimensionamento da corrente para $200\mu A$ foi estabelecido para garantir que a potência total dissipada pelos resistores seja de aproximadamente $400\mu W$. Esta restrição de projeto visa equilibrar o consumo energético do circuito. O resultado da estabilidade da corrente e a precisão do dimensionamento podem ser verificados na Figura 8, onde o erro percentual obtido foi de apenas 0,035%, valor significativamente inferior ao limite de 2% estipulado em projeto.

2 Par diferencial NMOS

2.1 a) Esquemático, símbolo e saída diferencial

A figura 11 apresenta o circuito do par diferencial NMOS, enquanto a figura 12 mostra o símbolo correspondente. Para a simulação do par diferencial, foi utilizado o esquemático da figura 13, onde as saídas V_{out+} e V_{out-} foram definidas para medir a resposta do circuito.




Figura 11: Circuito do par diferencial NMOS




Figura 12: Símbolo do par diferencial NMOS




Figura 13: Esquemático para simulação do par diferencial

O resultado da simulação pode ser visto no gráfico da figura 14, onde é possível observar as saídas V_{out+} , V_{out-} e a diferencial.




Figura 14: Gráfico resultante das saídas V_{out+} , V_{out-} e a diferencial

2.2 b) Interpretação dos resultados

Nota-se os pontos para 0, $V_{dd}/2$ e V_{dd} em que saída diferencial representa a diferença entre as saídas V_{out+} e V_{out-} . Assim, no ponto em que V_{var} é igual a zero, V_{out+} é 1 e V_{out-} é zero, resultando em



uma saída diferencial de 1. No ponto em que V_{var} é igual a $V_{dd}/2$, as saídas V_{out+} e V_{out-} são iguais, resultando em uma saída diferencial de zero. Por fim, no ponto em que V_{var} é igual a V_{dd} , V_{out+} é zero e V_{out-} é 1, resultando em uma saída diferencial de -1.

2.3 c) Resposta a pulso de tensão

As duas figuras a seguir mostram a resposta do par diferencial a um pulso de tensão aplicado na entrada V_{var} . A figura 15 apresenta o gráfico da saída diferencial para um pulso de tensão, enquanto a figura 16 mostra a resposta para uma variação próxima do zero.




Figura 15: Gráfico da saída diferencial para pulso de tensão



O valor máximo da saída diferencial é de $999,8mV$ que ocorre quando a tensão $V_{var} = 0$ e o valor mínimo é de $-1,015V$ para $V_{var} = V_{dd}$.

Para o valor final da saída diferencial, encontra-se o $-1V$ pelo gráfico, a variação de 2% é de

$$\Delta V = 0,02 * 1 \Rightarrow \Delta V = 20mV$$

Observa-se que para valores acima de $2,061736ns$ da simulação transiente a saída diferencial apresenta variação menor de $20mV$, assim o tempo necessário até a saída ter uma variação de menos de 2% em torno do seu valor final é aproximadamente:

$$T_{variação} = 2,06nS \quad (7)$$




Figura 16: Gráfico da saída diferencial para variação próxima do zero

Para a variação próxima do zero *slew rate*, observa-se que a saída diferencial apresenta uma variação de $dV \approx 146mV$ indicado pelo marcador no gráfico.

$$\boxed{slew\ rate = 146mV} \quad (8)$$

3 Par diferencial PMOS

As figuras 17, 18 e 19 apresentam, respectivamente, o circuito do par diferencial PMOS, o símbolo correspondente e o esquemático utilizado para a simulação do par diferencial PMOS. O gráfico resultante da simulação pode ser visto na figura 20, onde é possível observar a saída diferencial.

3.1 Esquemáticos e simulações




Figura 17: Circuito par diferencial PMOS




Figura 18: Símbolo do par diferencial PMOS




Figura 19: Circuito de simulação para par diferencial PMOS




Figura 20: Gráfico resultante da simulação DC com varredura na variável Vvar

Na figura 20 apresenta-se o gráfico da tensão de saída diferencial em função da tensão da entrada não fixa.

3.2 Interpretação dos resultados

Observa-se que a saída diferencial apresenta um comportamento semelhante ao do par diferencial NMOS, porém invertido. No ponto em que V_{var} é igual a zero, V_{out+} é zero e V_{out-} é 1V, resultando

em uma saída diferencial de $-1V$. No ponto em que V_{var} é igual a $V_{dd}/2$, as saídas V_{out+} e V_{out-} são iguais, resultando em uma saída diferencial de zero. Por fim, no ponto em que V_{var} é igual a V_{dd} , V_{out+} é $1V$ e V_{out-} é zero, resultando em uma saída diferencial de $1V$.

A corrente total fornecida pela fonte é fixa. O par diferencial funciona redistribuindo essa corrente entre os dois ramos. No equilíbrio, conhecido como modo comum, se as tensões nas duas entradas (V_{in1} e V_{in2}) forem iguais, a corrente se divide exatamente ao meio e as tensões de saída serão iguais. No desequilíbrio, denominado modo diferencial, se V_{in1} aumentar em relação a V_{in2} , o primeiro transistor conduzirá mais corrente e, como a corrente total é fixa, o segundo transistor obrigatoriamente conduzirá menos. Essa variação de corrente através dos resistores de carga gera a tensão de saída amplificada.

