



DEPARTAMENTO DE ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ

R4

Comparadores e referências de corrente

Autores:

André Corso Pozzan
Gabriel Rodrigues de Souza

Prof. Dr. Bernardo Rego Barros de Almeida Leite

Trabalho apresentado ao Departamento de Engenharia Elétrica como requisito parcial para obtenção de nota da disciplina TE332 DA Laboratório de eletrônica analógica II - DA - 2026/1.

Conteúdo

1	Comparador NMOS	2
1.1	a) Circuitos e símbolos iniciais	2
1.2	b) Dimensionamento do espelho simples NMOS	5
1.2.1	Esquemáticos finais:	8
2	Comparador PMOS	11
2.1	a) Circuitos e símbolos iniciais	11
2.2	b) Dimensionamento do espelho simples PMOS	15
2.2.1	Esquemáticos finais:	18
3	Bloco comparador e referências de corrente	21
3.1	a) Determinar melhor funcionamento dos comparadores	21
3.1.1	Comparador NMOS para tensões altas	21
3.1.2	Comparador PMOS para tensões baixas	22
3.2	b) Bloco comparador global	23
3.3	c) Bloco de referências de corrente	25
3.4	d) Esquemático de teste do bloco comparador com referências de corrente e tensão . .	31
3.5	e) Bloco comparador aplicado a onda triangular	32

Todas as simulações devem ser feitas usando Cadence na plataforma Virtuoso com o design kit GPDK 45 nm para uma temperatura de $T = 56^{\circ}C$. Os transistores devem ter o comprimento $L = 100nm$ especificado.

1.1 a) Circuitos e símbolos iniciais

2




Figura 2: Símbolo para o comparador NMOS

Para o valor da resistência foi realizado o dimensionamento com a varredura do comprimento L do resistor para que $I_{BIAS} = 40\mu A$ para $V_{IN} = 1V$




Figura 3: Circuito utilizado para varredura de $L_VARREDURA$

A variável $V_VARREDURA$ foi definida para $1V$ para a simulação.




Figura 4: Gráfico para dimensionamento da resistência

O valor obtido é $L = 68,61673\mu m$




Figura 5: Circuito de teste comparador NMOS com resistor dimensionado



1.2 b) Dimensionamento do espelho simples NMOS






Figura 8: Circuito do espelho simples NMOS para dimensionar




Figura 9: Gráfico resultante da varredura da variável $W_VARREDURA$ para a tensão de saída

Na figura 9 observa-se que o valor de W para o transistor $NM3$ deve ser $W = 885,7395nm$ para que a tensão de saída seja $V_{dd}/2 = 1V$ para a entrada $V_{dd}/2 = 1V$




Figura 10: Circuito do espelho simples NMOS dimensionado




Figura 11: Circuito de teste para varredura da tensão de entrada de 0 a V_{dd}




Figura 12: Gráfico resultante da simulação para tensão de saída em função da tensão de entrada para espelho dimensionado

Assim, na figura 12 o valor observado para a tensão de entrada 1V é 996,9027mV que se aproxima que foi definido para o dimensionamento do espelho, o que demonstra que o dimensionamento foi bem sucedido.

1.2.1 Esquemáticos finais:

Os circuito finais do comparador, par diferencial NMOS, espelho NMOS, espelho PMOS e inversor são apresentados nas figuras 13, 14, 15, 16 e 34 respectivamente.




Figura 13: Circuito final do comparador




Figura 14: Circuito final do par diferencial NMOS




Figura 15: Circuito final do espelho NMOS




Figura 16: Circuito final do espelho PMOS




Figura 17: Circuito final do inversor

2 Comparador PMOS

2.1 a) Circuitos e símbolos iniciais

As figuras 18 e 19 apresentam o circuito e símbolo do comparador PMOS respectivamente.




Figura 18: Circuito do comparador PMOS




Figura 19: Símbolo do comparador PMOS




Figura 20: Circuito para varredura de L_VARREDURA para dimensionamento do resistor e corrente




Figura 21: Gráfico resultante da simulação para corrente de saída

Assim, obten-se o valor $L = 72,17659\mu m$ para o resistor.

2.2 b) Dimensionamento do espelho simples PMOS




Figura 24: Circuito de testes para dimensionamento do espelho




Figura 25: Circuito do espelho simples para dimensionamento com varredura de $W_{VARREDURA}$




Figura 26: Gráfico resultante da simulação para dimensionamento do espelho

Assim, é obtido o valor $W = 895,3991nm$ para quando a tensão de entrada é $V_{dd}/2$ a saída seja $V_{dd}/2$.




Figura 27: Circuito do espelho PMOS com valor dimensionado




Figura 28: Circuito para varredura da tensão de entrada com espelho dimensionado




Figura 29: Gráfico resultante da tensão de saída em função da variação da tensão de entrada para o comparador PMOS

É observado que o ponto dimensionado anteriormente atendeu as expectativas, com a tensão de entrada de 1V a de saída foi 1,002406V o que demonstra que o dimensionamento do espelho PMOS foi bem sucedido. Dessa forma, o comparador PMOS com o espelho dimensionado funciona como esperado, com uma tensão de comutação próxima de 1V, iniciando a comutação em 0,99V e terminando em 1,01V o que demonstra boa qualidade da comparação. Para valores abaixo de 0,99V

a tensão de saída é de nível lógico zero e para valores acima de $1,01V$ a tensão de saída é de nível lógico um, o que demonstra o funcionamento correto do comparador PMOS.

2.2.1 Esquemáticos finais:

AS figuras 30, 31, 32, 33 e 34 apresentam os circuitos finais do comparador PMOS, par diferencial PMOS, espelho NMOS, espelho PMOS dimensionado e inversor respectivamente.




Figura 30: Circuito final do comparador PMOS




Figura 31: Circuito final do par diferencial PMOS






Figura 32: Circuito final do espelho NMOS



3 Bloco comparador e referências de corrente

3.1 a) Determinar melhor funcionamento dos comparadores

3.1.1 Comparador NMOS para tensões altas




Figura 35: Circuito de simulação para o comparador NMOS




Figura 36: Gráfico da saída do comparador NMOS para as tensões de referência

O gráfico confirma que o NMOS é inadequado para comparar sinais próximos de 0V. Como indicado pelos marcadores, o circuito exige uma tensão de entrada mínima para ligar o par diferencial e manter a fonte de corrente de cauda em saturação. O limite inferior do intervalo de entrada em modo comum é definido por:

$$V_{ICM,min} = V_{GS} + V_{DS,sat} \quad (1)$$

Dessa forma, o NMOS apresenta desempenho superior para tensões de referência próximas a V_{DD} , enquanto apresenta falhas de comutação ou atrasos excessivos em níveis próximos ao terra.

3.1.2 Comparador PMOS para tensões baixas




Figura 37: Circuito de simulação para o comparador PMOS




Figura 38: Gráfico da saída do comparador PMOS para as tensões de referência

O comparador PMOS é inadequado para operar com sinais próximos a V_{DD} . Na figura 38, observa-se que para a referência de 1,875V a saída permanece em nível lógico zero mesmo quando a entrada triangular ultrapassa este valor. Isso ocorre porque o par PMOS e sua respectiva fonte de corrente saem da região de saturação conforme a entrada se aproxima do trilho positivo. O limite superior de operação é dado por:

$$V_{ICM,max} = V_{DD} - |V_{GS}| - |V_{DS,sat}| \quad (2)$$

Portanto, o PMOS é ideal para a metade inferior da excursão do sinal, garantindo precisão em tensões próximas a 0V.

3.2 b) Bloco comparador global

As figuras 39 e 40 apresentam o circuito e o símbolo do bloco comparador global, respectivamente. Este bloco é projetado para combinar as vantagens dos comparadores NMOS e PMOS, permitindo uma comparação eficaz em toda a faixa de tensão de entrada. O circuito utiliza ambos os tipos de transistores para garantir que o comparador funcione corretamente tanto para sinais próximos a 0V quanto para sinais próximos a V_{DD} , proporcionando uma resposta rápida e precisa em toda a faixa de operação.




Figura 39: Circuito do bloco comparador global




Figura 40: Símbolo do bloco comparador global

3.3 c) Bloco de referências de corrente




Figura 41: Circuito do bloco de referências de corrente




Figura 42: Símbolo do bloco de referências de corrente




Figura 43: Circuito de teste para o bloco de referências de corrente




Figura 44: Gráfico da simulação resultante para dimensionamento do resistor e corrente $40\mu A$

O valor obtido é $L = 78,37917\mu A$




Figura 45: Circuito das referências de corrente para R dimensionado e com a variável $W_VARREDURA$




Figura 46: Gráfico para dimensionamento do W do NM9

$$W_{NM9} = 930,802nm \quad (3)$$




Figura 47: Circuito com variável W_{PMOS}




Figura 48: Dimensionamento dos W do PMOS

$$W_{PMOS} = 1,059981 \mu m$$

(4)




Figura 49: Gráfico do dimensionamento do W do NMOS




Figura 50: Circuito com W NMOS para varredura

$$W_{NMOS} = 1,036366\mu m \quad (5)$$




Figura 51: Circuito dimensionado final




Figura 52: Correntes para W dimensionadas




Figura 53: Gráfico com todas as correntes de referência uma para cada gráfico

3.4 d) Esquemático de teste do bloco comparador com referências de corrente e tensão

As figuras 54 e 55 apresentam o circuito de teste do bloco comparador global integrado com as referências de corrente e tensão, bem como o gráfico resultante da simulação. O circuito é configurado para aplicar um sinal de entrada tensão contínua com varredura da variável $V_VARREDURA$ de 0V a 2V.




Figura 54: Esquemático de teste para o bloco comparador global com referências de corrente e tensão




Figura 55: Gráfico de T1 até T15 com os pontos de referência de tensão

O gráfico das tensões de saída, identificadas de T_1 a T_{15} , demonstra as características de transferência individuais em função da tensão de entrada V_{in} . Observa-se que cada saída apresenta uma transição abrupta de nível lógico baixo para nível lógico alto conforme a entrada ultrapassa o limiar definido pela respectiva tensão de referência gerada pela rede de resistores. A sequência de ativação das saídas segue o comportamento esperado para a codificação termométrica, onde o acréscimo na tensão de entrada resulta na ativação sucessiva dos comparadores de menor para maior peso.

Os resultados obtidos validam o dimensionamento das fontes de corrente e das referências de tensão, evidenciando que os comparadores mantêm uma operação robusta em toda a faixa dinâmica. O erro de offset e a inclinação das curvas de transferência nos pontos de comutação estão dentro dos parâmetros aceitáveis para a tecnologia GPDK 45nm utilizada, assegurando que o conversor opere com a linearidade necessária para a resolução de 4 bits pretendida. A estabilidade das tensões de saída frente aos passos de 1 mV na entrada confirma a integridade do projeto frente a variações no sinal analógico.

3.5 e) Bloco comparador aplicado a onda triangular

As figuras 56, 57 e 58 apresentam o circuito de teste do bloco comparador global aplicado a um sinal de onda triangular, bem como os gráficos resultantes da simulação para um período completo e para meio período da onda triangular, respectivamente. O circuito é configurado para aplicar um sinal de entrada em forma de onda triangular com amplitude de 2V.




Figura 56: Esquema de teste para a onda triangular




Figura 57: Saída para período completo da onda triangular




Figura 58: Gráfico das tensões de saída para meio período da onda triangular

Tabela 1: Valores extraídos do gráfico: tempo, tensão em T_n , tensão em M_n , tensão de referência $T_{ref}(n)$ e delta entre M_n e $T_{ref}(n)$

n	Tempo	T_n	M_n	$T_{ref}(n)$	$\Delta(M_n - T_{ref})$
1	158,7186 ns	1,0 V	126,9749 mV	125 mV	1,9749 mV
2	314,1207 ns	1,0 V	251,2966 mV	250 mV	1,2966 mV
3	469,8751 ns	1,0 V	375,9001 mV	375 mV	0,9001 mV
4	625,6560 ns	1,0 V	500,5205 mV	500 mV	0,5205 mV
5	781,4128 ns	1,0 V	625,1302 mV	625 mV	0,1302 mV
6	937,1436 ns	1,0 V	749,7149 mV	750 mV	-0,2851 mV
7	1,092825 μ s	1,0 V	874,26 mV	875 mV	-0,7400 mV
8	1,253796 μ s	1,0 V	1,00307 V	1,000 V	3,0700 mV
9	1,409141 μ s	1,0 V	1,127313 V	1,125 V	2,3130 mV
10	1,564636 μ s	1,0 V	1,251709 V	1,250 V	1,7090 mV
11	1,720235 μ s	1,0 V	1,376188 V	1,375 V	1,1880 mV
12	1,875905 μ s	1,0 V	1,500724 V	1,500 V	0,7240 mV
13	2,031620 μ s	1,0 V	1,625296 V	1,625 V	0,2960 mV
14	2,187351 μ s	1,0 V	1,749881 V	1,750 V	-0,1190 mV
15	2,343019 μ s	1,0 V	1,874415 V	1,875 V	-0,5850 mV

Observa-se que a maior diferença entre a tensão de referência teórica e a tensão medida no ponto de comutação é de 3,07 mV, o que representa um erro relativo de apenas 0,15% em relação à tensão de referência total de 2V. Este resultado indica que o bloco comparador global, operando em

conjunto com as redes de polarização, apresenta uma precisão significativamente superior à resolução do ADC de 4 bits. Considerando que o degrau de quantização (LSB) para este conversor é de 125 mV ($V_{ref}/2^4$), o erro máximo observado de aproximadamente 3 mV é desprezível, sendo cerca de 40 vezes menor que a tensão de um degrau. Portanto, o desempenho do bloco é plenamente adequado para a resolução pretendida, garantindo que as transições de saída ocorram com alta fidelidade em relação aos níveis de quantização estabelecidos.