



DEPARTAMENTO DE ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ

R5

Circuitos digitais

Autores:

André Corso Pozzan
Gabriel Rodrigues de Souza

Prof. Dr. Bernardo Rego Barros de Almeida Leite

Trabalho apresentado ao Departamento de Engenharia Elétrica como requisito parcial para obtenção de nota da disciplina TE332 DA Laboratório de eletrônica analógica II - DA - 2026/1.

UFPR – Centro Politécnico – Curitiba, PR
15 de junho de 2026

Conteúdo

1	Portas lógicas CMOS	2
1.1	a) esquemático e o símbolo	2
1.1.1	NAND 2 entradas	2
1.1.2	NAND 4 entradas	4
1.2	b) tabela verdade CMOS AOI(<i>AND-OR-Invert</i>)	7
1.3	c) Testar funcionamento AOI21	10
1.4	d) CMOS AOI22	10
2	Decodificador	13
2.1	a) esquemático e símbolo	13
2.2	b) Código termométrico e teste do decodificador	15
3	Flip-flop e registrador	17
3.1	b) Teste Flip Flop D	20

Instruções iniciais

Todas as simulações devem ser feitas usando Cadence na plataforma Virtuoso com o design kit GPDK 45 nm para uma temperatura de $T = 56^{\circ}\text{C}$. Os transistores devem ter o comprimento $L = 100\text{nm}$ especificado.

1 Portas lógicas CMOS

1.1 a) esquemático e o símbolo

1.1.1 NAND 2 entradas

As figuras 1, 2, 3 e 4 mostram, respectivamente, o circuito esquemático da porta NAND de 2 entradas, o símbolo para a porta NAND de 2 entradas, o circuito de teste para a porta NAND de 2 entradas e o resultado da simulação transiente para a porta NAND de 2 entradas.




Figura 1: Circuito esquemático NAND




Figura 2: Símbolo para NAND 2 entradas




Figura 3: Circuito de teste para NAND




Figura 4: Resultado da simulação transiente para porta NAND

Como é possível observar na figura 4, a saída da porta NAND é 0 apenas quando ambas as entradas são 1, caso contrário, a saída é 1. Isso confirma o comportamento esperado de uma porta NAND de 2 entradas.

Tabela verdade:

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Tabela 1: Tabela verdade para a porta NAND de 2 entradas

1.1.2 NAND 4 entradas

As figuras 5, 6, 7 e 8 mostram, respectivamente, o circuito esquemático da porta NAND de 4 entradas, o símbolo para a porta NAND de 4 entradas, o circuito de teste para a porta NAND de 4 entradas e o resultado da simulação transiente para a porta NAND de 4 entradas.




Figura 5: Circuito esquemático da NAND 4 entradas




Figura 6: Símbolo para NAND 4 entradas




Figura 7: Circuito de teste para NAND 4 entradas




Figura 8: Gráfico para simulação da NAND com 4 entradas

Assim como na porta NAND de 2 entradas, a saída da porta NAND de 4 entradas é 0 apenas quando todas as entradas são 1, caso contrário, a saída é 1. Isso confirma o comportamento esperado de uma porta NAND de 4 entradas.

Tabela verdade:

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Tabela 2: Tabela verdade para a porta NAND de 4 entradas

1.2 b) tabela verdade CMOS AOI(*AND-OR-Invert*)

As figuras 9, 11 e 12 mostram, respectivamente, o circuito esquemático da porta AOI21, o circuito de teste para a porta AOI21 e o resultado da simulação transiente para a porta AOI21.




Figura 9: Circuito esquemático da AOI21




Figura 10: Símbolo para AOI21




Figura 11: Circuito de simulação para AOI21




Figura 12: Gráfico resultante da simulação para AOI21

Esta porta lógica só resulta em um quando o a entrada C for zero e o AND entre A e B também for zero.

Tabela verdade:

A	B	C	A·B	Y
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	0	0
1	0	0	0	1
1	0	1	0	0
1	1	0	1	0
1	1	1	1	0

Tabela 3: Tabela verdade para a porta AOI21

1.3 c) Testar funcionamento AOI21

Como pode ser visto na figura 12 e na tabela 3, a porta AOI21 só resulta em um quando a entrada C for zero e o AND entre A e B também for zero. Em todos os outros casos, a saída é zero. Isso confirma o comportamento esperado de uma porta AOI21.

Por conta da expressão:



$$Y = \overline{(A \cdot B) + C} \quad (1)$$

A porta AOI21 é equivalente a uma porta OR-AND-Invert, onde a saída é o inverso da soma lógica entre o AND de A e B e a entrada C. Portanto, a saída só será 1 quando ambos A e B forem 0, o que torna o AND de A e B igual a 0 e C também for 0. Em todos os outros casos, a saída será 0.

1.4 d) CMOS AOI22

As figuras 13, 14, 15 e 16 mostram, respectivamente, o circuito esquemático da porta AOI22, o símbolo para a porta AOI22, o circuito de teste para a porta AOI22 e o resultado da simulação transiente para a porta AOI22.




Figura 13: Circuito esquemático AOI22




Figura 14: Símbolo para AOI22




Figura 15: Circuito para simulação AOI22




Figura 16: Gráfico resultante da simulação AOI22

Equação da porta AOI22:

$$Y = \overline{(A \cdot B) + (C \cdot D)} \quad (2)$$

Tabela verdade:

Tabela 4: Tabela Verdade da Porta Lógica AOI22

A	B	C	D	$A \cdot B$	$C \cdot D$	Saída (Y)
0	0	0	0	0	0	1
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	0	1
0	1	0	1	0	0	1
0	1	1	0	0	0	1
0	1	1	1	0	1	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	1	0
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	1	0

Assim, a porta AOI22 só resulta em um quando ambos os produtos lógicos $A \cdot B$ e $C \cdot D$ forem zero, ou seja, quando pelo menos um dos pares de entradas (A e B ou C e D) tiver pelo menos um valor zero. Em todos os outros casos, a saída será zero. Isso confirma o comportamento esperado de uma porta AOI22.

2 Decodificador

2.1 a) esquemático e símbolo

As figuras 17 e 18 mostram, respectivamente, o circuito esquemático e o símbolo para o decodificador.




Figura 17: Circuito esquemático do decodificador




Figura 18: Símbolo para o decodificador

O esquemático do decodificador foi desenvolvido a partir das portas lógicas criadas anteriormente na atividade, a conversão de código termométrico para binário foi implementada.

2.2 b) Código termométrico e teste do decodificador

Para cada tensão na entrada que supera a referência do comparador associado a saída termométrica correspondente é ativada, ou seja, a saída do comparador é 1. A tabela 5 mostra a relação entre as entradas termométricas e as saídas binárias do decodificador, onde T_i representa a saída do comparador i e B_j representa o bit j da saída binária do decodificador. A última coluna mostra o valor decimal correspondente à combinação de bits binários.

Assim depois de obtido o código termométrico do sinal de entrada, o decodificador converte esse código para binário, onde cada combinação de bits binários corresponde a um valor decimal específico, conforme mostrado na última coluna da tabela.

Desse modo, o ADC é de 4 bits para operar em $2V$ logo o menor valor detectável é $V_{LSB} = \frac{2V}{2^4} = 125mV$ e o maior valor detectável é $V_{max} = 2V - V_{LSB} = 1,875V$. Portanto, o ADC pode detectar tensões de entrada variando de $0V$ a $1,875V$ com uma resolução de $125mV$ por bit e isso significa que cada 1 a mais no código termométrico e a soma unitária no binário de saída corresponde a um aumento de $125mV$ na tensão de entrada.

Tabela 5: Tabela Verdade do Decodificador Termométrico para Binário

Entrada(Código Termométrico)															Saída binária				Decimal
T15	T14	T13	T12	T11	T10	T09	T08	T07	T06	T05	T04	T03	T02	T01	B3	B2	B1	B0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1
0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1	0	2
0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	0	1	1	3
0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	1	0	0	4
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	0	1	0	1	5
0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	0	1	1	0	6
0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	0	1	1	1	7
0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0	8
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	1	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	1	0	10
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	11
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	12
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	13
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	14
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	15

Para o teste do decodificador foi aplicado em sua a entrada a saída dos comparadores que por sua vez usam as referências de tensão e corrente, na entrada V_{in} foi aplicada uma rampa.




Figura 19: Esquemático de teste do decodificador




Figura 20: Gráfico da saída do decodificador para rampa na entrada

Observa-se na figura 20 que a saída do decodificador segue a rampa de entrada, os marcadores V1, V2 e V3 demostram os casos em que a a entrada é 2V portanto a saída é 1111 em binário, a entrada é 0 logo a saída em binário é 0000 e o caso em que a entrada é 932,8mV onde a saída é 0111 em binário, ou seja, o decodificador converte corretamente o código termométrico para binário.




Figura 21: Gráfico com todas as possibilidades de entrada para o decodificador

Na figura as entradas termométricas estão destacados com marcadores T_n para $1 \leq n \leq 15$.

3 Flip-flop e registrador

As figuras 22, 23, 24, 25, 26 e 27 mostram, respectivamente, o circuito esquemático e o símbolo para o LATCH D, o circuito esquemático e o símbolo para o Flip Flop D e o circuito esquemático e o símbolo para o registrador. O LATCH D é um dispositivo de armazenamento que mantém seu estado enquanto a entrada de controle (enable) estiver ativa, ou seja, quando enable é 1, a saída Q segue a entrada D. Já o Flip Flop D é um dispositivo de armazenamento que captura o valor da entrada D na borda de subida do clock, ou seja, quando o clock transita de 0 para 1, a saída Q assume o valor da entrada D. O registrador é um conjunto de Flip Flops D que armazenam múltiplos bits de informação.




Figura 22: Circuito esquemático LATCH D




Figura 23: Símbolo LATCH D




Figura 24: Circuito esquemático Flip Flop D




Figura 25: Símbolo Flip Flop D




Figura 26: Circuito esquemático registrador




Figura 27: Símbolo registrador

3.1 b) Teste Flip Flop D

As figuras 28 e 29 mostram, respectivamente, o circuito de teste do Flip Flop D com borda de subida e o gráfico resultante do teste. O gráfico mostra a entrada D , o sinal de clock e a saída Q do Flip Flop D. Observa-se que a saída Q segue a entrada D apenas na borda de subida do clock, ou seja, quando o clock transita de 0 para 1, confirmando o comportamento esperado do Flip Flop D.




Figura 28: Circuito de teste do Flip Flop D com borda de subida




Figura 29: Gráfico resultante do Flip Flop D com borda de subida