Disciplina: PCS 3335 – Laboratório Digital A		
Prof. : <i>Anarosa</i> Data : 15/07/2020		
Turma: 01	Bancada: A2	
Membros:		
Andre Devay Torres Gomes (10770089)		
FIZ O EXPERIMENTO SOZINHO		



Planejamento P2

1. Introdução

Neste experimento iremos implementar a hierarquização de prioridades em um circuito digital, pois geralmente estes são acionados por eventos externos e cada tipo de evento reconhecido, há uma função mais prioritárias ou não. A aplicação mais comum deste tipo de circuito é o acionamento de alarmes sonoros diferentes de acordo com a sua prioridade. Sistemas de controle de reatores nucleares, trens, prédios etc. são exemplos onde os alarmes fazem parte da sua implementação.

2. Objetivo


Conceituar e desenvolver um módulo digital muito útil em que se seleciona diferentes frequências a partir de entradas específicas e de níveis mais ou menos prioritários.

3. Planejamento

I. Descrição Funcional projeto completo

A ideia deste experimento é a projeção de um seletor de prioridade para sensores (ou fatores externos), que determine um clock a ser utilizado. Apesar de genérico, este módulo digital pode ser muito útil, pois tem diversos tipos de projetos que podem utilizar desta aplicabilidade para economia de energia, por exemplo, entre outras melhorias de circuito.

Como mencionado no enunciado, queremos selecionar dentre 4 frequências de clock, portanto, iremos inferir 4 tipos de entradas diferentes (uma para cada frequência) e, cada uma delas, terá uma prioridade diferente no escopo digital. Assim, aquela entrada de maior prioridade irá acionar o clock de maior frequência e vice-versa.



O codificador de prioridade será responsável por elencar qual é a entrada prioritária, ou seja, ele receberá os quatro tipos de informações dos sensores (as entradas do módulo). E, a partir disso, ele definirá o "código" (uma saída de 2 bits que corresponde a qual entrada foi elencada para o clock).

O bloco dos relógios estará dentro da FPGA e, portanto, apesar de não ter sido explicitado sua entrada (pois não é externa), ela receberá o clock próprio da FPGA como sua entrada (de frequência de 50 MHz) e montará os 4 clocks de frequências distintas a partir do clock de entrada.

Por fim, o bloco seletor recebe como entrada ambas as saídas dos outros 2 blocos. Ou seja, este tem 6 entradas (os 4 clocks e 2 bits do "código"). Seu comportamento é equivalente ao de um MUX 4:1 e, portanto, ele seleciona um das 4 entradas que será a saída Y naquele instante a partir do código no seletor.

A ideia é montarmos o bloco "codificador de prioridade" e o bloco "seletor" como circuitos de CIs e o bloco "relógios" em código VHDL.

II. Comportamento dos Relógios

Para este item, devemos desenvolver um código em VHDL, que produza 4 clocks distintos a partir do clock genérico de nossa FPGA. Ou seja, este bloco VHDL terá como entrada o clock de 50MHz e quatro saídas com os clocks de 20Hz, 200Hz, 2000Hz e 20000Hz.

De forma análoga ao código desenvolvido por nós no experimento dos semáforos (para o bloco temporizador), podemos utilizar uma contagem do clock original para que seja invertido o pulso da saída a cada meia contagem. Assim, basta ajustarmos a razão para cada frequência desejada.

Para 20Hz, teremos 50000000/20 = 2500000 contagens/clock. Para 200Hz, teremos 50000000/200 = 250000 contagens/clock. Para 2000Hz, teremos 50000000/2000 = 25000 contagens/clock. Para 20000Hz, teremos 50000000/20000 = 2500 contagens/clock.

III. Projeto em VHDL para bloco "Relógios" (com Waveform)

Utilizando a descrição dos comportamentos do item anterior, chegamos ao seguinte código em VHDL para o nosso circuito dos relógios:

```
×
                 relogios.vhd
                                                      Compilation Report - relogios
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.ALL;
    ⊟entity relogios is


⊟port (clk: in std_logic;

A, B, C, D: out std_logic);

end relogios;
10 ⊟architecture bhv of relogios is
       signal countA, countB, countC, countD: integer := 0;
signal tmpA, tmpB, tmpC, tmpD : std_logic := '0';
14
15
16
17
18
19
20
21
22
23
24
      ⊟begin
      □process(c1k)
        begin
      bif(clk'event and clk='1') then
             countA <=countA+1;
countB <=countB+1;
countC <=countC+1;
countD <=countD+1;</pre>
25
26
27
28
29
31
32
33
34
35
36
37
38
39
             if (countA = 1250) then -- Resulta em 20000 Hz
                   tmpA <= NOT tmpA;
                   countA <= 1;
             end if;
if (countB = 12500) then -- Resulta em 2000 Hz
  tmpB <= NOT tmpB;</pre>
     Ė
             end if;
if (countC = 125000) then -- Resulta em 200 Hz
tmpC <= NOT tmpC;</pre>
     ė
             countD = 1;
end if;
if (countD = 1250000) then -- Resulta em 20 Hz
   tmpD <= NOT tmpD;
   countD <= 1;</pre>
     41
42
43
44
45
46
47
48
49
50
51
52
53
54
              end if;
        end if;
        A <= tmpA:
        B <= tmpB;
C <= tmpC;
D <= tmpD;
        end process;
        end bhv:
```

Em seguida, podemos verificar se o nosso comportamento foi descrito de forma correta a partir da criação de uma carta de tempos com alguns testes.

Para este, utilizamos os valores de contagem para meia onda como 5, 6, 7 e 8 (somente para exemplificar uma contagem de forma que o nosso Quartus pudesse rodar e que por inspeção visual fosse perceptível ver que o nosso programa de VHDL funciona corretamente).



Perceba que os valores para o nosso circuito real serão iguais aos escritos dentro do código (1250, 12500, 125000, 1250000 respectivamente).

Assim, podemos perceber que lógica foi pensada e transcrita para VHDL da maneira correta. Ou seja, não teremos erros conceituais dentro deste bloco e, caso venha a ocorrer erros, estes poderão estar atrelados a outros fatores, como pinagem ou da construção de outros blocos lógicos.

Vale ressaltar que não houve a necessidade de acrescentarmos sinais de depuração nem planejar solução de erros para o código em VHDL, pois conseguimos provar que sua implementação já foi bem sucedida e não precisamos corrigir nenhum comportamento inadequado do código.

IV. Comportamento do Codificador de Prioridade

Para o codificador de prioridade devemos habilitar 4 entradas que serão representações de 4 fatores externos, e cada uma das situações, aciona um clock específico. Assim, teremos 2 bits de saídas com as combinações 00, 01, 10, 11, sendo o "código" passado para o bloco seletor. Perceba que, como o próprio nome já diz, devemos definir prioridades no código e, portanto, utilizamos o X (=don't care) para as outras entradas menos relevantes. Podemos desta forma definir o seguinte comportamento para este bloco:


Entradas			Saídas		
E3	E2	E1	E0	S 1	S0
0	0	0	0	Х	Х
0	0	0	1	0	0
0	0	1	Х	0	1
0	1	Х	Х	1	0
1	Х	Х	Х	1	1

Ficamos com as seguintes equações para as saídas:


$$S1 = E3 + E2$$

$$S0 = E3 + E2' \cdot E1$$

A partir destas equações conseguimos chegar a seguinte construção de lógica combinatória:



Em seguida, podemos verificar se o nosso comportamento foi descrito de forma correta a partir da criação de uma carta de tempos com alguns testes. Configurei um end time de 160 ns e separei o circuito nos 5 tipos de comportamentos desejados, seguindo a tabela desde o '0000' até o '1111' (para as entradas).



Assim, podemos perceber que nossa montagem lógica foi pensada da maneira correta.

V. Comportamento do Seletor

O seletor tem o comportamento similar ao de um MUX 4:1 com dois bits seletores que vem do "código" e as 4 entradas a serem selecionadas para a saída como os clocks. Logicamente, faz sentido que o clock de maior prioridade tenha a maior frequência, pois seria o circuito mais "ágil" ou de alarme "mais estridente".

Considerando as entradas dos clocks de A a D, sendo A a entrada mais prioritária e D a entrada menos prioritária. Temos a seguinte tabela de comportamento:

Seletor Saída

S1	S0	Υ
0	0	D
0	1	С
1	0	В
1	1	А


A = 20000Hz será o clock selecionado.

B = 2000Hz será o clock selecionado.


C = 200Hz será o clock selecionado.

D = 20Hz será o clock selecionado.

A partir desta definição, podemos definir o nosso bloco lógico seletor da seguinte forma:



Em seguida, podemos verificar se o nosso comportamento foi descrito de forma correta a partir da criação de uma carta de tempos com alguns testes. Para este teste, setei 4 clocks distintos nas entradas de A a D sendo a entrada A o clock mais rápido. Coloquei a carta de tempos em 640 ns e a dividi em 4 partes de 160 ns. Como podemos perceber, em cada parte do nosso teste, foi-se colocado um valor para S1S0 diferente e podemos ver que a saída corresponde aos clocks selecionados em cada período.




Portanto, podemos inferir que nossa montagem lógica foi pensada corretamente.


VI. Elaboração do Circuito Combinatório Completo

Após definirmos como funcionará cada um dos nossos blocos, podemos definir e juntar os comportamentos a serem implementados na placa através de CIs e o outro bloco a ser implementado na FPGA.

Vale ressaltar que há diferenças de tensão de trabalho da FPGA (3,3V) e do painel de montagens (5V), portanto, isso deve ser levado em conta na hora de interligarmos entre si. Para resolvermos esta problemática, devemos adicionar dois buffers de tensão.



Concluímos que, teremos o seguinte bloco a ser montado através de Cls.



Teremos 1 NOT, 1 AND e 2 OR utilizados para o bloco do codificador de prioridade. Já para o bloco de seletor do circuito, é necessário 2 NOT, 3 OR e 8 AND. Logo, percebemos que serão utilizados:

- 1 CI 74365
- 1 Cl 7404

- 2 CI 7432
- 2 CI 7408

Ao contarmos o número de CIs e quais CIs serão utilizados, é perceptível a viabilidade da montagem do que planejamos para a placa do Laboratório Digital.

VII. Estratégia de Montagem, plano de testes e depuração para bloco de combinatória


Para realizar a montagem do circuito esperado, descrito anteriormente neste documento, serão necessários alguns passos:

- Selecionar Cl's que executam operações lógicas pertinentes as partes do circuito digital;
- Realizar montagem de cada parte do circuito digital;
- Conectar partes montadas;
- Executar testes com placa auxiliar alimentada por 5V; Inspecionar tensões de saídas com o auxílio de um multímetro, aplicando diferentes entradas/saídas no circuito (que nesse caso, são A, B, C, D, E3, E2, E1 e E0 nas chaves C0 a C7 e a saída Y nos LED's);


O primeiro teste planejado para o nosso circuito é o teste de cada CI. Através de cada datasheet, olhamos as entradas e saídas das portas lógicas e verificamos se tudo ocorrerá como esperado, caso haja alguma irregularidade, faz-se necessário trocar o circuito integrado, pois provavelmente ele está estragado.

Em seguida, dividimos o nosso circuito em três sub-partes (a primeira circulada em verde, a segunda em amarelo e a terceira na cor laranja) e, gradativamente, implementamos algumas portas lógicas e dispositivos, verificando se as saídas até aquele ponto estão conforme o esperado. Respectivamente, implementamos α , β e γ .

Perceba que a cada subparte montada, devemos testar os nossos sinais intermediários e comparar com aqueles teoricamente esperados (conforme foi explicitado na tabela verdade para cada uma das fases α , β e γ). Gradativamente, vamos adicionando novos componentes a nossa montagem e, caso encontremos alguma inconsistência, devemos reiniciar a montagem daquela etapa do circuito.




W: 51 51 0 1 1 0	50 50		
B: D5150 K 0000000000000000000000000000000	12000000000000000000000000000000000000	B5±50 K" 000 0 001 0 010 0 100 0 110 0 111 1	AS,So K" 000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0




Acima, temos os k' / k'' / k''' simbolizando nossos sinais de depuração para este primeiro momento da montagem.

Podemos novamente, dividimos o nosso circuito em três subpartes para a montagem da segunda etapa do bloco combinatório. A primeira circulada em amarelo e a segunda em verde. E, gradativamente, implementamos algumas

portas lógicas e dispositivos, verificando se as saídas até aquele ponto estão conforme o esperado. Respectivamente, implementamos α e β .





Acima, temos os x' simbolizando nosso sinal de depuração para este segundo momento da montagem.


Ao terminarmos a montagem beta sem problemas, garantimos que nosso circuito do bloco combinatório não tem problemas nos fios, nos Cl's e nem na nossa montagem até esse ponto. Portanto, caso haja algum problema, será nas etapas seguintes.

É importante ressaltar que em um primeiro momento os testes realizados nessa etapa de montagem será feita com um clock manual. Ou seja, não iremos acoplar a FPGA para dar o clock aqui, mas sim, utilizar os botões para testar se os clocks estão funcionando corretamente de forma manual.

VIII. Tabela de Pinagem do Bloco Relógios + Designação de pinos dentro do Quartus (atualizada para Remoto)

Devido a pandemia e a utilização do laboratório de forma remota, tivemos que rearranjar os pinos utilizados na FPGA a fim de serem aqueles disponíveis para uso (ou seja, aqueles que passavam pelo Analog Discovery).

Sinal	Ligação na placa FPGA	Pino na FPGA
clk	CLOCK_50	PIN_M9
Α	GPIO_0_D28	PIN_R15
В	GPIO_0_D31	PIN_T20
С	GPIO_0_D33	PIN_T18
D	GPIO_0_D35	PIN_T15



IX. Plano de testes para circuito completo

Para testarmos o nosso circuito por completo devemos primeiramente unir a parte da FPGA com a parte da montagem na placa de Cls. Para isso, vale ressaltar que já passamos por todos os outros testes o que garante que o nosso circuito está funcionando por completo em ambos os blocos (lógico combinatório e VHDL). Ou seja, devemos no atentar na conexão entre estes apenas.

Como já foi pinado a nossa FPGA, precisamos conectar os cabos manualmente entre os 4 pinos GPIO e as 4 pontas do CI 74365. A cada fio conectado devemos testar o nosso circuito e analisar se a saída que obtivemos é a esperada, o que garante que aquele fio foi colocado corretamente.

Caso em algum momento, o comportamento esperado não ocorra, devemos remover o último fio colocado, pois provavelmente conectamos-o de forma errada e devemos colocá-lo de novo. Ademais, se o processo for feito muitas vezes e não obtermos sucesso, provavelmente devemos tentar esse plano de testes novamente em outra FPGA, pois talvez esta esteja quebrada ou não tenha conseguido carregar o nosso bloco de VHDL corretamente.

Se conseguirmos realizar todas essas etapas corretamente, significa que temos o nosso circuito do formato planejado.

Podemos assim, mudar o número de contagens do nosso código VHDL para números mais elevados a fim de conseguirmos enxergar o clock na saída. Ao se conectar o Y (saída) numa LED, por exemplo, podemos fazê-la piscar em diferentes velocidades.


Setamos, então, A para piscar 0.5 seg; B para piscar 1 seg; C para piscar 5 seg; D para piscar 10 seg. Conseguimos fazer uma inspeção visual sobre a saída no momento de teste do nosso circuito.

Em seguida, acionamos uma das "entradas" por vez no painel de montagens (lembre-se que estas estão ligadas aos botões on/off do painel), conseguimos relacionar ao período que pisca a nossa LED e finalizamos o nosso teste de circuito completo garantindo o funcionamento de nosso circuito inteiramente montado e conectado.


X. Teste do bloco "Relógios" dentro do OpenLab (remoto)

Novamente, devido a pandemia, tivemos que nos readaptar utilizando o laboratório a distância e fazendo medições no osciloscópio do Analog Discovery para verificar a validade do nosso projeto.

Como esperado, todas as saídas do bloco relógio (A, B, C e D) apresentaram a frequência esperada, conforme seguem as capturas de telas abaixo:



Captura de tela das formas de ondas das 4 saídas




Saída A de clock (como esperado) de aproximadamente 20 kHz



Saída B de clock (como esperado) de aproximadamente 2 kHz




Saída C de clock (como esperado) de aproximadamente 200 Hz




Saída D de clock (como esperado) de aproximadamente 20 Hz

XI. Medição de circuito completo convertido dentro da FPGA na prova


Como sugerido pela professora, transferimos todos os blocos para VHDL a fim de conectá-los e testá-los em conjunto com os inputs de E0 a E3 e ver se teríamos o clock selecionado conforme o projeto completo previa. Assim, ficamos com a seguinte disposição do circuito em RTL:



Segue abaixo as medições feitas no Discovery Connect (e seu WaveForms) a fim de testar se nosso circuito funcionava corretamente.




Medição do canal A e verificação da frequência em 20kHz



Medição do canal B e verificação da frequência em 2kHz



Medição do canal C e verificação da frequência em 200Hz



Medição do canal D e verificação da frequência em 20Hz

XII. Preparação de blocos para apresentação e para modificações na prova

Devido às situações atuais, foi-se pensado em formas de se apresentar o conteúdo proposto por este trabalho de forma mais prática e sintética possível. Assim, decidi montar 4 projetos Quartus a fim de facilitar a apresentação.

Trouxe cada um dos projetos de lógica combinatória para dentro do Quartus a fim de conseguir convertê-los para VHDL e poder executar (se necessário).

Ademais, criei um quarto projeto com a conexão dos três blocos do projeto para ter uma síntese e garantir que fiz o projeto por completo de forma correta.

XIII. Modificações requeridas através do desafio proposto

No dia de apresentação e elaboração da P2, foi-se proposta que se alterasse as frequências dos clocks gerados no bloco 'relógios' modificando as frequências para 200 Hz, 500 Hz, 800 Hz e 1000 Hz, considerando como de maior prioridade aquela com a menor frequência (ou seja, a frequência de 200 Hz).

Para o codificador de prioridade devemos habilitar 4 entradas que serão representações de 4 fatores externos, e cada uma das situações, aciona um clock específico. Assim, teremos 2 bits de saídas com as combinações 00, 01, 10, 11, sendo o "código" passado para o bloco seletor. Perceba que, como o próprio nome já diz, devemos definir prioridades no código e, portanto, utilizamos o X (=don't care) para as outras entradas menos relevantes. Podemos desta forma definir o seguinte comportamento para este bloco:

Considerando as entradas dos clocks de A a D, sendo A a entrada mais prioritária e D a entrada menos prioritária. Temos a seguinte tabela de comportamento:

Seletor		Saída
S1	S0	Υ
0	0	D
0	1	С
1	0	В
1	1	Α

Como o enunciado requeriu que a maior prioridade fosse sempre da menor frequência possível, temos a seguinte disposição:

A = 200Hz será o clock selecionado.

B = 500Hz será o clock selecionado.

C = 800Hz será o clock selecionado.

D = 1000Hz será o clock selecionado.

De forma análoga ao código desenvolvido por nós no experimento dos semáforos (para o bloco temporizador) e no planejamento deste projeto, podemos utilizar uma contagem do clock original (de 50 kHz) para que seja invertido o pulso da saída a cada meia contagem. Assim, basta ajustarmos a razão para cada frequência desejada.


Para 200Hz, teremos 50000000/200 = 250000 contagens/clock. Para 500Hz, teremos 50000000/500 = 100000 contagens/clock. Para 800Hz, teremos 50000000/800 = 62500 contagens/clock. Para 1000Hz, teremos 50000000/1000 = 50000 contagens/clock.

Utilizando a descrição dos comportamentos do item anterior e lembrando que a condicional em VHDL utilizada por nós tem que dividir o número de contagens por 2 (para termos metade do clock em alta e metade do clock em baixa), chegamos ao seguinte código em VHDL para o nosso circuito dos relógios:

```
relogios.vhd
                                                                                                                        ×
 📳 🔲 🗗 🏗 🖺 🗗 🕆 🕦 🕡 🐷 🛂 👯
          library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  1 2 3
          use IEEE.numeric_std.ALL;
  456789
       ⊟entity relogios is
⊟port (clk: in std_logic;
├ _ A, B, C, D: out std_logic);
         end relogios;
        ⊟architecture bhv of relogios is
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
          signal countA, countB, countC, countD: integer := 0;
signal tmpA, tmpB, tmpC, tmpD : std_logic := '0';
       ⊟begin
        ⊟process(clk)
|begin
        if(clk'event and clk='1') then
                countA <=countA+1;
countB <=countB+1;
countC <=countC+1;
countD <=countD+1;</pre>
                     (countA = 125000) then -- Resulta em 200 Hz tmpA <= NOT tmpA; countA <= 1;
      1
                                                                                                                   ×
                                                       relogios.vhd
      📳 🐽 (7 ) 🞼 🕮 🖪 🗗 🐿 🛈 🐷 💆 255 🗏
     if (countA = 125000) then -- Resulta em 200 Hz
  tmpA <= NOT tmpA;
  countA <= 1;</pre>
                        d if;
(countB = 50000) then -- Resulta em 500 Hz
tmpB <= NOT tmpB;
countB <= 1;
d if;
(countC = 31250) then -- Resulta em 800 Hz
tmpC <= NOT tmpC;
countC <= 1;
d if:</pre>
                    countC <= 1,
end if;
if (countD = 2500S0) then -- Resulta em 1000 Hz
    tmpD <= NOT tmpD;
    countD <= 1;
end if;</pre>
              end if;
             A <= tmpA;
B <= tmpB;
C <= tmpC;
D <= tmpD;
              end process;
              end bhv;
```

Em seguida, podemos verificar se o nosso comportamento foi descrito de forma correta a partir da criação de uma carta de tempos com alguns testes.

Para este, utilizamos os valores de contagem para meia onda como 5, 6, 7 e 8 (somente para exemplificar uma contagem de forma que o nosso Quartus pudesse rodar e que por inspeção visual fosse perceptível ver que o nosso programa de VHDL funciona corretamente).



Perceba que os valores para o nosso circuito real serão iguais aos escritos dentro do código (125000, 50000, 31250, 25000 respectivamente).


Assim, podemos perceber que lógica foi pensada e transcrita para VHDL da maneira correta. Ou seja, não teremos erros conceituais dentro deste bloco e, caso venha a ocorrer erros, estes poderão estar atrelados a outros fatores, como pinagem ou da construção de outros blocos lógicos.

Vale ressaltar que não houve a necessidade de acrescentarmos sinais de depuração nem planejar solução de erros para o código em VHDL, pois conseguimos provar que sua implementação já foi bem sucedida e não precisamos corrigir nenhum comportamento inadequado do código.

Em seguida, fizemos a pinagem para ver os respectivos sinais com suas frequências reais através do osciloscópio do Discovery Connect.



Medição do canal A e verificação da frequência em 200Hz



Medição do canal B e verificação da frequência em 500Hz



Medição do canal C e verificação da frequência em 800Hz



Medição do canal D e verificação da frequência em 1000Hz

Vale ressaltar que não houve necessidade de se alterar nenhum bloco de lógica combinatória, pois conseguimos alocar cada frequência de A a D de forma com que a prioridade exigida no desafio fosse atendida.

Apêndices

Referências

- 1. Apostilas e documentos de apoio do site ~/labdig do PCS.
- 2. Apostilas disponíveis na plataforma e-Disciplinas.
- [1] https://balbertini.github.io/vhdl_fsm-pt_BR.html