

Universidad de Buenos Aires Facultad de Ingeniería Tesis de Maestría en Ciencias de la Ingeniería

# Desarrollo de Circuitos Integrados CMOS para Aplicaciones de RFID

# **Andrew Parlane**

Junio de 2022

**Director:** Dr. Ing. Mariano Garcia-Inza

Codirectores: Ing. Federico G. Zacchigna, Ing. Octavio Alpago

# Resumen

Este trabajo presenta el diseño de circuitos integrados digitales para la implementación de un TAG RFID en un chip CMOS. Los requerimientos de los circuitos son definidos por un proyecto de investigación marco cuyo objetivo general es el desarrollo de sensores inalámbricos de radiación ionizante para dosimetría médica. Esto requiere la integración de diferentes subsistemas en un ASIC a fabricar en tecnología CMOS.

Los circuitos presentados en esta tesis consisten en un bloque digital de control, que puede recibir y responder a las tramas definidas en la norma ISO/IEC 14443A, y mediante un protocolo propietario encima de la norma, controlar otros subcircuitos del chip necesarios para la adquisición de la señal dosimétrica y su posterior transmisión inalámbrica. La implementación de la norma es presentada en un núcleo IP genérico. Por lo tanto es apto para uso en otros proyectos y con cualquier lector comercial que trabaje bajo norma. El protocolo propietario consiste en cinco mensajes que permiten el muestreo de hasta quince TAGs de forma sincronizada. El muestreo simultáneo de múltiples TAGs sensores utilizando RFID es una estrategia novedosa desarrollada en esta tesis, el cual representa un potencial avance en el desarrollo de métodos de control dosimétrico en aplicaciones médicas.

El trabajo realizado incluye el diseño de los bloques digitales utilizando HDL System-Verilog y su verificación funcional. Luego, se utiliza el kit de diseño del proceso (PDK, por sus siglas en Inglés) XH018 (nodo tecnológico de 180 nm) de la foundry XFAB para realizar la síntesis, el place and route y la generación de las máscaras de fabricación (layout).

Las pruebas de verificación llevadas a cabo dan alta confianza en el diseño. Las mismas incluyen: 60 horas de simulaciones del RTL ejecutando 187 aserciones de SystemVerilog casi cien millones de veces y generando informes de cobertura de código, la verificación formal de equivalencia entre lógica RTL y los netlists post síntesis y post implementación, Design Rules Check (DRC), y Layout Vs Schematic (LVS); todas esas pruebas tienen resultados favorables.

El layout final no tiene violaciones de timing, el slack de Setup menor es  $1,59\,\mathrm{ns}$  y de Hold es  $0,02\,\mathrm{ns}$ , el área utilizada es  $0,087\,\mathrm{mm}^2$  ( $295,68\,\mu\mathrm{m}$  por  $294,00\,\mu\mathrm{m}$ ), y la estimación de consumo de potencia promedio es  $256\,\mu\mathrm{W}$ .

# Aclaraciones

Aclaraciones Por cuestiones de claridad en esta tesis cuando se dice que una señal está en '1' o '0' significa que la señal tiene un valor lógico igual a '1' o '0' respectivamente.

El código RTL, los bancos de pruebas y los scripts de síntesis y place & route están publicados de forma abierta en GitHub bajo la licencia GNU v3.0, de manera que cualquier parte de este trabajo pueda ser utilizada en otros proyectos académicos o comerciales. Para facilitar la adopción y modificación de este trabajo por la comunidad internacional, el código y los scripts están escritos con nombres y comentarios en Inglés. El enlace al repositorio y detalles de su estructura son dados en el Apéndice A.

Para facilitar la lectura de esta tesis las señales, variables y parámetros están escritos en cursiva, los módulos, clases y funciones están escritos en **negrita**. Además se utilizan paréntesis para nombrar a las funciones, aunque sin sus argumentos, por ejemplo: **compare()**. Finalmente los nombres de las tramas definidas en los protocolos están escritos en MAYÚSCULAS.

# Índice

1	Introducción	6
	Motivación y Contexto de Trabajo	6
	ISO/IEC 14443A	8
	ISO/IEC 14443-1: Características Físicas	9
	ISO/IEC 14443-2: Radiofrecuencia Potencia y Señal Interfaz	9
	ISO/IEC 14443-3: Inicialización y Anticolisión	12
	ISO/IEC 14443-4: Protocolo de Transmisión	17
2	Descripción del Proyecto Marco	20
3	Implementación y Verificación	23
	Interfaces	24
	Marco de Verificación	27
	Transacciones	29
	Controladores	31
	Monitores	32
	Generador y Conversores de Transacciones	34
	Secuencias	35
	Otros	36
	Modelos Analógicos	37
	Estructura de los Bancos de Pruebas	39
	ISO/IEC 14443A núcleo IP	40
	ISO/IEC 14443-2A	40
	subcarrier	41
	bit_encoder	42
	tx	
	sequence_decode	
	$iso14443_2a$	50
	ISO/IEC 14443-3A	51
	$frame\_decode$	52
	deserialiser	54
	FDT	54
	CRC_A	57

	crc_control	59
	serialiser	60
	$frame\_encode \ \dots $	61
	$ framing \ldots \ldots$	62
	routing	65
	initialisation	68
	ISO/IEC 14443-3A	73
	ISO/IEC 14443-4A	75
	ISO/IEC 14443A	80
	Otros	81
	synchroniser	81
	active_low_reset_synchroniser	82
	$pause\_n\_latch\_and\_synchroniser \ . \ . \ . \ . \ . \ . \ . \ . \ . \ $	83
	Aplicación - Interfaz con el sensor y ADC	85
	Sincronización del muestreo	86
	Protocolo Propietario	88
	Ejemplos	90
	Marco de Verificación Extendido	93
	Implementación	93
	signal_control	93
	$adapter  \dots $	96
	$radiation\_sensor\_digital\_top  .  .  .  .  .  .  .  .  .  $	98
4	Síntesis y Place & Route	101
	Síntesis	
	Preparación de librerías	
	Design Planning	
	Place & Route	
	LVS / DRC	
5	Conclusión	115
	Requisitos para los otros bloques	
	Recomendaciones para Trabajos Futuros	
A	Repositorio de Código Fuente	119
В	Definiciones del protocolo propietario	120

# Introducción

# Motivación y Contexto de Trabajo

La radioterapia es un tratamiento médico que consiste en utilizar radiación ionizante para eliminar células cancerígenas que forman tumores. Sin embargo, la radiación puede presentar riesgos a tejido sano, especialmente si la dosis aplicada es mayor a la necesaria o mal localizada. Hay varios incidentes registrados donde algunas personas recibieron una sobredosis durante radioterapia, y en algunos casos dosis letales [1]. Por otro lado, una dosis localizada pero demasiado pequeña reduciría la efectividad del tratamiento. Por esas razones es muy importante adoptar consideraciones de QA (Quality Assurance), la cual puede definirse como:

Los procedimientos que aseguren el cumplimiento de las prescripciones médicas con respeto a la dosis entregada al volumen deseado, junto con una dosis mínima a tejido sano, exposición mínima al personal, y el monitoreo adecuado del paciente para determinar el resultado del tratamiento. [traducido de 2]

Una técnica importante en QA es dosimetría in-vivo (IVD), que es la práctica de medir la dosis recibida durante el tratamiento. El uso de IVD es recomendado en radioterapia [3][4] y su aplicación requiere un error de medición menor al 3% a lo largo del tratamiento. Existen varios tipos de sensores de radiación que pueden ser utilizados para IVD en radioterapia. Entre ellos se encuentran los sensores MOSFET, los cuales tienen varias ventajas, como por ejemplo que pueden ser leídos tanto en tiempo real como posteriormente, son pequeños y robustos, pero también tienen algunas limitaciones [5]. Los investigadores del Laboratorio de Física de Dispositivos - Microelectrónica de la Facultad de Ingeniería de la Universidad de Buenos Aires han trabajando durante los últimos años en mejorar el desempeño de sensores MOSFET de radiación para uso en IVD [6][7]. Otra ventaja de los sensores MOSFETs es que pueden ser integrados en un mismo chip con circuitos adicionales que permitan su lectura, digitalización y posterior transmisión de los resultados en tiempo real. Esto representa una importante ventaja frente al método usual de lectura post irradiación, ya que el seguimiento en tiempo real permitiría ajustar la dosis durante la ejecución del tratamiento.

Un sensor pequeño construido con una cantidad mínima de componentes permitiría

obtener arreglos de sensores con excelente resolución espacial y así realizar un mapeo dosimétrico de una zona de interés. A la hora de implementar esta solución, los TAGs RFID (Radio Frequency Identification) pasivos son una excelente opción, ya que sólo requieren del circuito integrado y una antena externa. La alimentación y la comunicación pueden realizarse a través del campo electromagnético generado por el dispositivo de lectura. Un sistema de estas características, además de ser más simple, sería más cómodo para el paciente y más práctico para su uso en el campo médico.

En su tesis de 2018 [8], Arana analizó la relación entre la frecuencia de operación de un TAG RFID y su distancia máxima de lectura considerando los límites de exposición de humanos a campos electromagnéticos definidos en IEEE C95.1. Los resultados muestran que una frecuencia en el orden de 10 MHz daría el mejor rango de operación manteniendo el campo electromagnético dentro de límites seguros. Esta frecuencia se encuentra cercana a los 13.56 MHz de RFID HF (High Frequency). Arana muestra en su tesis el diseño de la antena y de circuitos integrados analógicos para un TAG ISO/IEC 14443 tipo A que puede funcionar a una distancia de 30 cm del lector. También en una publicación de 2014 [9], Alcalde et al. presentan el diseño y fabricación de un TAG RFID que implementa parte de la norma ISO/IEC 14443 tipo A. El funcionamiento es verificado a través de mediciones experimentales del sistema en loopback.

Un atributo del protocolo ISO/IEC 14443A es que permite hasta 15 TAGs activos al mismo tiempo. Esto da la posibilidad de obtener muestras de los sensores de forma sincronizada, con la ventaja de medir en múltiples lugares del cuerpo del paciente. Esto contribuye a mejorar la verificación de la ejecución del tratamiento planificado y por lo tanto se alinea con los criterios de QA.

En un artículo publicado en 2016 [10], Villani et al. desarrolló un sensor de radiación inalámbrico para IVD en radioterapia. El sensor emite una señal RF con frecuencia que depende de la dosis de radiación recibida. La ventaja de este enfoque es la simplicidad del diseño, el circuito integrado no necesita un bloque digital complejo para soportar el protocolo. Las desventajas son: solo es posible usar solo un sensor a la vez, requiere una fuente de alimentación externa (batería), no permite configurar el sensor inalámbricamente y, por no haber sido diseñado dentro de una norma, no es compatible con otros equipos requiriendo de un lector diseñado ad hoc para la aplicación.

Los circuitos diseñados en esta tesis permitirán implementar una red de sensores inalámbricos cuya finalidad es medir dosis de radiación en un tratamiento de radioterapia en diferentes lugares de interés. La adquisición en múltiples puntos tiene como objetivo mejorar

el control de la irradiación para ajustar con mayor precisión la dosis entregada por el acelerador a la planificación previa. Típicamente, la dosis entregada por los LINAC es pulsada por lo cual, para que la medición en tiempo real sea útil, se requiere sincronizar el muestreo de los sensores.

# ISO/IEC 14443A

La norma ISO/IEC 14443 fue desarrollada por la Organización Internacional de Normalización (ISO) y la Comisión Electrotécnica Internacional (IEC), específicamente por el grupo de tareas 2 del grupo de trabajo 8 de la subcomisión del comité técnico mixto 1. Fue publicado primero en 2001 con dos interfaces distintas: tipos A y B. Tipo A fue desarrollado en colaboración con Mikron (adquirida desde entonces por Phillips), basado en su tecnología Mifare. Esta interfaz fue diseñada como una tarjeta para almacenar datos únicamente. Tipo B fue desarrollado en colaboración con varios operadores de sistemas de transporte públicos de Europa e Innovatron. Principalmente diseñado para pagos de tarifas pero también puede funcionar como billetera electrónica y verificación de identidad. Esta interfaz fue diseñada como una tarjeta que al tener un microprocesador, además de almacenar datos, cuenta con capacidad de procesamiento. Al principio estas dos interfaces fueron complementarias, pero luego de los años sus aplicaciones se ampliaron y diversificaron [11].

La norma viene en cuatro partes:

- ISO/IEC 14443-1: Características Físicas.
- ISO/IEC 14443-2: Radiofrecuencia Potencia y Señal Interfaz.
- ISO/IEC 14443-3: Inicialización y Anticolisión.
- ISO/IEC 14443-4: Protocolo de Transmisión.

La parte 1 define atributos físicas de la PICC (Proximity Card, la tarjeta o TAG) como las dimensiones y el rango de operación a temperatura ambiente. La parte 2 define la interfaz inalámbrica de la transmisión de potencia y comunicaciones bidireccionales entre un PCD (Proximity Coupling Device, el lector) y la PICC. La parte 3 define el formato de los bytes, la estructura de las tramas y los mensajes necesarios para el descubrimiento y activación de todas las PICCs presentes en el campo del PCD. Finalmente, la parte 4 define un protocolo de bloques para la configuración de la PICC y la transmisión de mensajes de nivel aplicación.

Un sistema tiene un PCD que es el maestro y una o más PICCs que son las esclavas.

Una PICC solo responde a solicitudes, no inicia comunicaciones. Durante el proceso de inicialización múltiples PICCs pueden responder a la misma solicitud, así que las colisiones son posibles y esperadas. Después del proceso de inicialización, en un sistema correctamente configurado, solo una PICC responde a cada solicitud.

## ISO/IEC 14443-1: Características Físicas

Esta parte de la norma define las condiciones de operación en cuáles la PICC debe poder funcionar correctamente. Estos requisitos son: la exposición máxima a rayos X, el límite dinámico de flexión y de torsión, la exposición a campos magnéticos y eléctricos alternos, la exposición a electricidad estática, y la temperatura ambiente[12].

## ISO/IEC 14443-2: Radiofrecuencia Potencia y Señal Interfaz

El PCD emite un campo electromagnético con frecuencia  $f_c=13,56\,\mathrm{MHz}\pm7\,\mathrm{kHz}$ . Las PICCs dentro de este campo se acoplan inductivamente al campo para la transferencia de potencia. El campo es modulado para la comunicación entre los dispositivos. El PCD usa modulación de amplitud para enviar información a las PICCs, y las PICC envían sus respuestas con modulación de carga mediante un subcarrier. La norma define varias tasas de bits, pero las comunicaciones siempre comienzan con tasa de bits  $f_c/128\approx106\,\mathrm{Kbps}$  en las dos direcciones. La codificación de los bits y los parámetros de modulación dependen de: la dirección de la comunicación, si las PICCs son tipo A o B, y la tasa de bits. La Figura 1.1 muestra una representación de las dos direcciones de comunicación para PICCs de tipo A y de tipo B.




Figura 1.1: Comunicaciones con una tasa de bits de fc/128 [Adaptado de 13]

Para PICCs de tipo A la modulación por comunicaciones desde el PCD hasta la PICC es ASK (Amplitude Shift Keying). Cuando la amplitud de la portadora baja al 5% del campo original, la norma define esto como una pausa. Un esquema de la misma se muestra en la Figura 1.2, con valores que se definen en el Cuadro 1.1. Debido a que una PICC pasiva recibe su potencia inalámbricamente desde el campo electromagnético, es responsabilidad de la PICC mantener los rails de alimentación internos a tensiones adecuadas durante las pausas para que el sistema no cambie de estado. La codificación de los bits es Modified Miller. Cada trama comienza con un SOC (Start of Communication), tiene un número de bits de datos y termina con un EOC (End Of Communications). SOC, EOC y los valores lógicos son enviados mediante secuencias. Cada secuencia tiene el largo de una duración de bit, lo que es 128 ciclos de la portadora. La presencia y la ubicación de una pausa dentro de una duración de bit define el tipo de la secuencia, como es mostrado en la Figura 1.3. Una pausa que ocurre al principio de la duración de bit es una secuencia Z, una pausa que ocurre en el medio de la duración de bit es una secuencia X, y una duración de bit sin pausas es una secuencia Y. El SOC es la secuencia Z. Un '1' lógico es una X. Un '0' lógico depende de la última secuencia, si fue una X, se envía una Y, si fue una Y o una Z, se envía una Z. La trama termina con el EOC lo que es un '0' lógico, seguido por una secuencia Y. La Figura 1.4 muestra dos ejemplos de tramas.




Figura 1.2: El formato de una pausa tipo A [13]

Parámetro	Condición	Mínimo	Máximo
$t_1$		$28/f_c$	$40,5/f_c$
$t_2$	$t_1 > \frac{34}{f_c}$ $t_1 \le \frac{34}{f_c}$	$7/f_c$ $10/f_c$	$t_1$
$t_3$		$1, 5 \cdot t_4$	$16/f_c$
$t_4$		0	$6/f_c$

Cuadro 1.1: Parámetros de timing para una pausa [13]




Figura 1.3: Codificación Modified Miller [13]




Figura 1.4: Ejemplos de tramas PCD  $\rightarrow$  PICC tipo A

Para responder las PICCs tipo A usan modulación de carga para generar una subportadora. La frecuencia de la subportadora  $(f_s)$  depende de la tasa de bit. Para una tasa de bit de  $f_c$ /128 la frecuencia de la subportadora es  $f_s = f_c$ /16  $\approx 848\,\mathrm{kHz}$ . Como en el caso de comunicaciones del PCD a la PICC la duración de un bit es  $^{128}/f_c = ^8/f_s$ . La portadora solo se debe modular con la subportadora cuando la PICC está enviando datos. Los bits a transmitir tienen codificación Manchester, para representar un '1' lógico la señal se mantiene en '1' por la primera mitad de la duración de bit, y en '0' por la segunda mitad, para representar un '0' lógico es al revés. La señal que maneja el modulador de carga es la operación lógica AND entre la señal de codificación Manchester y la subportadora como se muestra en la Figura 1.5. Una trama comienza con un SOC lo que es un '1' lógico, y termina con un EOC lo que es una duración de bit sin modulación, es decir que la señal al modulador de carga está en '0' por toda la duración de bit. La Figura 1.6 muestra un ejemplo de una trama que ingresa a la compuerta AND con la subportadora.




Figura 1.5: Codificación de bits y modulación de la portadora con la subportadora para comunicaciones de la PICC a PCD [9]




Figura 1.6: Ejemplo de una trama por comunicaciones PICC tipo  $A \to PCD$ .

## ISO/IEC 14443-3: Inicialización y Anticolisión

La información presentada en esta sección es válida considerando una tasa de bit de  $f_c/128$  en cada dirección y PICCs tipo A.

La parte 3 de la norma define un FDT (Frame Delay Time), lo que es el tiempo entre dos tramas transmitidas en direcciones opuestas. Los tiempos del FDT definidos en la norma son especificados en números de ciclos de la portadora, y son medidos entre el último flanco de modulación de la primera trama y el primer flanco de modulación de la segunda trama. El Cuadro 1.2 muestra los FDTs especificados en la norma. En el caso del FDT entre una trama del PCD y una de la PICC, el FDT usado depende del último bit lógico de la trama, y los valores especificados son absolutos para tramas de inicialización y tiempos mínimos para otras tramas.

Primera Trama	Segunda Trama	Último Bit	FDT
$PCD \rightarrow PICC$	$PICC \rightarrow PCD$	'0'	1172
	1100 710D	'1'	1236
$PICC \rightarrow PCD$	$PCD \rightarrow PICC$		1272

Cuadro 1.2: Valores del FDT en número de ciclos de la portadora.

Una trama comienza con un SOC, después se envían los datos empezando por el bit menos significativo, y termina con un EOC. Cada 8 bits de datos hay un bit de paridad impar, así que el número de los 1s en cada byte más su bit de paridad es impar. Hay tres tipos de tramas definidas:

#### **Tramas Cortas**

Tienen siete bits de datos sin bit de paridad.

#### Tramas Estándares

Tienen un número de bytes enteros, cada uno con un bit de paridad.

#### Tramas Anticolisión orientada a bits

Tienen siete bytes cada uno con un bit de paridad, y están divididas en dos: la primera parte es enviada desde el PCD y la segunda parte desde la PICC. La partición puede ser después de un byte entero, incluyendo su bit de paridad (Figura 1.7 arriba), o en medio de un byte (Figura 1.7 abajo). Estas tramas son usadas durante el proceso de inicialización para que el PCD pueda detectar todas las PICCs en su campo electromagnético.

Unas de las tramas definidas en la norma terminan con un CRC16 (Cyclic Redundancy Check de 16 bits). El CRC16 permite al receptor de la trama determinar si el contenido fue corrompido. El polinomio del CRC es  $P(x) = x^{16} + x^{12} + x^5 + 1$ , y el valor inicial es 0x6363 [14][15].

Cada PICC tiene un UID (Unique Identifier) que el PCD puede utilizar para enumerar todas las PICCs en su campo electromagnético y elegir cuáles activar. A pesar de que el nombre indique que el ID es único, no tiene que ser así. Está permitido usar un ID

aleatorio (RID), o un ID no único (NUID). Los UIDs pueden ser: simples (4 bytes), dobles (7 bytes), o triples (10 bytes). Es requerido que todas las PICCs presentes en el campo de un PCD tengan UIDs únicos. Cuando se usan PICCs con NUIDs o RIDs es posible que haya conflictos. Debido a la gran cantidad de NUIDs posibles, la probabilidad de conflictos es mínima en un sistema bien diseñado.




Figura 1.7: Trama Anticolisión orientada a bits [Adaptado de 14]

Para identificar las PICCs presentes y activarlas, la norma define cinco comandos y sus respuestas, mostrados en el Cuadro 1.3. La Figura 1.8 especifica cómo una PICC debería responder cuando recibe un comando dependiendo de su estado actual.

$\text{PCD} \rightarrow \text{PICC}$			$\mathbf{PICC} \to \mathbf{PCD}$			
So	olicitud	Tipo	CRC	Respuesta	Tipo	CRC
RI	EQA	Corta	No	ATQA	Estándar	No
W	UPA	Corta	No	ATQA	Estándar	No
Al	NTICOLLISION	Anticolisión	No	ANTICOLLISION	Anticolisión	No
SE	ELECT	Estándar	Sí	SAK	Estándar	Sí
$_{ m HI}$	LTA	Estándar	Sí	Sin Respuesta		

Cuadro 1.3: Solicitudes y respuestas definidas en ISO/IEC 14443-3A




Figura 1.8: Diagrama de transiciones de estados  $\left[14\right]$ 

Cuando una PICC entra en un campo electromagnético, comienza en el estado IDLE. Un comando REQA o WUPA cambia el estado a READY. En ese estado el PCD puede enviar comandos de ANTICOLLISION para determinar el UID de una de las PICCs presentes. Con ese UID el PCD puede enviar un SELECT para mover la PICC al estado ACTIVE. Desde aquí el PCD puede enviar un RATS para terminar activando la PICC. En el caso de recibir un error, o un comando no esperado, la PICC vuelve al estado IDLE. Hay tres otros estados también: HALT, READY\* y ACTIVE\*. Las diferencias únicas entre estos estados e IDLE, READY y ACTIVE, son: WUPA es el único comando aceptado en HALT y el comando REQA es ignorado, y un error o un comando no esperado recibido en READY\* o ACTIVE\* causa la PICC volver a HALT en vez de IDLE. La ventaja de esto es que si el PCD decide que no quiere activar una PICC particular, puede ponerla en el estado HALT, y enviando un nuevo REQA comenzará el proceso de inicialización de nuevo en todos las PICCs menos aquellos que están en HALT.

En el caso de una PICC con UID doble el proceso de ANTICOLLISION y SELECT tiene que repetir dos veces antes de que la PICC se mueva al estado ACTIVE. En el primer lazo, los mensajes usan los primeros tres bytes de su UID junto con una etiqueta cascada: CT (Cascade Tag). La PICC responde al SELECT especificando que su UID no está completo todavía, y el lazo comienza de nuevo, esta vez usando los últimos cuatro bytes del UID. Por una PICC con UID triple este proceso tiene tres lazos. La Figura 1.9 muestra este proceso.

El comando de ANTICOLLISION funciona de la siguiente forma: el PCD envía un UID parcial, y todas las PICCs en el campo electromagnético cuyas UIDs corresponden con la parte enviada, responden con los demás bits de sus UIDs. Debido al FDT fijo todas las PICCs comienzan responder de forma sincronizada. Las respuestas tienen codificación Manchester, por lo tanto cuando dos PICCs envían valores lógicos diferentes el PCD puede detectar la colisión porque hay modulación durante todo el tiempo de bit. De esta manera el PCD sabe qué parte del UID es compartido entre todas las PICCs, y usando una búsqueda binaria puede determinar el UID completo de una de las PICC presentes. Esa PICC entonces puede ser activada o puesta en el estado HALT, y después el PCD puede repetir el proceso para enumerar todas las demás PICCs.




Figura 1.9: Niveles cascadas para UIDs simples, dobles y triples [14]

## ISO/IEC 14443-4: Protocolo de Transmisión

La mayor parte de esta subsección es común para PICCs tipo A y B, sin embargo hay dos comandos extras para terminar activando el protocolo para PICCs de tipo A. Estos comandos son RATS y PPS. El PCD debería enviar un RATS como el primer comando después de que una PICC entra en el estado ACTIVE o ACTIVE\*. En el RATS el PCD asigna un CID (Card Identifier) a la PICC, esto es un identificador que el PCD puede usar para direccionar un mensaje a una PICC en particular, así que el CID debe ser único para cada PICC activa. En diferencia al UID, el CID solo tiene cuatro bits y son asignados al momento de la inicialización y no en la de fabricación. Este CID es válido sólo hasta que la PICC es desactivada. La respuesta al RATS es la ATS lo que contiene información sobre la capacidad de la PICC, por ejemplo las tasas de bits y el tamaño máximo de una trama que la PICC puede recibir. El comando PPS es opcional, y solo puede ser enviado inmediatamente después de que el PCD recibe la ATS. El PPS permite al PCD configurar las tasas de bits de comunicaciones en cada dirección.

La norma define dos formatos de bloques: estándares y aumentados. Bloques estándares están enviados en tramas estándares con el CRC16 presente. Bloques aumentados

comienzan con el largo del bloque, y terminan con un CRC32, y el campo INF contiene códigos Hammings para la corrección de errores. La Figura 1.10 muestra los dos. Comunicaciones comienza con bloques estándares hasta que el PCD configura lo contrario.

Prologue field			Information field	Epilogue field	
PCB	[CID]	[NAD]	[INF]	CRC16	
1 byte	1 byte	1 byte		2 bytes	

Length field	Pr	ologue fi	eld	Information field	Epilogue field
LEN	PCB	[CID]	[NAD]	[INF]	CRC32
2 bytes	1 byte	1 byte	1 byte		4 bytes

Figura 1.10: El formato de un bloque estándar (arriba) y uno aumentado (abajo) [16]

Hay tres tipos de bloques: I (Information), R (Receive Ready) y S (Supervisory). El campo PCB indica que tipo de bloque es. El CID es la dirección de la PICC y solo está presente si la PICC lo soporta. El campo CID en respuestas también contiene dos bits con información sobre el nivel de potencia recibido, el PCD puede usar esa información para controlar la potencia transmitida por el campo. La NAD (Node Address) permite una PICC tener más de una aplicación, direccionado por este campo, también solo está presente si la PICC la soporta. Finalmente el campo INF contiene la información del bloque, y solo está presente en bloques tipos I y S.

Bloques-S son usados para información de control. Hay tres comandos definidos:

#### S(WTX)

Waiting Time eXtension. Si la PICC no está lista para responder a una solicitud en el tiempo permitido, puede responder con un S(WTX) pidiendo más tiempo.

#### S(DESELCT)

Este comando es enviado por el PCD cuando quiere desactivar la PICC.

#### S(PARAMETERS)

Este comando está usado para leer o setear la configuración de la PICC. Por ejemplo, para cambiar la tasa de bits, o cambiar entre bloques estándares y aumentados.

Bloques-I son usados para transmitir información al nivel de aplicación. El protocolo de la aplicación no está definido en esta norma. Estos bloques pueden ser encadenados para permitir el envío de un mensaje más grande que el soportado por el destino, partiendo el mensaje en partes de tamaños soportados.

Bloques-R son usados para reconocer la recepción de un bloque: R(ACK) o indicar errores: R(NAK). En el caso de bloques-I encadenados un R(ACK) es enviado para pedir la siguiente parte del mensaje. También el PCD puede enviar un R(ACK/NAK) para pedir que la PICC retransmita su última respuesta, esto puede ser usado para recuperar tramas con errores. Finalmente el PCD puede enviar un R(NAK) para verificar la presencia continua de la PICC.

# Descripción del Proyecto Marco

Este trabajo se enmarca en un proyecto con título **Dosimetría MOS de Bajas Dosis.** Aplicaciones Médicas (PDTS-0359), que tiene como objetivo general desarrollar un circuito integrado capaz de tomar muestras de un sensor MOSFET de radiación y transmitirlas a un dispositivo externo mediante un protocolo propietario implementado encima de la norma ISO/IEC 14443A. Este proyecto marco requiere cinco bloques como se muestra en la Figura 2.1:




Figura 2.1: Diagrama general del proyecto marco y su relación con el bloque a diseñar en esta Tesis.

#### El Analogue Front End (AFE)

Es la parte analógica de la norma ISO/IEC 14443A-2.

#### El sensor MOSFET de radiación

Desarrollado por el Laboratorio de Física de Dispositivos-Microelectrónica (LFDM) de la Facultad de Ingeniería de la UBA [17][6][7]. El sensor es un transistor MOS de óxido grueso completamente compatible con el proceso de fabricación CMOS. Su elevado espesor de óxido (~40 veces mayor al nativo) permite obtener una sensibilidad adecuada para radioterapia y al mismo tiempo puede integrarse en el chip con otros circuitos. Durante la exposición a radiación ionizante todos los transistores del chip reciben la misma dosis de radiación, pero los efectos sobre los transistores nativos del proceso de espesor de óxido regular son despreciables en el rango correspondiente a la aplicación [18].

#### El Conversor Analógico Digital (ADC, por sus siglas en inglés)

Encargado de convertir la salida analógica del sensor a una señal digital.

#### El RFID Control Digital

Es el objetivo de esta Tesis.

#### El UID Control

Permite asignar la parte única del UID de la PICC.

Algunos de estos bloques no se han desarrollado todavía, por lo que es necesario asumir las especificaciones de los mismos.

#### El AFE es responsable de:

- Recibir y regular potencia desde el campo electromagnético. La implementación de esta tesis se realiza considerando la tecnología de fabricación de XFAB 180 nm, la cual utiliza celdas estándares que requieren una tensión de 1.8 V, por lo que el AFE debe producir esa tensión, y mantenerla durante las pausas.
- Recuperar la señal de reloj a partir de la portadora. La dificultad en este punto reside en el hecho de que el PCD envía información a la PICC utilizando pausas en la portadora, por lo cual se espera que el reloj se detenga durante estas pausas. Sería posible utilizar un PLL para producir un reloj continuo. El circuito de esta tesis es elaborado con habilidad para funcionar con un reloj continuo o con un reloj que se detenga durante las pausas. En la Sección sequence\_decode se detalla el número máximo de flancos del reloj que es posible perder conservando una correcta decodificación de las secuencias.
- Manejar la señal de reset (activa baja). Los demás bloques se deben mantener en un estado de reset hasta que la tensión de alimentación sea estable.
- Detectar las pausas enviadas desde el PCD.

- Permitir la transmisión de respuestas al PCD mediante un modulador de carga. El modulador debería ser manejado directamente desde una entrada del bloque, lo cual sería conectado a la salida lm\_out del bloque RFID Digital Control. La señal se obtiene como el AND lógico de la codificación Manchester y la subportadora.
- Generar una señal indicando el nivel de potencia recibida a través del campo electromagnético (opcional). Si se tiene esta información, la misma puede ser enviada al PCD en el campo CID de mensajes de nivel protocolo. El PCD puede usarla para ajustar la intensidad del campo electromagnético.
- Proveer una salida de cuatro bits que indique la versión del hardware del AFE. Este valor forma parte de la información enviada al PCD como respuesta al mensaje de protocolo IDENTIFY.

El sensor de radiación tiene tres entradas:  $sens\_config[2:0]$ ,  $sens\_enable$  y  $sens\_read$ . Para leer el sensor, primero se debe establecer el valor de  $sens\_config[2:0]$  de manera que se elija la configuración del sensor deseada por el usuario. Posteriormente se debe establecer  $sens\_enable$  en '1' para activar el sensor. Finalmente después del tiempo deseado por el usuario, llevar  $sens\_read$  a '1' configura al circuito del sensor en modo lectura para su muestreo. Por otro lado, el sensor tiene dos salidas, una analógica que está conectada al ADC, y una señal de cuatro bits que indica la versión del sensor. Este valor forma parte de la información enviada al PCD como respuesta al mensaje de protocolo IDENTIFY.

Por su parte el ADC, además de la entrada analógica proveniente desde el sensor, tiene otras dos entradas:  $adc\_enable$  y  $adc\_read$ . El flanco ascendente de la señal  $adc\_read$  indica el momento de muestreo de la salida del sensor. Respecto de las salidas, hay tres:  $adc\_conversion\_complete$ ,  $adc\_value[15:0]$  y  $adc\_versión[3:0]$ . Cuando el ADC completa la conversión la señal  $adc\_conversion\_complete$  toma el valor '1' durante un ciclo del reloj. La señal  $adc\_value$  debe ser estable antes del pulso en  $adc\_conversion\_complete$ .

El bloque de UID Control es responsable de especificar los tres bits menos significativos del UID de la PICC. Este valor puede ser configurado mediante una memoria no volátil, pero en esta tesis la intención es configurarlo utilizando wire bonding o resistores pull up/down.

El objetivo de esta tesis es implementar el bloque del RFID Control Digital, que consiste en dos sub-bloques: Una implementación del parte digital de la norma ISO/IEC 14443A y un protocolo a nivel aplicación que permita la lectura del sensor y envíe esta información al PCD. Un requisito de este bloque es que la entrada de UID se mantenga estable mientras el bloque no esté en un estado de reset.

# Implementación y Verificación

La implementación de todos los módulos y los bancos de prueba se escriben con el HDL (Hardware Description Language) SystemVerilog, el cual es definido en IEEE 1800 [19]. SystemVerilog es basado en Verilog, formalmente definido en IEEE 1364 [20]. SystemVerilog es conocido principalmente como un HDL para verificación debido a sus extensiones sustanciales a verilog en ese ámbito, por ejemplo en la adición de conceptos de programación orientados a objetivos (como clases), y aserciones. Además SystemVerilog tiene varias ventajas a Verilog para uso en síntesis [21], por ejemplo:

#### Enumeraciones (enum) y estructuras (struct)

Como en el lenguaje de programación C.

#### always\_comb y always\_ff

Estos permiten al ingeniero especificar su intención a implementar lógica combinatoria o secuencial respectivamente. Las herramientas pueden verificar que el circuito inferido cumple con esa intención, por ejemplo, que los bloques combinatorios no contienen latches.

#### Interfaces

Colecciones de señales que son frecuentemente usadas juntas para reducir la replicación de código.

La implementación de esta tesis está dividida en dos: 1) El núcleo IP genérico para ISO/IEC 14443A que es la lógica digital necesaria para recibir, decodificar y actuar sobre los mensajes definidos en la norma, y construir, codificar y transmitir las respuestas adecuadas. Este núcleo IP está dividido en tres partes principales, uno para cada parte de la norma (excepto ISO/IEC 14443-1). 2) El sistema de control del sensor y del ADC. La Figura 3.1 muestra todos esos bloques, y el flujo de datos entre ellos.




Figura 3.1: Los bloques principales de la implementación.

# Interfaces

La norma IEEE de SystemVerilog define una interfaz como:

A su nivel más bajo, una interfaz es un conjunto nombrado de nets o variables. La interfaz es instanciada en un diseño y puede ser accedida por un puerto como un ítem sencillo; las nets o variables componentes [pueden ser] referidos cuando sea necesario. Una proporción significativa de un diseño verilog frecuentemente consiste en listas de puertos y listas de conexiones, los que son simplemente repeticiones de nombres. La habilidad de reemplazar un grupo de nombres con un nombre simple puede reducir significativamente el tamaño de una descripción y mejorar su mantenibilidad. [traducido de 19]

Además de esas ventajas, una interfaz puede contener funcionalidad, sea para síntesis o verificación, por ejemplo se puede agregar aserciones que verifican el comportamiento de los nets internos en vez de tener que duplicar esas pruebas en cada sitio que la interfaz es usada. Una interfaz puede tener uno o más modports, los que especifican las direcciones de las señales. Esos modports pueden ser usados en la lista de puertos por un módulo en vez de especificar cada señal y su dirección individualmente.

Este trabajo consiste en varios módulos que contienen uno o más sumideros para recibir tramas desde otros módulos, y una o más fuentes para enviar tramas a otros módulos. Por ejemplo el módulo: **frame\_decode** recibe tramas desde el módulo: **sequence\_decode**,

quita los bits de paridad, y reenvía las tramas modificadas al módulo: **deserialiser**. Por lo tanto muchos de los módulos manejan el mismo conjunto de señales, lo que es el uso principal por interfaces. Hay dos interfaces definidas en este trabajo, uno para la recepción de tramas (rx\_interface), y otra para la transmisión de las respuestas (tx\_interface). Las dos son parametrizadas para funcionar con series de bits o de bytes. Las interfaces son usadas para conectar una fuente en un módulo a un sumidero en otro módulo.

#### La rx\_interface contiene:

- soc: Un indicador que indica el comienzo de una trama.
- eoc: Un indicador que indica el fin de una trama.
- data: Un bit / byte de la trama.
- data\_valid: Un indicador que indica si los datos en data son válidos.
- data-bits: La cantidad de bits válidos. Por una interfaz configurada a bytes, esta señal permite la recepción de tramas cortas que tienen solo 7 bits, o de tramas anticolisión orientada a bits que pueden terminar con entre uno y ocho bits.
- error: Indica la detección de un error en la trama, por ejemplo: un bit de paridad equivocado.

La Figura 3.2 muestra una simulación de la recepción de una trama corta con una  $rx\_interface$  de bits, y su conversión a una serie de bytes. Arriba están las señales en una  $rx\_interface$  de bits,  $data\_valid$  está en '1' siete veces durante la trama, indicando que el dato recibido es: 1,1,1,1,0,1,0. Debido a que el bit menos significativo es enviado primero, este serie representa 7'b0101111. Abajo están las señales en una  $rx\_interface$  de bytes representando la misma trama. El dato tiene valor 8'bX0101111 cuando  $data\_valid$  tiene valor lógico igual a '1'.

La rx\_interface incluye varias aserciones para verificar el comportamiento de las señales en la interfaz. Las aserciones consideran: Las señales son correctas en el estado de reset, los indicadores nunca son desconocidos, soc y eoc no están en '1' en el mismo ciclo, y que solo están en '1' por la duración de un solo ciclo del reloj a la vez.




Figura 3.2: Una simulación de la recepción de una trama corta representada con una rx\_interface de bits (arriba) y su conversión a una rx\_interface de bytes (abajo).

#### La *tx\_interface* contiene:

- data: Un bit / byte de la trama.
- data\_valid: Un indicador que indica que data es válida.
- data\_bits: La cantidad de bits válidos. Para una interfaz configurada a bytes, esta señal permite la transmisión de tramas de anticolisión orientada a bits, las que pueden comenzar con un byte parcial.
- last\_bit\_in\_byte: Esta señal solo existe en interfaces de bits. Indica que el bit actual
  es el último bit en un byte. Es usada para conocer donde agregar bits de paridad
  dentro de una serie de bits.
- req: El sumidero usa esta señal para pedir que la fuente envíe el siguiente bit / byte de la trama. La norma ISO/IEC 14443A-2 define la duración de bits como 128 ciclos de la portadora, por lo tanto esta señal es necesaria para limitar la tasa de envío de datos.

Cuando una fuente está lista para transmitir una trama se establece el primer bit / byte de la trama en la señal data y fija data\_valid en '1'. El sumidero puede utilizar la señal data\_valid para ver si la fuente tiene datos para enviar. Después de haber leído el primer bit / byte de data, el sumidero fija la señal req en '1' durante un ciclo del reloj. La fuente detecta ese pulso y si hay más datos a enviar, se actualiza la data con el siguiente bit / byte, dejando data\_valid en '1'. Este proceso repite hasta que la fuente no tiene más datos a enviar, y después del último pulso en la req, se fija data\_valid en '0'. La Figura 3.3 muestra una simulación de la transmisión de una trama de 16 bits con una tx\_interface de bytes, y su conversión a una serie de bits. Arriba están las señales en la tx\_interface

de bytes enviando la data 0xAE, 0x42. Abajo están las señales en una tx-interface de bits representando la misma trama.

La tx\_interface también incluye tres aserciones que verifican: Las señales son correctas en el estado de reset, req es '1' solo para la duración de un ciclo del reloj, y que data, data\_valid, data\_bits y last\_bit\_in\_byte solo cambian estado cuando data\_valid está '0' o en los cuatro ciclos después de un pulso de req. La última aserción es para verificar que la fuente puede proveer datos cuando es pedido con la señal req antes de que el sumidero la necesita.



Figura 3.3: Una simulación de la transmisión de una trama de 16 bits representada con una tx\_interface de bytes (arriba) y su conversión a una tx\_interface de bits (abajo).

### Marco de Verificación

Simulación y verificación son una parte muy importante del diseño digital. En un informe de 2020 sobre las tendencias de diseño y verificación de ICs y ASICs [22], los autores encontraron que en promedio más de 50 % del tiempo de un proyecto es utilizado en verificación. También encontraron que en promedio hay un ingeniero de verificación por cada ingeniero de diseño, además los ingenieros de diseño gastan aproximadamente la mitad de su tiempo verificando sus diseños.

En esta tesis se utiliza verificación funcional mediante simulaciones con la herramienta VCS de Synopsys. Las simulaciones son completamente automatizadas y son ejecutadas con un comando sencillo utilizando un Makefile, por ejemplo: "make serialiser\_tb".

UVM (Universal Verification Methodology) es una metodología de verificación funcional mediante un conjunto de clases de System Verilog. Aproximadamente 75 % de proyectos mundiales son verificados con UVM [22]. Una de las ventajas principales de UVM es la modularidad. El código es partido en bloques separados facilitando la reutilización de los componentes en varios bancos de pruebas sin tener que duplicar código. La desventaja principal es la complejidad, requiere mucho código para armar un banco de prueba. UVM no es usada en esta tesis porque su implementación sería más compleja que el propio diseño. Sin embargo el marco de verificación está basado en las técnicas de UVM.

El proceso de verificación es estimular las entradas del DUT (Design Under Test) y verificar que las salidas son las esperadas. Frecuentemente no es posible verificar un diseño para todas las combinaciones y secuencias posibles de las entradas, por lo tanto es común usar estímulo aleatorio. Con estímulo aleatorio siempre hay el riesgo de no verificar parte del diseño, por la posibilidad de no elegir una de las combinaciones o secuencias de entradas necesarias para estimular esa parte del diseño. Una técnica para ayudar a mitigar esto, es: aleatorio restringido (constrained random), esta técnica permite la generación de estímulo aleatorio mediante constraints para restringir el estímulo a un rango interesante en particular. Por ejemplo, en vez de generar tramas completamente aleatorias, pueden ser limitadas: a tramas válidas, una colección de tramas en particular, o tramas con errores.

Una técnica para asegurar que todas las partes de un diseño son verificadas suficientemente, es generar informes de cobertura. La herramienta VCS está habilitada para generar, de forma automática, informes de cobertura de código con varias métricas, y un resultado total de qué proporción del diseño fue verificado. Estos informes pueden ser analizados por el diseñador para verificar cuáles partes de su diseño fue suficientemente estimulado y cuáles partes necesitan más trabajo. Las métricas de cobertura de código habilitadas en VCS son:

- Línea: Muestra las líneas del RTL que fueron ejecutadas.
- Condición: Muestra las sub expresiones booleanas que fueron evaluados a verdadero y falso. Por ejemplo en la declaración: "res = (A == 0) ? B : C", el informe de cobertura indicará si la expresión "A == 0" fue evaluado al menos una vez a verdadero y al menos una vez a falso.
- Cambio de Estado (Toggle): Muestra cuáles señales y puertos cambiaron de estado en las dos direcciones.
- Branch: Muestra cuáles branches fueron tomados.
- FSM (Finite State Machine): Muestra cuáles estados en un FSM fueron utilizados, y las transiciones entre ellos.

 Aserción: Muestra cuáles aserciones fueron: ejecutadas, aprobadas y falladas, y cuántas veces por cada uno.

El marco de verificación es implementado con varios componentes, la mayoría son clases de SystemVerilog. Los componentes pueden ser divididos en siete grupos distintos:

- Transacciones: Una transacción representa una trama, puede ser una trama de bits, de bytes o de secuencias (como definido en ISO/IEC 14443-2).
- Controladores: Un controlador envía una transacción sobre una interfaz.
- Monitores: Un monitor monitoriza una interfaz, y construye transacciones representando las tramas detectadas.
- Generador de transacciones: Genera transacciones de bytes para representar las tramas definidas en la norma. También puede generar transacciones aleatoriamente.
- Convertidor de transacciones: Produce una transacción en un formato desde una transacción en otro formato. Por ejemplo puede convertir una transacción de bytes a una transacción de bits, opcionalmente agregando los bits de paridad.
- Secuencias: Código compartido para verificar diseños que reciben tramas, actúan sobre ellos, y generan las respuestas. Por ejemplo: cuando el DUT está en el estado READY, responde a un SELECT con un SAK con los valores esperados, y se cambia al estado ACTIVE. Ese ejemplo es una prueba utilizada para verificar el comportamiento de cuatro módulos: initialization, iso14443\_3a, iso14443a, radiation\_sensor\_digital\_top.
- Otros: Este grupo incluye: modelos de los bloques analógicos, una clase para guardar la dirección de una PICC (UID, CID y NAD), y unas interfaces que solo están usadas para verificación.

### **Transacciones**

La Figura 3.4 muestra un diagrama UML (Unified Modelling Language) de las clases de transacciones. La clase base es **Transaction**, es abstracta y contiene dos métodos abstractos: **compare()** que evalúa si dos transacciones son iguales, y **to\_string()** que devuelve un string describiendo la transacción. La clase **QueueTransaction** extiende **Transaction**, tiene un parámetro de tipo: *ElemType*, que especifica el tipo de una cola declarada en la clase. La cola es usada para contener los datos de la trama representada por la transacción. Los dos métodos abstractos de **Transaction** son sustituidos, y hay métodos extras para ayudar con la construcción de transacciones. Hay tres clases que

extienden QueueTransaction: ByteQueueTransaction, BitQueueTransaction y PCDPauseNTransaction, que definen el parámetro ElemType como: logic[7:0] (byte), logic (bit) y PCDBitSequence respectivamente. PCDBitSequence es una enum definida en un paquete, y consiste en las secuencias X, Y y Z describidas en la Sección ISO/IEC 14443-2. ByteQueueTransaction tiene métodos para calcular y agregar CRCs a la transacción, y para convertir la transacción a una cola de bits. BitQueueTransaction tiene un método para agregar los bits de paridad.




Figura 3.4: Diagrama UML de clases de transacciones.

Para transacciones de transmisión (PICC a PCD), hay dos clases **TxByteQueue-Transaction** y **TxBitQueueTransaction**, las dos tienen un atributo especificando cuántos bits hay en el primer byte, eso es porque respuestas a mensajes de ANTICOLI-SIÓN pueden comenzar con un byte parcial, como se muestra en la Figura 1.7.

Para transacciones de recepción (PCD a PICC), hay cuatro clases en adición a **PCD-PauseNTransaction**: **RxByteQueueTransaction**, que tiene un atributo especificando cuántos bits hay en el último byte para tramas cortas y de anticolisiones que pueden terminar con un byte parcial. **RxBitQueueTransaction**, que tiene un método para

convertir su data a una cola de **PCDBitSecuences**. Estas dos clases son usadas en los controladores para enviar transacciones a los DUTs. Las otras dos clases son **RxMonitorByteQueueTransaction** y **RxMonitorBitQueueTransaction**, las que son las transacciones construidos por los Monitores de recepción. Los dos tienen un atributo para indicar si el monitor ha detectado un pulso en la señal *error* de las interfaces de recepción.

### Controladores

La Figura 3.5 muestra un diagrama UML de clases para los controladores. La clase base principal es **Driver**, es abstracta y tiene dos tipos parametrizados: *IfaceType*, que es el tipo de la interfaz que maneja, y *TransType*, que es el tipo de las transacciones que el controlador puede envíar sobre esa interfaz. El método **start()** lleva una referencia a una cola de elementos de tipo **TransType** y comienza un nuevo hilo de ejecución. Ese hilo monitoriza la cola, cuando una transacción es empujada a la cola desde el banco de prueba, la controladora la quita, y la pasa al método **process()**. En esta clase base **process()** es abstracto, las clases hijas lo sustituyen para definir cómo envíar la transacción sobre su interfaz.

RxIfaceDriver es la clase base para los controladores de las interfaces de recepción (PCD a PICC). RxByteIfaceDriver y RxBitIfaceDriver la extienden para uso con las interfaces de bytes y de bits respectivamente. Las implementaciones del método process() envían el SOC, los datos y el EOC. Esas clases tienen atributos para controlar el timing de las transmisiones, por ejemplo el tiempo entre el SOC y el primer dato, y entre los datos mismos. También esas clases pueden introducir errores en la transmisión pulsando la señal error de la rx\_interface en un sitio aleatorio.

El controlador **PCDPauseNDriver** es parecido al **RxIfaceDriver**, pero en vez de envíar transacciones sobre una *rx\_interface*, las envía mediante una señal *pause\_n* como haría el detector de pausas en el AFE real.

Los controladores de transmisión (PICC a PCD) están divididos en dos partes: las fuentes y los sumideros. Los sumideros son necesarios porque la señal req de la tx\_interface es manejada por el sumidero. La clase **TxIfaceSinkDriver** es la clase base de los sumideros, contiene un método **start()** que espera por la activación de la señal data\_valid de la interfaz, y después comienza a pulsar req periódicamente hasta que data\_valid baja a '0'.

Unos atributos controlan los timings de los pulsos. Las clases hijas **TxByteIfaceSink- Driver** y **TxBitIfaceSinkDriver** son usadas con una *tx\_interface* de bytes y de bits respectivamente. La clase **TxIfaceSourceDriver** y sus clases hijas son los controladores de las fuentes, y funcionan de la misma manera de los controladores de recepción.




Figura 3.5: Diagrama UML de clases para los controladores.

### Monitores

La Figura 3.6 muestra el diagrama UML de las clases para los monitores. La clase base es Monitor, es abstracta y tiene dos tipos parametrizados: Iface Type, que es el tipo de la interfaz que monitoriza, y Trans Type, que es el tipo de las transacciones que construye. El método start() lleva una referencia a una cola de elementos de tipo Trans Type y comienza un nuevo hilo de ejecución. Ese hilo llama el método process(), si esa tarea devuelve una transacción válida, es empujada a la cola, para que el banco de prueba pueda verificarla, y el método process() es llamado de nuevo. Ese proceso se repite por siempre. En esta clase base process() es abstracto, las clases hijas lo sustituyen para definir cómo armar una transacción desde las señales de la interfaz.




Figura 3.6: Diagrama UML de clases para los monitores.

Para la rx\_interface, las clases son RxIfaceMonitor y sus hijas RxByteIfaceMonitor y RxBitIfaceMonitor. El método process() monitoriza la rx\_interface para detectar la activación de una de las señales: SOC, EOC, error o data\_valid. Cuando SOC está en '1' comienza a construir una nueva transacción. Cuando data\_valid está en '1' el bit o byte actual en la señal data es empujado a la cola de datos en la transacción. Cuando error está en '1' la transacción es actualizada para indicar la detección del error. Finalmente cuando EOC está en '1' indicando el fin de la trama, la transacción es devuelta. Si detecta un error, por ejemplo un SOC dentro de una trama, o un EOC fuera de una trama, un error es indicado al usuario mediante la función de sistema \$error(), la transacción es abandonada, y un error es devuelto.

Los monitores para la  $tx\_interface$  son parecidos a los monitores de recepción, salvo por el método process(). Este método primero espera hasta que la señal  $data\_valid$  esté en '1', que indica el comienzo de una trama. Cuando la señal req está en '1', significa que el sumidero ha leído el último dato, así el monitor agrega el bit o byte actual en la señal data a la transacción. Cuando  $data\_valid$  baja a '0', significa que la fuente no tiene más datos a enviar siendo el fin de la trama, y la transacción es devuelta.

Finalmente la clase **LoadModulatorMonitor** es diseñada para monitorear y decodificar la señal  $lm_-out$  que es conectada al modulador de carga en el AFE. El método

process() primero espera por un flanco ascendente de la señal  $lm_-out$ , y después toma una muestra de la señal cada ciclo para 128 ciclos, lo que es la duración para enviar un bit. Si las muestras son iguales al patrón definido en la norma para envíar un '1' o '0' lógico, ese valor lógico es agregado a la transacción. Cuando todas las muestras están '0's indica el fin de la trama y la transacción es devuelta. Las muestras teniendo cualquier otro patrón indican un error, y el monitor llama la función de sistema **\$error()** para avisar al usuario.

### Generador y Conversores de Transacciones

El generador de transacciones es una clase **TransactionGenerator**, que tiene métodos para generar transacciones para todas las tramas definidas en la norma. Por tramas de recepción (PCD a PICC) las transacciones generadas son de tipo **RxByteTransactions**. Transacciones de tipo **TxByteTransactions** son generadas por tramas de transmisión (PICC a PCD). También hay métodos para generar transacciones desde una cola de bytes, y para generar transacciones aleatorias restringidas a no ser las tramas definidas en la norma. Las transacciones pueden tener CRCs agregadas automáticamente si es deseado por el usuario. Además es posible pedir que el CRC agregado sea corrompido para verificar como un módulo maneja tramas con errores de CRC.

Los conversores de transacciones son clases que facilitan la conversión de un tipo de transacción a otro. Un ejemplo del uso de un conversor de transacciones es: convirtiendo una **RxByteTransaction** generada por el generador de transacciones a una **RxBit-Transaction** que el controlador **RxBitIfaceDriver** puede enviar sobre una  $rx\_interface$  de bits. La clase base abstracta es **TransactionConverter**. Esta clase tiene dos tipos parametrizados: InputTransType y OutputTransType que especifican los tipos de las transacciones involucradas en la conversión. Las clases son:

- RxByteToByteTransactionConverter: Convertir una RxByteTransaction a una RxByteTransaction (identidad).
- RxByteToBitTransactionConverter: Convertir una RxByteTransaction a una RxBitTransaction, opcionalmente agregando los bits de paridad.
- RxBitToPCDPauseNTransactionConverter: Convertir una RxBitTransaction a una PCDPauseNTransaction.
- RxByteToPCDPauseNTransactionConverter: Convertir una RxByteTransaction a una PCDPauseNTransaction, opcionalmente agregando los bits de paridad.

- TxByteToByteTransactionConverter: Convertir una TxByteTransaction a una TxByteTransaction (identidad).
- TxByteToBitTransactionConverter: convertir una TxByteTransaction a una TxBitTransaction, opcionalmente agregando los bits de paridad.

### Secuencias

Las clases de secuencias no deberían ser confundidas con el método que el PCD usa para codificar tramas mediante pausas, estas clases son diseñadas para verificar el comportamiento de módulos que reciben tramas desde el PCD, y responden con las respuestas adecuadas. Contienen una serie de pruebas que: ponen el DUT en un estado conocido, envían una o más tramas, verifican que las respuestas son las esperadas, y que el estado del DUT cambia como se espera. Cada banco de prueba que necesita usar una secuencia debería extender una de las secuencias genéricas para proveer el funcionamiento específico para el DUT.

La clase base es **Sequence**, y contiene atributos:

- rx\_trans\_gen y tx\_trans\_gen, los generadores de transacciones de recepción y transmisión.
- rx\_trans\_conv y tx\_trans\_conv, los conversores de transacciones para recepción y transmisión.
- rx\_driver, el controlador para enviar tramas sobre la rx\_interface.
- rx\_send\_queue, una referencia a una cola conectada al rx\_driver. Las transacciones empujadas a esa cola son enviadas por el controlador.
- tx\_monitor, el monitor para monitorizar la tx\_interface.
- $tx\_recv\_queue$ , una referencia a una cola conectada al  $tx\_monitor$ . Tramas detectadas sobre la  $tx\_interface$  son empujadas a esa cola.

#### Y estos métodos:

- send\_transaction(): Lleva una RxByteTransaction, la convierte a una transacción del tipo requerido mediante el conversor de transacciones rx\_trans\_conv, la empuja a la cola rx\_send\_queue y espera para el controlador rx\_driver terminar enviarla.
- send\_\*(): Hay un método para cada trama definida en la norma: por ejemplo send\_reqa() o send\_select(). Generan una transacción para la trama mediante el generador de transacciones rx\_trans\_gen, y la pasa a send\_transaction().

- wait\_for\_reply(): Espera para que el monitor tx\_monitor indique que ha recibido una transacción, quita la transacción de la cola tx\_recv\_queue y la devuelve. Hay una aserción para confirmar que la transacción es recibida dentro de un periodo de tiempo especificado.
- verify\_no\_reply(): Espera un periodo de tiempo especificado para confirmar que el DUT no envía una trama.
- verify\_trans(): Verifica que una transacción recibida es igual a la que es esperada.
- sequence\_callback(): Los bancos de pruebas pueden sustituir ese método para permitir actuar sobre eventos de forma específica al banco de prueba.

La clase **SpceficTargetSequence** extiende **Sequence** con la intención de verificar el comportamiento de una PICC en particular, o parte de su diseño. El UID de la PICC es conocido, permitiendo la predicción de sus acciones y respuestas. Esa clase sustituye unos de los métodos de la clase base para seguir y verificar el estado de la PICC, por ejemplo si la PICC es en estado IDLE y una REQA es enviada, la PICC debería cambiar al estado READY y enviar la respuesta ATQA. También hay unos métodos definidos que envían las tramas necesarias para inducir al DUT a cambiar a un estado especificado.

Luego la clase CommsTestsSequence extiende SpecificTargetSequence. Esta clase contiene una serie de pruebas para verificar el comportamiento de una PICC, o parte de su diseño. Las pruebas específicas son descritas más adelante en la sección de implementación cuando son usados. Un ejemplo de una prueba típica es:

- Cambiar al estado READY o READY\* aleatoriamente.
- Enviar la trama SELECT con el UID de la PICC pero con CRC corrompida.
- Verificar que el DUT no responde.
- Verificar que el DUT está en estado IDLE o HLTA dependiendo si el estado original estuvo READY o READY\* respectivamente.

### Otros

Los controladores y monitores siendo clases no pueden utilizar señales de forma directa, tienen que usar una interfaz, por lo tanto hay dos interfaces más definidas para uso solo en verificación:

■ pcd\_pause\_n\_iface: Es usada con el controlador PCDPauseNDriver. Contiene una señal de un bit: pause\_n, que representa la entrada desde el detector de pausas del AFE. • load\_modulator\_iface: Es usada con el monitor LoadModulatorMonitor. También consiste en una señal de un bit: *lm*, que representa la salida hasta el modulador de carga del AFE.

La clase de ayuda **UID** está diseñada para ayudar con operaciones relacionadas con el UID de una PICC. Puede ser usada para guardar un UID simple, doble o triple. También puede ser usada para comparar los datos en una trama ANTICOLLISION o SELECT con el UID de la PICC, para conocer si se espera que la PICC responda a esa trama. La clase **FixedSizeUID** extiende **UID**, y tiene un parámetro para definir si el UID es simple, doble o triple. También tiene dos parámetros para especificar cuántos de los bits más significativos son constantes, y el valor de esos bits. Los bits menos significativos pueden ser generados aleatoriamente, considerando unas restricciones para asegurar que el UID generado es válido. Esta clase está diseñada en esta forma, porque la implementación del núcleo IP en este trabajo opera de la misma manera.

La clase **StdBlockAddress** guarda detalles sobre los campos CID y NAD de los bloques estándares definidos en la parte cuatro de la norma. Esta clase es usada para generar transacciones que representan tramas de bloques estándares.

La clase **Target** contiene información sobre una PICC, y es usada para ayudar a las secuencias a seguir el estado de la PICC. La información guardada consiste en: La **UID**, la **StdBlockAddress** actual, y el nivel de lazo de anticolisión actual. Además contiene métodos ayudantes para operaciones comunes, por ejemplo para decodificar si una **StdBlockAddress** es direccionada a esta PICC o no.

## Modelos Analógicos

Un PCD genera una señal portadora de 13,56 MHz y la usa para enviar información a PICCs en su campo electromagnético mediante la modulación de la amplitud de esa portadora. El detector de pausas en el AFE de la PICC detecta esas pausas y genera la salida digital pause\_n para indicar cuando las pausas son detectadas. La pausa detectada por el AFE es una distorsión de la pausa ideal enviada del dominio digital del PCD. Los dos flancos de la pausa son retrasados debido a las implementaciones del circuito de modulación de amplitud del PCD y del detector de pausas del AFE. También esa distorsión puede retardar los flancos descendente y ascendente por tiempos diferentes, cambiando la duración de la pausa. Además el AFE de la PICC recupera el reloj desde la portadora, y por lo tanto el reloj se detiene durante las pausas. Debido a las implementaciones del circuito de modulación de amplitud del PCD y de la recuperación del reloj del AFE, el

reloj puede seguir andando por unos ciclos después de que el PCD comienza la pausa, y el reloj puede seguir detenido por unos ciclos después de que el PCD termina la pausa. Para simular este comportamiento, un modelo del PCD y del AFE fue implementado. La Figura 3.7 muestra ese modelo.




Figura 3.7: Modelo del PCD y del AFE de la PICC para uso en simulaciones.

El modelo consiste en cuatro bloques:

- Generador de Reloj: Genera un reloj continuo de 13,56 MHz que es un modelo del reloj del PCD.
- **PCDPauseNDriver**: El controlador que envía transacciones mediante pausas. Genera una señal *pcd\_pause\_n* que es la pausa ideal dentro del PCD. La duración de la pausa puede ser elegida por el usuario.
- Detector de Pausas: Un modelo del bloque con el mismo nombre en el AFE de la PICC. Genera una señal: pause\_n que es una versión retrasada de la señal pcd\_pause\_n. Los retardos del flanco ascendente y el flanco descendente pueden ser elegidos por el usuario individualmente.
- Recuperación del Reloj: Un modelo del bloque con el mismo nombre en el AFE de la PICC. Genera un reloj basado en lo del PCD, que se detiene durante las pausas. Los retardos entre el comienzo de una pausa y el reloj deteniéndose, y entre el fin de una pausa y el reloj comenzando de nuevo, pueden ser elegidos por el usuario individualmente. Además el usuario puede especificar que el reloj no se detenga,

por lo tanto este modelo puede simular el comportamiento de un AFE donde el reloj es continuo.

La Figura 3.8 muestra dos simulaciones de una pausa con argumentos de timing diferentes. En el momento de escritura de esta tesis los timings por defectos son basados en simulaciones SPICE del AFE implementado por Alcalde Bessia por otro proceso de fabricación [9]. Cuando exista una implementación del AFE para el proceso de fabricación XFAB XH018 es altamente sugerido que los valores en este modelo sean actualizados para adecuarse a la situación real.




Figura 3.8: Dos ejemplos con timings diferentes del modelo analógico del PCD y el AFE de la PICC.

## Estructura de los Bancos de Pruebas

La mayoría de los módulos en esta tesis son verificados con un banco de prueba que tiene una de las dos estructuras mostrado en la Figura 3.9.

Los módulos que simplemente reciben tramas, operan sobre ellas, y las reenvían, son verificados con un banco de prueba sin una secuencia (izquierda). El bloque de control genera una transacción en el formato adecuado y la pasa al controlador mediante un FIFO. El DUT la recibe por su interfaz de sumidero, la procesa, y la reenvía sobre su interfaz de fuente. El monitor detecta la trama reenviada, construye una transacción, y la pasa al bloque de control mediante otro FIFO. Finalmente el bloque de control compara esas transacciones para verificar que la trama fue modificada correctamente.

Los módulos que reciben solicitudes del PCD y envían respuestas, son verificados con un banco de prueba que incluye una secuencia (derecha). El banco de prueba define una nueva clase de secuencia que extiende una de las secuencias genéricas, y sustituye varios métodos para implementar funcionamiento específico a ese banco de prueba. Esos bancos

de pruebas funcionan de una manera parecida a los bancos de prueba sin secuencias, pero las tramas enviadas son elegidas por las pruebas en la secuencia, y son generadas por el generador de transacciones. Además las respuestas enviadas por el DUT son comparadas en la secuencia con las respuestas esperadas.




Figura 3.9: Dos estructuras comunes de los bancos de pruebas.

# ISO/IEC 14443A núcleo IP

Está parte de la tesis está diseñada para ser una implementación digital genérica de la norma ISO/IEC 14443 para PICCs tipo A. Cuando se combina con una AFE puede ser usado para cualquier proyecto que requiera funcionar como una PICC tipo A. La implementación se divide en tres partes principales para las partes dos, tres, y cuatro de la norma.

## ISO/IEC 14443-2A

Está parte de la implementación consiste en cinco módulos y sus bancos de pruebas correspondientes. Para la ruta de recepción de tramas hay un solo módulo: **sequence\_decode**, que convierte una serie de pausas a tramas de bits. La ruta de transmisión consiste en tres módulos que convierten tramas de bits a una señal apta para manejar

el modulador de carga. Las módulos son:

- subcarrier: Genera la subportadora.
- bit\_encoder: Genera la codificación manchester desde una trama de bits.
- tx: Recibe la trama a transmitir, agrega el SOC, y produce la salida al modulador de carga mediante los módulos: subcarrier y bit\_encode.

Finalmente hay un módulo: **iso14443\_2a** que es el módulo más alto de esta parte de la norma.

#### subcarrier

Este módulo genera la señal de la subportadora cuando es solicitado. Las entradas y salidas son descritas en el Cuadro 3.1. La norma dicta que la subportadora debería tener frecuencia igual a  $f_c/16$ , y que el periodo de bit debería comenzar con el estado cargado de la portadora [13]. Esto significa que la salida *subcarrier* es una onda cuadrada que comienza con valor '1', y tiene un periodo de 16 ciclos del reloj.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
en	Entrada	Señal de habilitación.
subcarrier	Salida	Subportadora.

Cuadro 3.1: Entradas y Salidas del módulo subcarrirer.

La implementación consiste en un contador de tres bits, cuando el módulo no está activado el contador es detenido con valor cero, y la salida *subcarrier* está '0'. Cuando la señal *en* sube a '1', la salida *subcarrier* es asignada a '1' y el contador comienza a contar. Cada ocho ciclos del reloj el contador completa su cuenta, y la salida *subcarrier* invierte su estado lógico.

El banco de prueba consiste en activar el DUT tres veces. La primera vez es activado por 256 ciclos (dos duraciones de bits). La segunda vez es activado por seis ciclos, para que la subportadora sea '1' cuando se desactiva el DUT. Finalmente la tercera vez el módulo es activado por trece ciclos, para que la subportadora sea '0' cuando se desactiva el DUT. Hay cuatro aserciones que verifican el comportamiento:

- La subportadora está '0' mientras el DUT está en reset.
- La subportadora está '0' mientras el DUT está desactivado.

- Un ciclo después del flanco ascendente de la señal en el subcarrier está '1'.
- Cuando el DUT está activado la subportadora tiene un periodo de 16 ciclos del reloj con un ciclo de trabajo de 50%.

El informe de cobertura da un resultado de 100 % cobertura.

### bit\_encoder

Este módulo es un sumidero para la *tx\_interface*, recibe tramas de bits y las convierte a su codificación Manchester con duración de bit de 128 ciclos del reloj. Las entradas y salidas son descritas en el Cuadro 3.2.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
en	Entrada	Señal de habilitación.
$in\_iface$	Entrada	Sumidero de la, tx_interface. Las tramas a transmitir.
$encoded\_data$	Salida	Codificación Manchester de cada bit.
$last\_tick$	Salida	Indica el último ciclo de cada periodo de bit.

Cuadro 3.2: Entradas y Salidas del módulo bit\_encoder.

La implementación de este módulo consiste en un contador de siete bits para contar la duración de bit de 128 ciclos. Cuando el módulo no está activado el contador tiene valor cero, y cuando está activado cuenta repetitivamente. Al principio de cada duración de bit, eso es decir cuando el contador tiene valor cero y el módulo está activado, la salida encoded\_data es asignada al valor del bit actual presente en la in\_iface. En el medio del periodo del bit, cuando el contador tiene valor 64, la salida encoded\_data se invierte. Esto significa que para envíar el bit 0, encoded\_data está '0' por 64 ciclos y después '1' por 64 ciclos más. La señal tx\_interface.req está pulsada por un ciclo del reloj en el medio del periodo de bit, para pedir que la fuente prepare el siguiente bit. Finalmente la salida last\_tick está pulsada cuando el contador tiene valor 127, esta salida es usada para determinar cuando desactivar este módulo después del último bit de la trama.

El banco de prueba tiene un **TxBitIfaceSourceDriver** para envíar tramas al DUT. No utiliza un monitor, ya que es el único módulo que genera una salida en este formato. Antes de envíar cada trama, la transacción es convertida a una cola que consiste en los valores esperados por cada ciclo de la trama. Una aserción verifica que la salida encoded\_data del DUT corresponde con esa cola. Las pruebas consisten en:

- Enviar dos transacciones de un solo bit cada una, con valores '0' y '1'.
- Enviar dos transacciones de dos bit cada una, con valores "00" y "10".
- Enviar mil transacciones de data y tamaño aleatorios.

#### Las aserciones son:

- Cuando el DUT está en reset o no está activado, las salidas: in\_iface.req y last\_tick están en '0'.
- La salida *last\_tick* solo está '1' para un ciclo del reloj a la vez.
- Mientras el DUT está activado, las salidas in\_iface.req y last\_tick pulsan por un ciclo del reloj, cada 128 ciclos.
- Después del flanco ascendente de la entrada en, la salida last\_tick está '0' por 127 ciclos del reloj y '1' en el siguiente ciclo.

El informe de cobertura da un resultado de 100% por el DUT.

#### tx

El módulo  $\mathbf{tx}$  instancia los módulos:  $\mathbf{subcarrier}$  y  $\mathbf{bit\_encoder}$ , e incluye una máquina de estados sencilla que: agrega el SOC a las tramas, activa los submódulos, y maneja la señal  $tx\_interface.req$  para pedir que la fuente prepare el siguiente bit. Finalmente la señal  $lm\_out$  es el AND lógico de la subportadora y la señal  $encoded\_data$ , esta salida es registrada para prevenir glitches llegando al modulador de carga. Las entradas y salidas son descritas en el Cuadro 3.3.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$in\_iface$	Entrada	Sumidero de la $tx_interface$ .
$lm\_out$	Salida	Señal hacia el modulador de carga.

Cuadro 3.3: Entradas y Salidas del módulo tx.

El banco de prueba tiene un controlador **TxBitIfaceSourceDriver** y un monitor **Load-ModulatorMonitor**. Las pruebas son:

- El SOC es agregado correctamente. Esto es hecho en el monitor, que verifica que todas las tramas comienzan con un SOC.
- La salida lm\_out está en '0' cuando la fuente no está enviando una trama.
- Tramas son enviadas correctamente. Cien transacciones aleatorias son enviadas y

las transacciones detectadas por el monitor son comparadas a las enviadas dentro de una aserción.

El informe de cobertura da un resultado de 93 % por el DUT. Las partes que faltan cobertura no son relevantes, por ejemplo no hay una transición desde el estado State\_SOC al estado State\_IDLE, ya que no está permitido transmitir una trama SOC aislada.

## sequence\_decode

El módulo **sequence\_decode** convierte series de pausas a tramas de bits, y las envía al siguiente módulo mediante una fuente de la  $rx\_interface$ . La norma ISO/IEC 14443-2 [13] especifica que la duración de bit por recepción es 128 ciclos de la portadora. La existencia de una pausa dentro de una duración de bit y su ubicación determina qué tipo de secuencia es: X, Y o Z. Una pausa al principio de la duración de bit es una secuencia Z, una pausa en el medio de la duración de bit es una secuencia X, y una duración de bit sin pausas es una secuencia Y. La Figura 1.3 muestra estas secuencias. Cada trama comienza con una secuencia Z (SOC). Un '1' es transmitido con una secuencia X. La secuencia usada para transmitir un '0' depende de la última secuencia. Una secuencia Y es usada cuando la última secuencia fue una X, y una secuencia Z es usada en otros casos. Cada trama termina con un EOC, que es transmitido con un '0' lógico seguido por la secuencia Y. Finalmente una secuencia X seguida por una secuencia Z no es permitido y debería estar contado como un error.

En teoría el proceso de convertir una serie de pausas a secuencias es: contar el número de ciclos del reloj en cada duración de bit para determinar donde comienza la pausa. En la práctica es más complicado debido a que el reloj puede detenerse durante las pausas. Además el tiempo que el reloj está detenido depende de la implementación del bloque de la recuperación del reloj del AFE, y las propiedades del PCD. Debido a que este núcleo IP está diseñado para ser genérico, tiene que funcionar con diferentes AFEs y diferentes PCDs, por lo tanto este módulo fue implementado para funcionar con un amplio rango de comportamientos de relojes. La estrategia propuesta para el módulo **sequence\_decode** consiste en contar ciclos de clock entre flancos ascendentes de la señal *pause\_n*. Luego a partir del valor de la cuenta se infiere la secuencia recibida. A continuación se analizan las condiciones para aplicar este método de decodificación.

La Figura 3.10 muestra dos secuencias Z consecutivas. *PCD CLK* y *PICC CLK* son los relojes en el PCD y la PICC respectivamente, *pcd\_pause\_n* es la pausa digital que el PCD transmite, *picc\_pause\_n* es la pausa detectada en el AFE, *PICC CLK ACTIVE* indica

cuando el reloj de la PICC está activo. El tiempo entre los dos flancos ascendentes de las pausas medido en ciclos del reloj del PCD es  $T_b=128$ . Si el reloj de la PICC se detiene por  $T_{nc}$  ciclos durante las pausas, la PICC mediría  $T_{z2z}=T_b-T_{nc}$  ciclos entre los flancos ascendentes de las pausas.




Figura 3.10: Diagrama de timing de dos pausas y el comportamiento del reloj de la PICC.

La Figura 3.11 muestra el número de ciclos entre dos pausas para todas las combinaciones de secuencias posibles. Usa la misma convención de la Figura 3.10,  $T_{z2x}$  por ejemplo representa la cantidad de ciclos que la PICC mide entre los flancos ascendentes de las pausas cuando el PCD transmite una secuencia Z seguida por una secuencia X. Esta convención sigue válida aún cuando el AFE produce un reloj continuo, y por lo tanto  $T_{nc} = 0$ .




Figura 3.11: Números de ciclos posibles entre dos pausas.

Se define  $T_{nc\_min}$  y  $T_{nc\_max}$  como el número de ciclos mínimos y máximos que el reloj puede estar detenido para que las secuencias puedan ser decodificadas correctamente. Este análisis es necesario para considerar variaciones en el comportamiento de los PCDs y los AFEs. Considerando las combinación de secuencias:  $Z \to Z$ , y  $Z \to X$  y observando la Figura 3.11, se puede calcular:

$$T_{z2z\_max} = 128 - T_{nc\_min}$$
$$T_{z2x\ min} = 192 - T_{nc\ max}$$

Conociendo que  $T_{z2x\_min} > T_{z2z\_max}$ , para que se pueda distinguir entre una Z  $\rightarrow$  X y una Z  $\rightarrow$  Z, se puede derivar:

$$192 - T_{nc\_max} > 128 - T_{nc\_min}$$
$$T_{nc\_max} < T_{nc\_min} + 64$$

Para soportar AFEs que usan un PLL para proveer un reloj continuo, debería aceptarse  $T_{nc\_min}$  igual a 0. Además es posible que haya jitter en la detección de los flancos ascendentes de las las pausas en el AFE. Ese jitter puede causar que una PICC cuente un número de ciclos ligeramente diferente entre dos secuencias cada vez que ocurren. Ese comportamiento es igual a si el jitter fue en el número de ciclos que el reloj está detenido. En esta implementación es requerido que ese jitter es a lo máximo tres ciclos, por lo tanto se usa un  $T_{nc\_min} = -3$ , lo que da un  $T_{nc\_max} < 61$ .

Considerando el caso de una secuencia X seguido por una secuencia Y se requiere que:  $T_{x2y\_min} > T_{x2x\_max}$ , es decir que después de una secuencia X, el momento que este módulo emite una secuencia Y tiene que ser después del último momento que puede llegar una pausa que indicaría otra secuencia X. Por lo tanto:

$$T_{x2y\_min} > 128 - T_{nc\_min}$$
$$T_{x2y\_min} > 131$$

Eligiendo  $T_{x2y\_min} = 132$ , significa que si no hay una pausa detectada por más de 131 ciclos después de una secuencia X, se asume el arribo de una secuencia Y. Finalmente considerando la serie de secuencias:  $X \to Y \to Z$ :

$$\begin{split} T_{x2y2z\_min} &= 192 - T_{nc\_max} \\ &= T_{x2y\_min} + T_{y2z\_min} \\ &= 132 + T_{y2z\_min} \end{split}$$

$$192 - T_{nc\_max} = 132 + T_{y2z\_min}$$
$$T_{y2z\_min} = 60 - T_{nc\_max}$$

Una  $T_{y2z\_min} = 0$ , implica que la secuencia Y puede ser detectada en el mismo ciclo de un flanco ascendente de una pausa por una secuencia Z. Para simplificar el diseño esto no se permite, así:

$$T_{y2z\_min} > 0$$

$$60 - T_{nc\_max} > 0$$

$$T_{nc\_max} < 60$$

En resumen es posible diseñar un sistema que decodifica una serie de pausas a secuencias, siempre que el AFE pueda garantizar que el reloj nunca se detiene por más de 59 ciclos. Para soportar hasta  $\pm 3$  ciclos de jitter en la detección de las pausas como especificado arriba es recomendado que el reloj no se detenga por más de 56 ciclos. El mismo diseño

va a funcionar con un AFE que produce un reloj continuo. Estos requisitos por el AFE son razonables, debido a que la duración de pausa máxima determinada con la Figura 1.2 y el Cuadro 1.1 es 56,5 ciclos del reloj, medido entre los puntos 1 y 2, donde la amplitud de la portadora es a 90 % de su original.

Usando  $T_{nc\_min} = -3$ , y  $T_{nc\_max} = 59$ , es posible diseñar un sistema que decodifica pausas a secuencias, dependiendo de la última secuencia detectada y el número de ciclos contados entre los flancos ascendentes de las pausas. La decodificación usada es mostrada en el Cuadro 3.4. Valores fuera de estos rangos son considerados errores.

Última Secuencia	Mín Ciclos	Máx Ciclos	Proxima Secuencia
X	69	131	X
Λ	132 (timeout)	_	Y
	69	131	Z
Z	132	195	X
	196 (timeout)	-	Y
	1	64	${f Z}$
Y	65	127	X
	128 (timeout)	_	Y

Cuadro 3.4: Decodificación de pausas basado en la última secuencia y el tiempo entre pausas.

El Cuadro 3.5 muestra las entradas y salidas de este módulo. La implementación consiste en dos partes. La primera parte determina la secuencia desde las pausas detectadas. Comienza en un estado inactivo, cuando detecta la primera pausa emite una secuencia Z (SOC). Después emite secuencias cuando detecta pausas o cuando ocurren timeouts, usando el método descrito arriba. Después de detectar dos secuencias Y consecutivas, eso es dos duraciones de bits sin pausas, se vuelve al estado inactivo, y espera por la próxima trama. En el caso de detectar un error, no emite más secuencias y después de haber detectado tres duraciones de bits sin pausas vuelve al estado inactivo. La segunda parte de este módulo decodifica las secuencias a una trama de bits y lo envía sobre la out\_iface para el posterior procesamiento en otros módulos.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
pause_n_synchronised	Entrada	Pausa, activa baja, sincronizada.
out_iface	Salida	Fuente de la rx_interface.

Cuadro 3.5: Entradas y Salidas del módulo **sequence\_decode**.

Para verificar este módulo el banco de prueba envía varias transacciones mediante el controlador **PCDPauseNDriver** en el modelo del AFE, que maneja la entrada del DUT pause\_n\_synchronised. El monitor **RxBitIfaceMonitor**, monitoriza la salida out\_iface y emite transacciones por las tramas detectadas. Esas transacciones son comparadas con las enviadas para verificar que el DUT decodifica correctamente las pausas. Las transacciones enviadas son:

- La transacción ZZXXYZXYXYY, y la transacción ZXYZY. Estas dos transacciones verifican todas las filas en el Cuadro 3.4.
- Cincuenta transacciones aleatorias sin errores.
- La transacción: ZXZZXYXYY para verificar que la transición  $Z \to X$  es detectada como un error, y que secuencias después del error son ignoradas.

Estas pruebas son repetidas varias veces con diferentes timings configurados en el modelo del AFE. Los parámetros de timings son:

- La duración de la pausa.
- Si el reloj se detiene durante las pausas o no.
- El retardo entre el principio de una pausa del PCD y el reloj deteniéndose.
- El retardo entre el final de una pausa del PCD y el reloj activándose de nuevo.
- El retardo entre el principio de una pausa del PCD y el AFE detectándola.
- El retardo entre el final de una pausa del PCD y el AFE detectándola.

Para asegurar que un amplio rango de las condiciones son verificadas estos tiempos son elegidos aleatoriamente con restricciones sobre cuántos flancos el reloj de la PICC pueden faltar comparado al reloj del PCD. El código que elige esos valores toma un argumento missing\_edges que define el número de flancos que faltan al reloj. Este argumento es usado con la sintaxis de SystemVerilog "std::randomize() with {}" que permite especificar una lista de variables a randomizar y una lista de condiciones que los resultados deben cumplir. Antes fue especificado que el DUT funciona si el reloj se detiene entre 0 ciclos y 59 ciclos. Esos valores corresponden con un missing\_edges entre 0 y 118. Las pruebas son repetidos cien veces para cada uno de missing\_edges igual a 0 a 3 y 115 a 118, y después mil veces con missing\_edges elegido aleatoriamente entre 4 y 114.

El informe de cobertura da un resultado de 95 % por el DUT. Los tres sitios que faltan cobertura son condiciones imposibles de ocurrir, por ejemplo emitiendo una secuencia Z después de una secuencia X. La norma define una  $X \to Z$  como un error, por lo tanto cuando el DUT detecta la Z emite un error mediante  $out\_iface.error$ , en vez de tratarla como una secuencia Z normal.

#### iso14443\_2a

Este módulo simplemente instancia los módulos: **tx** y **sequence\_decode** como se muestra la Figura 3.12. Las entradas y salidas son descritas en el Cuadro 3.6.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$pause\_n\_synchronised$	Entrada	Pausa, activa baja, sincronizada.
rx_iface	Salida	Fuente de la $rx_interface$ .
tx_iface	Entrada	Sumidero de la $tx_interface$ .
lm_out	Salida	Señal hacia el modulador de carga.

Cuadro 3.6: Entradas y Salidas del módulo iso14443\_2a.




Figura 3.12: Diagrama en bloque del módulo iso14443\_2a.

El banco de prueba funciona de forma loopback, genera mil transacciones aleatoriamente, que son transmitidos mediante el controlador **PCDPauseNDriver** en el modelo del AFE. El monitor **RxBitIfaceMonitor** recibe las tramas procesadas por el DUT sobre la rx\_iface. Cada transacción recibida por el monitor es convertida a una **TxBitTransaction** y es reenviado sobre la tx\_iface con un controlador **TxBitIfaceSourceDriver**. Finalmente un monitor **LoadModulatorMonitor** detecta las tramas transmitidas por el DUT sobre su salida lm\_out. Cada transacción recibida por ese monitor es comparada

con las transacciones enviadas en una aserción. La Figura 3.13 muestra un diagrama en bloques del banco de prueba.




Figura 3.13: Diagrama en bloques del banco de prueba para el módulo iso14443\_2a

Debido a que este módulo solo consiste en la instanciación de dos módulos, la única métrica de cobertura generada por el DUT, no incluyendo los submódulos auxiliares, es de cambio de estado de las señales y puertos (toggle), que tiene 100% cobertura.

## ISO/IEC 14443-3A

Esta parte de la implementación consiste en once módulos y sus bancos de pruebas correspondientes.

- frame\_decode: Verifica y quita los bits de paridad de tramas recibidas desde el PCD.
- desreialiser: Convierte una trama de bits a una trama de bytes. Usado en la ruta de recepción.
- **FDT**: Genera una señal para activar la transmisión de una respuesta, para que se cumpla con el FDT definido en la norma.
- CRC\_A: Calcula el CRC16 de una serie de bits.

- crc\_control: Verifica el CRC16 de tramas recibidas, y genera el CRC16 de tramas a transmitir.
- serialiser: Convierte una trama de bytes a una trama de bits. Usado en la ruta de transmisión.
- frame\_encode: Comienza la transmisión de una trama al PCD cuando recibe la señal de habilitación del módulo FDT, y agrega los bits de paridad y el CRC16 a la trama.
- framing: Instancia los módulos de arriba.
- initialisation: Recibe tramas de inicialización y anticolisión desde el PCD, actúa sobre ellas, y responde con las respuestas adecuadas.
- routing: Rutea tramas recibidas desde el PCD al módulo apto para procesarlas, y rutea las respuestas desde ese módulo para transmitir al PCD. El ruteo es controlado basado en el estado actual de la PICC.
- iso14443\_3a: El módulo más alto para esta parte de la norma, instancia los módulos: framing, initialisation y routing.

## frame\_decode

Este módulo tiene un sumidero de la *rx\_interface* que está conectado a la fuente del módulo **iso14443\_2a**, y una fuente, también de la *rx\_interface* que está conectado al próximo módulo. Las Tramas son recibidas en una serie de bits, después de cada 8 bits hay un bit de paridad. Esos bits de paridad son verificados y quitados antes de reenviar la trama por la fuente. Las entradas y salidas son descritas en el Cuadro 3.7.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$in\_iface$	Entrada	Sumidero de la rx_interface.
$out\_iface$	Salida	Fuente de la rx_interface.
last_bit	Salida	Último bit recibido.

Cuadro 3.7: Entradas y Salidas del módulo frame\_decode.

El tipo de paridad definido por la norma es impar, es decir que el número de unos en el byte más el bit de paridad debería ser impar. Por ejemplo el byte: 8'b0101\_1100, tiene cuatro '1's, cuatro es par, así el bit de paridad debe ser '1', para que el total de los '1's sea impar.

Los bits de paridad son verificados y quitados mediante el siguiente proceso. Al principio

de cada trama, un indicador expected\_parity es inicializado a '1'. Después cuando cada uno de los primeros ochos bits son recibidos, son reenviados, y ese indicador es actualizado con el resultado de: expecetd\_parity XOR in\_iface.data. Ese cálculo invierte el valor de expected\_parity cada vez que un '1' es recibido. El noveno bit es el bit de paridad, así es comparado con expected\_parity para verificar que es correcto. Este proceso se repite hasta el fin de la trama, o hasta que un error es detectado.

Hay tres errores que pueden ser detectados en este módulo: Un error indicado en la  $in\_iface$ , un error en un bit de paridad, y una trama que le falta su último bit de paridad. Para soportar tramas cortas y de anticolisiones que pueden terminar con un byte parcial sin un bit de paridad, ese último error solo es emitido si una trama termina con un byte entero.

Finalmente la salida *last\_bit* indica el valor del último bit recibido, incluyendo bits de paridad. Esta señal es usada en el módulo **FDT** para determinar cuando comenzar a enviar la respuesta, debido a que el FDT usado depende del valor de ese último bit.

El banco de prueba para este módulo consiste en un controlador **RxBitIfaceDriver** y un monitor **RxBitIfaceMonitor**. Por cada prueba una transacción es generada aleatoriamente, los bits de paridad son agregados, la transación es enviada por el controlador, el resultado es recibido por el monitor y es comparado con la transacción enviada. Las pruebas son:

- Enviar una transacción de 8 bits más el bit de paridad correcto.
- Enviar una transacción de 8 bits más el bit de paridad equivocado.
- Enviar una transacción de 8 bits que falta el bit de paridad.
- Enviar mil transacciones de 8 bits cada uno, con un error enviado por el controlador.
- Enviar ocho transacciones con cero a siete bits en orden.
- Envíar mil transacciones cada uno con un número de bits aleatorio entre uno y ochenta, más los bits de paridad correctos.
- Envíar mil transacciones cada uno con un número de bits aleatorio entre ocho y ochenta, con un bit de paridad equivocado y los demás correctos.
- Enviar mil transacciones con un número de bytes entero entre 1 y diez, más los bits de paridad por cada byte menos el último.

Hay dos aserciones concurrentes para verificar que la señal *last\_bit* es correcta. La primera confirma que la señal corresponde con el último bit enviado. La segunda verifica que esa señal no cambia entre tramas. El informe de cobertura da el DUT un resultado de 100 %.

#### deserialiser

Este módulo recibe tramas de bits por un sumidero de la  $rx_interface$  desde el módulo **frame\_decode**. Esas tramas son convertidas a tramas de bytes y reenviadas por una fuente de la  $rx_interface$ . La norma define que el bit menos significativo en cada byte es transmitido primero [14]. Las entradas y salidas son descritas en el Cuadro 3.8.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$in\_iface$	Entrada	Sumidero de la $rx_interface$ .
out_iface	Salida	Fuente de la $rx_interface$ .

Cuadro 3.8: Entradas y Salidas del módulo deserialiser.

El banco de prueba para este módulo consiste en un controlador **RxBitIfaceDriver** y un monitor **RxByteIfaceMonitor**. Por cada prueba una transacción es generada aleatoriamente, es enviada por el controlador, el resultado es recibido por el monitor y es comparado con la transacción enviada. Las pruebas son:

- Enviar 17 transacciones con número de bits entre cero y 16 en orden.
- Enviar mil transacciones con número de bits elegido aleatoriamente entre cero y ochenta.
- Enviar mil transacciones con errores insertados por el controlador.

El informe de cobertura da un resultado de 100 % por el DUT.

#### FDT

La norma define el FDT (Frame Delay Time) como el tiempo entre la última pausa transmitida por el PCD y el primer flanco de modulación de la respuesta enviada por la PICC [14]. El valor del FDT requerido depende del último bit enviado por el PCD.

<b>Último</b> Bit	FDT (en ciclos del reloj)
·0'	$128 \cdot n + 20$
'1'	$128 \cdot n + 84$

El valor de 'n' depende del tipo de trama enviada. Las tramas de inicialización: REQA, WUPA, ANTICOLLISION y SELECT requieren un n = 9, dando FDTs de 1172 ciclos y 1236 ciclos. Cualquier otra trama requiere un  $n \geq 9$ . Sin embargo para simplicidad esta implementación siempre usa un n = 9. La norma requiere que una PICC envíe su

respuesta entre este tiempo y este tiempo más  $0.4 \,\mu s$ , lo que da aproximadamente  $5.4 \,\mu s$  ciclos de flexibilidad.

Este mecanismo es usado para que si más de una PICC responde a la misma solicitud, las respuestas estén sincronizadas, y si responden con respuestas diferentes el PCD puede detectar una colisión y en qué bit ocurre.

#### El FDT puede ser dividido en tres partes:

- 1. El tiempo entre el instante cuando el PCD termina la pausa y cuando este módulo detecta el flanco ascendente de la pausa. Este incluye el retardo en el detector de pausas en el AFE y el número de ciclos necesarios para que la señal se propague por el diseño digital hasta llegar a este módulo.
- 2. La demora entre el instante en cual el flanco ascendente de la pausa es detectado en este módulo y la activación de la salida *trigger* que dispara la transmisión de la respuesta.
- 3. El tiempo entre la activación de la salida *trigger* y el primer flanco de la respuesta llegando al modulador de carga.

Si los puntos 1, y 3 son conocidos, es posible elegir un valor para el punto 2, para obtener el FDT total deseado. Este núcleo IP está diseñado para ser genérico así que puede ser usado en varios sistemas con propiedades diferentes. Con este fin, este módulo es parametrizado con un parámetro  $TIMING\_ADJUST$ , lo que especifica el retardo externo de este módulo (punto 1 + punto 3), en números de ciclos. Debido a que está permitido comenzar la respuesta hasta 0,4 µs tarde pero no está permitido comenzar antes, es importante elegir el valor mínimo para  $TIMING\_ADJUST$  del rango de valores posibles. También la conversión entre un tiempo y el número de ciclos debería usar la frecuencia de la portadora mínima:  $f_{c\_min} = 13,56 \, \text{MHz} - 7 \, \text{kHz}$ , para usar el período máximo, y el número de ciclos debería ser redondeado hacia abajo.

La Figura 3.14 muestra la ruta del FDT en este trabajo. El parámetro TIMING\_ADJUST es calculado de forma jerárquica. Este módulo es instanciado en el módulo framing, que es instanciado en el módulo iso14443\_3a, que es a su vez instanciado en el módulo más alto de este núcleo IP: iso14443a. Cada uno de estos módulos lleva un parámetro FDT\_TIMING\_ADJUST, el cual es pasado al próximo módulo en la jerarquía después de sumar el retardo introducido en ese módulo. Por ejemplo el módulo framing instancia el módulo frame\_encode que tiene un ciclo de retardo entre el flanco ascendente de la señal trigger y el principio de la respuesta. Por lo tanto el módulo framing suma uno a su parámetro FDT\_TIMING\_ADJUST y pasa ese valor al parámetro del módulo FDT.




Figura 3.14: La ruta del FDT en este trabajo.

Las entradas y salidas son descritas en el Cuadro 3.9.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
pause_n_synchronised	Entrada	Pausa sincronizada.
last_rx_bit	Entrada	Último bit transmitido por el PCD.
trigger	Salida	Señal de habilitación para comenzar la
		transmisión de la respuesta.

Cuadro 3.9: Entradas y Salidas del módulo  ${f FDT}$ .

La implementación de este módulo consiste en un detector de flancos ascendentes y un contador. El contador es reseteado a cero cada vez que un flanco ascendente es detectado en la entrada pause\_n\_synchronised. Cuando el contador llega al valor adecuado, calculado con la entrada last\_rx\_bit y el parámetro TIMING\_ADJUST, la salida trigger es activado durante un ciclo del reloj, y el contador es desactivado hasta que la próxima pausa es detectada.

Para verificar este módulo el banco de prueba instancia el DUT con el parámetro TIM- $ING\_ADJUST = 6$ . Este valor es arbitrario, ya que en este banco de prueba no es necesario compensar por retrasos externos. El valor 6 fue elegido porque es el valor usado en la síntesis de este trabajo. Después hay un bloque de código que mide el tiempo entre

el último flanco ascendente de la entrada *pause\_n\_synchronised* y la activación de la salida *trigger*, verificando que es precisamente el número de picosegundos esperados. Las pruebas son:

- Verificar que si no hay pausas la señal trigger no se activa.
- Verificar el FDT cuando la entrada *last\_bit* es '0', mediante una sola pausa.
- Verificar que si no hay más pausas la señal trigger no se activa una segunda vez.
- Verificar el FDT cuando la entrada *last\_bit* es '1', mediante una sóla pausa.
- Enviar un número aleatorio de pausas con un tiempo aleatorio entre cada una, y verificar que la señal trigger sólo se activa después de la última pausa, y que el FDT es correcto.

El informe de cobertura da un resultado de 98% por el DUT. La única parte que falta cobertura es una condición imposible de ocurrir.

## CRC\_A

Este módulo calcula el CRC16 definido por el polinomio  $x^{16} + x^{12} + x^5 + 1$  y el valor inicial 0x6363, por una serie de bits. Esta implementación está diseñada para ser utilizada por tramas de recepción y de transmisión, por lo tanto no usa una interfaz. Las salidas y entradas son descritas en el Cuadro 3.10.

La implementación usa un Registro de Desplazamiento con Realimentación Lineal (LFSR, por sus siglas en Inglés) y es basada en el código generado mediante un generador de LFSRs por CRCs [23]. Un LFSR es un registro de desplazamiento pero unos de los bits son realimentados con el XOR de otros bits y la entrada. Para calcular el CRC16 con el polinomio definido en la norma, los bits con realimentación son los de índices: 0, 5 y 12. La Figura 3.15 muestra el LFSR. Las operaciones para calcular los bits con realimentación son:

$$lfsr[12] = lfsr[15] XOR lfsr[11] XOR data$$
  
 $lfsr[5] = lfsr[15] XOR lfsr[4] XOR data$   
 $lfsr[0] = lfsr[15] XOR data$ 

Cuando la entrada start es '1', el registro lfsr es asignado el valor 0x6363. Cuando la entrada sample es '1' el valor del registro es actualizado con el algoritmo descrito arriba. La salida crc es asignado el valor del registro lfsr.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
start	Entrada	Comenzar un nuevo cálculo.
data	Entrada	Próximo bit.
sample	Entrada	El dato es válida.
crc[15:0]	Salida	Resultado.

Cuadro 3.10: Entradas y Salidas del módulo CRC\_A.




Figura 3.15: El LFSR del módulo CRC\_A.

El banco de prueba para este módulo calcula el CRC de varias series de bytes, mediante dos métodos: con otra implementación del LFSR, y mediante un algoritmo que opera sobre bytes en vez de bits. La implementación de este algoritmo de bytes es provisto en el apéndice B de la parte tres de la norma [14]. Estos dos resultados son comparados con la salida del DUT en dos aserciones. Además el apéndice B de la norma especifica los CRCs por dos series de bits. Estas series de bits son verificadas como se describió arriba, y también los resultados son comparados con los especificados en la norma. Las series de bytes probados son:

- Sin data: El CRC es el valor inicial 0x6363.
- $\{0x00, 0x00\}$ : Especificado en la norma con CRC 0x1EA0.
- $\{0x12, 0x34\}$ : Especificado en la norma con CRC 0xCF26.
- Mil transacciones aleatorias entre 0 y 10 bytes enteros.

El informe de cobertura da un resultado de 100 % por este banco de prueba.

#### crc\_control

Este módulo instancia el módulo **CRC\_A** y lo usa para verificar los CRCs de tramas recibidas y para calcular los CRCs de tramas a transmitir. Las entradas y salidas son descritas en el Cuadro 3.11. Este módulo contiene un monitor para la *rx\_interface* y uno para la *tx\_interface*. En este caso el término "monitor" se refiere a un modport en las interfaces donde todas las señales son entradas. No se debe confundir con los monitores usados en los bancos de pruebas.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$rx\_iface$	Entrada	Monitor por la rx_interface.
rx_crc_ok	Salida	Indica si el CRC de la última trama tiene un CRC válido.
$tx\_iface$	Entrada	Monitor por la $tx_interface$ .
tx_append_crc	Entrada	Calcular el CRC para esta trama de transmisión
$fdt_{trigger}$	Entrada	La señal de habilitación de la transmisión de una
		trama, desde el módulo FDT.
$\operatorname{crc}[15:0]$	Salida	El resultado

Cuadro 3.11: Entradas y Salidas del módulo crc\_control.

Una propiedad de este algoritmo de CRC es: si se agrega el CRC de una serie de bits al final de esa serie, el CRC de la nueva serie de bits es cero. Por lo tanto para verificar la integridad de una trama recibida, es suficiente comprobar que el CRC calculado en este módulo es cero.

La entrada start del módulo CRC\_A es pulsado al detectar el principio de una trama en una de las interfaces. Esto causa que el módulo CRC\_A reinicie su LFSR. En el caso de tramas recibidas desde el PCD el principio de una trama es indicado con la señal rx\_iface.soc. En el caso de tramas a transmitir el principio de una trama es indicado cuando las entradas fdt\_trigger, y tx\_iface.data\_valid están en '1's, también en este caso solo se calcula el CRC cuando la entrada tx\_append\_crc está en '1'. La entrada sample del módulo CRC\_A es pulsado por cada bit de la trama, lo que ocurre cuando una de las señales rx\_iface.data\_valid o tx\_iface.req están en '1'. Este módulo no es responsable de agregar CRCs a las respuestas, eso ocurre en el módulo frame\_encode. La salida rx\_crc\_ok es '1' cuando el resultado del módulo CRC\_A es cero.

El banco de prueba por este módulo consiste en tres controladores: RxBitIfaceDriver, TxBitIfaceSourceDriver y TxBitIfaceSinkDriver. El controlador TxBitIfaceSinkDriver es necesario para manejar la señal tx\_iface.req porque el DUT no contiene un sumidero. Varias tramas son enviadas sobre ambos interfaces, y las salidas del DUT crc y rx\_crc\_ok son verificadas mediante aserciones:

- Verificar que la salida  $rx\_crc\_ok$  es como esperado al final de una trama de recepción.
- Verificar que la salida  $rx\_crc\_ok$  no cambia después del fin de una trama.
- Verificar que la salida crc es igual al CRC esperado al final de una trama de transmisión.
- Verificar que la salida crc no cambia después del fin de una trama.
- Verificar que la salida crc no cambia mientras un indicador check\_crc\_stable está '1'.
- Verificar que rx\_crc\_ok es '1' cuando y sólo cuando la salida crc es cero.

#### Las pruebas ejecutados son:

- Enviar tres tramas sobre la  $rx\_iface$ : {0x00, 0x00, 0xA0, 0x1E}, {0x12, 0x34, 0x26, 0xCF} y {0x63, 0x63}. Estas tramas son las series de bits con sus CRCs especificados en el apéndice B de la norma [14].
- Enviar mil tramas sobre la *rx\_iface* con sus CRC agregados.
- Enviar mil tramas sobre la rx\_iface con sus CRC agregados y un bit de la trama corrompido.
- Enviar dos tramas sobre la tx\_iface: {0x00, 0x00}, y {0x12, 0x34}, para verificar la salida crc es 0x1EA0 y 0xCF26 respectivamente, como especificado en el apéndice B de la norma.
- Enviar mil tramas sobre la *tx\_iface* y verificar que la salida *crc* es como se espera en cada caso.

El informe de cobertura da un resultado de 100 % por el DUT.

#### serialiser

Este módulo es parecido al módulo **deserialiser** pero al revés, convierte tramas de bytes a tramas de bits para transmisión. Las salidas y entradas son descritas en el Cuadro 3.12.

Este módulo espera por el principio de una trama, lo que pasa cuando la entrada in\_iface.data\_valid está en '1' y después fija la salida out\_iface.data\_valid en '1' y la salida out\_iface.data en el valor del primer bit de la entrada in\_iface.data. Cuando el módulo conectado a la fuente out\_iface pide el siguiente bit mediante la señal out\_iface.req,

la salida out\_iface.data se actualiza. Después de haber enviado el último bit del byte, la salida out\_iface.last\_bit\_in\_byte pasa a '1', y otro byte es pedido mediante la salida in\_iface.req. Ese proceso continúa hasta el final de la trama. Debido a que las respuestas pueden comenzar con un byte parcial en el caso de tramas de anticolisión, la entrada in\_iface.data\_bits se usa para determinar el número de bits en el primer byte.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
$in\_iface$	Entrada	Sumidero para la $tx$ -interface.
out_iface	Salida	Fuente para la $tx_interface$ .

Cuadro 3.12: Entradas y Salidas del módulo **serialiser**.

El banco de prueba para este módulo consiste en dos controladores y un monitor: un **TxByteIfaceSourceDriver** por la entrada *in\_iface*, un **TxBitIfaceSinkDriver** por la salida *out\_iface*, y un **TxBitIfaceMonitor** por la salida *out\_iface*. Para verificar el comportamiento del DUT, transacciones de bytes son generadas y enviadas. Después las transacciones enviadas son convertidas a transacciones de bits, y comparadas con las recibidas por el monitor. Hay dos pruebas: Enviar 16 transacciones de tamaños 1 a 16 bits en orden, y envíar mil transacciones de tamaños aleatorios.

El informe de cobertura da un resultado de 100 % por el DUT.

## frame\_encode

Este módulo es responsable de agregar el CRC16 y los bits de paridad a las respuestas. Además solo comienza a enviar la trama cuando está activado mediante una entrada fdt\_trigger que viene del módulo **FDT**. Las salidas y entradas son descritas en el Cuadro 3.13.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
$fdt_{trigger}$	Entrada	Señal para activar el envío de la respuesta.
$in\_iface$	Entrada	Sumidero de la $tx_interface$ .
$append\_crc$	Entrada	Indica que la respuesta tiene CRC.
crc[15:0]	Entrada	CRC.
out_iface	Salida	Fuente de la $tx$ -interface.

Cuadro 3.13: Entradas y Salidas del módulo frame\_encode.

La implementación espera la señal de habilitación desde el módulo **FDT**. En ese momento si hay una trama lista para enviar, indicado con la entrada *in\_iface.data\_valid*, comienza a reenviar la trama sobre la *out\_iface*. El bit de paridad por cada byte es calculado en la misma manera que el módulo **frame\_decode**. Cuando la entrada *in\_iface.last\_bit\_in\_byte* está en '1', indicando el último bit en el byte actual, el bit de paridad calculado es enviado. Después del fin de la trama, si la entrada *append\_crc* está en '1', el CRC y su bits de paridad son enviados.

El banco de prueba consiste en: el controlador de fuente **TxBitIfaceSourceDriver** por la *in\_iface*, el controlador de sumidero **TxBitIfaceSinkDriver** y el monitor **TxBitIfaceMonitor** por la *out\_iface*. Para verificar el comportamiento del DUT, transacciones son generadas y enviadas. Por cada prueba, si la trama tiene un CRC, está agregado a la transacción. Los bits de paridad siempre son agregados. Esta nueva transacción es comparada con la trama detectada por el monitor. Debido a que el DUT solo comienza enviar una trama cuando su entrada *fdt\_trigger* está '1', esa señal es pulsada un número de ciclos aleatorios después de que la transacción fue enviada al controlador. Las pruebas son:

- Enviar cien tramas, pero no pulsar la señal fdt\_trigger, y verificar que el monitor no recibe ninguna transacción.
- Pulsar fdt\_trigger sin enviar una transacción y verificar que el monitor no recibe ninguna transacción.
- Enviar tramas de tamaño entre uno y ocho bits, sin CRCs.
- Enviar mil tramas de tamaño aleatorio, sin CRC.
- Enviar mil tramas cada una con un número de bytes entero, con CRC.

El informe de cobertura por el DUT da un resultado de 98%. La única parte que falta cobertura es una condición imposible de ocurrir.

## framing

Este módulo simplemente instancia los siguientes módulos: frame\_decode, deserialiser, FDT, crc\_control, deserialiser y frame\_encode, como se muestra la Figura 3.16. Las entradas y salidas están descritas en el Cuadro 3.14.




Figura 3.16: Diagrama en bloques del módulo framing.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
pause_n_synchronised	Entrada	Pausa, activa bajo, sincronizada.
$in_rx_iface$	Entrada	Sumidero de bits por la rx_interface.
$out\_rx\_iface\_bytes$	Salida	Fuente de bytes por la rx_interface.
$out\_rx\_iface\_bits$	Salida	Fuente de bits por la rx_interface.
rx_crc_ok	Salida	Indica que la última trama recibida tiene CRC
		válido.
$in_tx_iface$	Entrada	Sumidero de bytes por la tx_interface.
$tx\_append\_crc$	Entrada	Indica que la respuesta debe tener CRC.
out_tx_iface	Salida	Fuente de bits por la tx_interface.

Cuadro 3.14: Entradas y Salidas del módulo framing.

Para la ruta de recepción el flujo de datos es:

- Los bits de paridad están verificados y quitados.
- El CRC es verificado.
- La trama de bits es convertida a una trama de bytes.
- El temporizador del FDT comienza a contar después del último flanco ascendente de la pausa.

Hay dos salidas por las tramas recibidas desde el PCD,  $out\_rx\_iface\_bytes$  y  $out\_rx\_iface\_bits$ . La fuente de bits es para facilitar la comparación del UID en tramas de anticolisión en el módulo **initialisation**. Este tema es descrito más en la Sección initialisation.

Para la ruta de transmisión el flujo de datos es:

- La transmisión comienza cuando el temporizador del FDT vence.
- Las tramas de bytes son convertidas a tramas de bits.
- Los bits de paridad son insertados.
- El CRC es calculado y agregado, incluyendo sus bits de paridad, si es pedido con la entrada tx\_append\_crc.

Este módulo tiene un parámetro  $FDT_{-}TIMING_{-}ADJUST$  que especifica el retardo en la ruta del FDT externo a este módulo. El módulo **frame\_decode** introduce un ciclo de retardo en la transmisión de la respuesta, por lo tanto el valor pasado al parámetro  $TIMING_{-}ADJUST$  del módulo **FDT** es  $FDT_{-}TIMING_{-}ADJUST + 1$ .

El banco de prueba para este módulo consiste en:

- Un controlador **RxBitIfaceDriver** por la *in\_rx\_iface*.
- Un monitor **RxBitIfaceMonitor** por la *out\_rx\_iface\_bits*.
- Un monitor **RxByteIfaceMonitor** por la *out\_rx\_iface\_bytes*.
- Un controlador de fuente **TxByteIfaceSourceDriver** por la *in\_tx\_iface*.
- Un controlador de sumidero **TxBitIfaceSinkDriver** por la *out\_tx\_iface*.
- Un monitor **TxBitIfaceMonitor** por la *out\_tx\_iface*.

Para simular la recepción de una trama desde el PCD hay una tarea **send\_rx\_frame()** que construye una transacción aleatoriamente con el número de bits especificado en un argumento. Si tiene un número de bytes entero, el CRC es calculado y agregado. Después los bits de paridad son insertados. Otro argumento especifica si la trama debería contener un error, y que tipo de error. Los tipos de errores son: bit de paridad equivocado, falta el último bit de paridad, CRC equivocado, y un error en la trama enviada mediante la

señal  $in\_rx\_iface.error$ . Las transacciones recibidas por los dos monitores son comparadas con las esperadas. Hay una aserción concurrente que verifica que la salida  $rx\_crc\_ok$  es la esperada por cada trama.

La ruta de transmisión es parecida. La tarea **send\_tx\_frame()** arma una transacción de bytes con el número de bits especificado en un argumento. La transacción recibida por el monitor es comparada con la enviada. El DUT sólo comienza a transmitir una trama cuando el temporizador del módulo **FDT** vence. Para comenzar este temporizador se requiere al menos un flanco ascendente en la entrada *pause\_n\_synchronised*. Por lo tanto esta tarea pulsa esa señal, después de haber pasado una transacción al controlador.

Como en el banco de prueba para el módulo **FDT**, el tiempo entre el último flanco ascendente de la pausa y el principio de la transmisión de la respuesta es medido y verificado.

Las pruebas son listadas acá, cada uno es repetida mil veces:

- Enviar una trama sobre la *in\_rx\_iface* de número de bytes entero, con CRC.
- Enviar una trama sobre la *in\_rx\_iface* terminando con un byte parcial, sin CRC.
- Enviar una trama sobre la *in\_rx\_iface* de número de bytes entero, con CRC equivocado.
- Enviar una trama sobre la *in\_rx\_iface* con un bit de paridad equivocado.
- Enviar una trama sobre la *in\_rx\_iface* que falta su último bit de paridad.
- $\blacksquare$  Enviar una trama sobre la  $in\_rx\_iface$  con un error mediante la señal  $in\_rx\_iface.error$ .
- Enviar una trama sobre la *in\_tx\_iface* sin CRC.
- Enviar una trama sobre la *in\_tx\_iface* de número de bytes enteros con CRC.
- Enviar una trama sobre la *in\_rx\_iface* y después una trama sobre la *in\_tx\_iface* como una respuesta.

El informe de cobertura por el DUT da un resultado de 100 %.

#### routing

La norma ISO/IEC 14443 divide las definiciones de las tramas entre las partes tres y cuatro de la norma, y el diseño de este núcleo IP siguiendo esta división, procesa esas tramas en módulos distintos. La norma específica cuáles tramas son aceptadas en cada estado de la PICC, la Figura 1.8 muestra esto. En los estados: IDLE, READY, HALT y READY\*, la PICC solo soporta las tramas de inicialización y anticolisión. En el estado PROTOCOL, la PICC solo soporta las tramas definidas en la parte cuatro de la norma.

En los estados: ACTIVE y ACTIVE\*, la PICC puede recibir la trama de inicialización HLTA o la trama RATS de la parte cuatro de la norma. Este módulo es diseñado para dirigir tramas recibidas desde el PCD a los módulos que correspondan: **initialisation** y **iso14443\_4a** dependiendo en el estado actual de la PICC, y además dirige las respuestas generadas desde cada módulo. Las entradas y salidas están descritas en el Cuadro 3.15.

Nombre	Dirección	Descripción
route_rx_to_initialisation	Entrada	Dirigir tramas recibidas al módulo
		initialisation.
$route_rx_to_14443_4$	Entrada	Dirigir tramas recibidas al módulo
		$iso14443_4$ a.
$route\_tx\_from\_14443\_4$	Entrada	Aceptar respuestas desde el módulo
		iso14443_4a (valor '1'), o desde el módulo
		initialisation (valor ''0').
$in\_rx\_iface$	Entrada	Sumidero para la rx_interface.
$out\_rx\_iface\_init$	Salida	Fuente para la rx_interface, conectado al
		módulo <b>initialisation</b> .
$out\_rx\_iface\_14443\_4$	Salida	Fuente para la rx_interface, conectado al
		módulo <b>iso14443_4a</b> .
$in_tx_iface_init$	Entrada	Sumidero para la tx_interface, desde el
		módulo <b>initialisation</b> .
$in_tx_append_crc_init$	Entrada	La respuesta desde el módulo
		initialisation debe tener CRC agregado.
$in_tx_iface_14443_4$	Entrada	Sumidero para la tx_interface, desde el
		módulo <b>iso14443_4a</b> .
$in_tx_append_crc_14443_4$	Entrada	La respuesta desde el módulo <b>iso14443</b> _4a
		debe tener CRC agregado.
$out\_tx\_iface$	Salida	Fuente para la tx_interface.
$out\_tx\_append\_crc$	Salida	La respuesta enviada debe tener CRC
		agregado.

Cuadro 3.15: Entradas y Salidas del módulo routing.

La implementación es un circuito combinacional para evitar el uso de registros y reducir el área del diseño. La ruta de recepción consiste en una entrada:  $in\_rx\_iface$ , dos salidas:  $out\_rx\_iface\_init$  y  $out\_rx\_iface\_14443\_4$ , y dos señales de control:  $route\_rx\_to\_initialisation$  y  $route\_rx\_to\_14443\_4$ . Las señales  $in\_rx\_iface\_data$  y  $in\_rx\_iface\_data\_bits$  simplemente son conectadas a las señales correspondientes a las dos salidas. Las demás señales: error, soc, eoc, y  $data\_valid$  pasan por compuertas ANDs con la señal de control correspondiente, como se muestra la Figura 3.17. De esta forma, si una salida no está activada los indicadores en la interfaz de esa salida serían '0'.




Figura 3.17: La ruta de recepción para las señales en el módulo routing.

La ruta de transmisión tiene dos entradas:  $in\_tx\_iface\_init$  y  $in\_tx\_iface\_14443\_4$ , una salida:  $out\_tx\_iface$ , y una señal de control:  $route\_tx\_from\_14443\_4$ . Cuando  $route\_tx\_from\_14443\_4$  está '0', las respuestas son dirigidas desde la entrada  $in\_tx\_iface\_init$ , y cuando está '1' las respuestas son dirigidas desde la entrada  $in\_tx\_iface\_14443\_4$ . Las señales  $in\_tx\_iface\_init.req$  y  $in\_tx\_iface\_14443\_4.req$  deben ser '0' cuando su entrada está desactivada. Por lo tanto un par de compuertas AND son usadas. Las otras señales son conectadas mediante un multiplexor. La Figura 3.18 muestra está implementación.



Figura 3.18: La ruta de transmisión en el módulo routing.

El banco de prueba por este módulo simplemente fija las señales de control en los modos definidos abajo, cambia todas las entradas aleatoriamente y verifica que todas las salidas son las esperadas. Este proceso es repetido diez mil veces por cada uno de estos modos:

- Rx solo a initialisation, Tx desde initialisation.
- Rx solo a **iso14443\_4a**, Tx desde **iso14443\_4a**.
- Rx a initialisation y iso14443\_4a, Tx desde initialisation.

#### Rx a initialisation y iso14443\_4a, Tx desde iso14443\_4a.

El informe de cobertura da el DUT un resultado de 100 %.

#### initialisation

Este módulo es el primero que actúa sobre las tramas recibidas y genera las respuestas requeridas por la norma. Las tramas soportadas son las de inicialización y anticolisión: REQA, WUPA, ANTICOLLISION, SELECT, y HLTA. Las salidas y entradas son descritas en el Cuadro 3.16. Este es un módulo parametrizado, cuyos parámetros son descritos en el Cuadro 3.17.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
$uid_variable$	Entrada	Bits menos significativos del UID.
$rx_iface$	Entrada	Sumidero de bytes por la rx_interface.
$rx_iface_bits$	Entrada	Sumidero de bits por la rx_interface.
rx_crc_ok	Entrada	Los últimos dos bytes de la trama recibida
		son un CRC válido.
$tx\_iface$	Salida	Fuente de bytes por la $tx_interface$ .
$tx\_append\_crc$	Salida	La respuesta debe tener un CRC agregado.
$iso14443_4a_deselect$	Entrada	El bloque ISO/IEC 14443-4A recibió el
		bloque estándar S(DESELECT).
$iso14443\_4a\_rats$	Entrada	El bloque ISO/IEC 14443-4A recibió el
		mensaje RATS.
$iso14443_4a_tag_active$	Salida	La PICC está en el estado ACTIVE.
$route\_rx\_to\_initialisation$	Salida	Tramas de recepción deberían estar
		dirigidas a este módulo.
$route\_rx\_to\_14443\_4a$	Salida	Tramas de recepción deberían estar
		dirigidas al módulo <b>iso14443_4a</b> .
$route\_tx\_from\_14443\_4a$	Salida	El módulo <b>iso14443_4a</b> es la fuente de las
		respuestas (valor '1'), o este módulo es la
		fuente (valor '0').

Cuadro 3.16: Entradas y Salidas del módulo **initialisation**.

Cómo fue descrito en la Sección ISO/IEC 14443-3, durante el proceso de inicialización hay un lazo de anticolisión, donde el UID es dividido en hasta tres partes y el PCD tiene que realizar el proceso de anticolisión y enviar una trama SELECT para cada parte del UID en turno para que la PICC cambie al estado READY o READY\*. Esto es conocido como los niveles cascadas.

Nombre	Tipo	Descripción
UID_SIZE	UIDSize (enum)	La PICC tiene un UID simple, doble o
		triple.
UID_INPUT_BITS	int	El ancho de la entrada uid_variable.
UID_FIXED	logic [] (un vector)	Bits más significativos del UID.

Cuadro 3.17: Parámetros del módulo initialisation.

El UID de la PICC es la concatenación del parámetro  $UID\_FIXED$  y la entrada  $uid\_variable$ , el número de bits total y el número de niveles en cascada dependen en el parámetro  $UID\_SIZE$ :

UIDSize\_SINGLE: 32 bits, 1 nivel en cascada.
UIDSize\_DOUBLE: 56 bits, 2 niveles en cascada.
UIDSize\_TRIPLE: 80 bits, 3 niveles en cascada.

Un bloque "generate" es usado para partir el UID y agregar las tags cascadas al tiempo de elaboración, de la forma que muestra la Figura 1.9. Hay una señal current\_cascade\_level que indica en qué lazo de anticolisión la PICC está actualmente. Usando esa señal y un mux, una señal current\_cascade\_uid\_data está asignada con los datos correspondientes para el nivel de cascada actual. Finalmente cada nivel de cascada termina con un byte BCC (Block Check Character), lo que es el XOR de los últimos cuatros bytes, este valor es calculado e incluido en la señal current\_cascade\_uid\_data. Esta señal es usada con las tramas: ANTICOLLISION y SELECT para comparar el UID enviado en la trama con el de esta PICC. En el caso de la trama ANTICOLLISION, esta señal también es usada para armar la respuesta. La Figura 3.19 muestra el circuito implementado para una PICC con UID doble.

Las tramas recibidas desde el PCD son guardadas en un buffer. La trama más larga es la SELECT que tiene siete bytes más dos bytes de CRC. Debido a que el CRC es verificado en el módulo **framing**, no es necesario guardar el CRC en el buffer, así el tamaño del buffer implementado es siete bytes. Si la señal *in\_rx\_iface\_bytes.error* indica un error los demás datos de la trama son ignorados.

La implementación de este módulo incluye una máquina de estados basada en la especificación de la parte tres de la norma. Esta máquina de estados se muestra en la Figura 1.8. Debido a que las tramas: RATS, y S(DESELECT) son procesadas en el módulo iso14443\_4a, las transiciones correspondientes son realizadas cuando ese módulo indica la recepción de esas tramas mediante las entradas: iso14443\_4a\_rats y

iso14443\_4a\_deselect. En el estado ACTIVE si la PICC recibe cualquier trama menos una RATS, esa trama es tratada como un error, y se cambia al estado IDLE o HALT.




Figura 3.19: La implementación de los niveles cascadas por una PICC con UID doble en el módulo **initialisation**.

Las respuestas son construidas en un buffer de cinco bytes. Cuando la máquina de estados determina que una respuesta es necesaria, el buffer es llenado con los datos de la respuesta, y la salida  $tx\_iface.data\_valid$  se fija en '1' para indicar al sumidero que una respuesta está lista para transmitir. Después, cada vez que la señal  $tx\_iface.req$  está pulsada, el buffer es desplazado un byte, para transmitir el próximo byte. Cuando no hay más bytes a enviar, la señal  $tx\_iface.data\_valid$  vuelve a '0' para indicar el fin de la trama. Hay tres respuestas posibles:

- ATQA: respuesta a REQA / WUPA. Tiene dos bytes que solo dependen del parámetro: UID\_SIZE.
- SAK: respuesta a SELECT. Tiene un byte, que depende de si el nivel de cascada actual es la última.
- ANTICOLLISION: respuesta a ANTICOLLISION. Tiene entre un bit y cinco bytes del UID, que corresponden a la parte no enviada en la solicitud.

La Figura 1.7 muestra la solicitud y la respuesta por la trama ANTICOLLISION. El PCD envía parte de un UID y todas las PICCs cuyas UIDs corresponden, responden con la parte restante de sus UIDs. La trama SELECT es igual a una ANTICOLLISION pero el PCD envía el UID entero y un CRC es agregado. Para determinar si el UID en la solicitud corresponde con el UID de esta PICC es necesario implementar un circuito digital que puede comparar entre cero y cinco bytes y en el caso de que el último byte es un byte parcial, entre 1 y 7 bits de ese byte. El circuito necesario para hacer esa comparación de forma combinatoria es un circuito grande. Una opción mejor y que es usada en esta implementación es comparar cada bit del UID en el momento que es recibido. La entrada rx\_iface\_bits existe por esta razón. Después de haber recibido dos bytes de una trama mediante la entrada rx\_iface\_bytes como normal, si la data indica que la trama es una ANTICOLLISION o una SELECT, el diseño comienza comparando cada bit recibida sobre la rx\_iface\_bits con su UID. Otra ventaja de este método es que se puede construir la respuesta usando un registro de desplazamiento iniciado con el UID completo para el nivel de cascada actual, y desplazándolo con cada bit recibido.

El banco de prueba para este módulo consiste en:

- El controlador **RxBitIfaceDriver** para simular tramas desde el PCD
- El módulo deserialiser para convertir la trama de bits a una trama de bytes, esto permite el envío de la misma transacción sobre las dos rx\_interfaces.
- El monitor **TxByteIfaceMonitor** para recibir las respuestas.
- El controlador de sumidero **TxByteIfaceSinkDriver** por la *tx\_iface*.
- Una secuencia InitCommsTbSequence. Esta es una clase que extiende la secuencia CommsTestsSequence. Esta clase provee funcionalidades específicas (customisations) a este banco de prueba. Las funcionalidades incluyen:
  - Una tarea do\_reset(). Esta tarea resetea el DUT a un estado conocido.
  - Antes de enviar una trama de recepción, actualiza la entrada rx\_crc\_ok del DUT para indicar si el CRC de la trama es válido.
  - o Maneja las entradas iso14443\_4a\_rats y iso14443\_4a\_deselect para simular el módulo iso14443\_4a recibiendo una RATS y una S(DESELCT).
  - Verifica que la salida tx\_append\_crc del DUT es correcta durante el envío de una respuesta.
  - o Verifica el estado actual del DUT después del envío de cada trama.

El banco de prueba ejecuta todas las pruebas diez veces, con UIDs diferentes. Dentro de este lazo cada prueba es repetida cien veces. Las pruebas ejecutadas son las pruebas de inicialización definidas en la secuencia **CommsTestSequence**, y se parten en cuatro grupos:

- Pruebas de transiciones de estados. Estas pruebas verifican la implementación de la máquina de estados mostrado en la Figura 1.8. Cada prueba consiste en los pasos:
  - Entrar el estado inicial querido.
  - Enviar una trama.
  - Verificar la respuesta o que no hay respuesta.
  - Verificar que el DUT está en el estado esperado.
- Pruebas con tramas de ANTICOLLISION y SELECT.
  - Verificar que las tramas de ANTICOLLISION son procesadas correctamente cuando el UID enviado corresponde a la del DUT.
  - Verificar que las tramas de ANTICOLLISION y SELECT son procesadas correctamente cuando el UID enviado no corresponde a la del DUT.
- Pruebas con tramas que contienen errores de CRC. Verificar que el DUT no responde a tramas que contienen CRCs inválidos, y cambia al estado IDLE o HALT como es esperado.
- Pruebas que verifican que las tramas definidas en la parte cuatro de la norma no son aceptadas cuando la PICC no está en el estado correspondiente. En los estados: IDLE, READY, HALT y READY\*, la PICC no debería responder a ninguna de esas tramas, y deberían ser tratadas como errores. En los estados ACTIVE y ACTIVE\*, se aplica lo mismo, salvo por la trama RATS.

No es posible verificar el comportamiento del diseño entero con una sola simulación. Esto se debe a que el DUT está parametrizado en el tamaño del UID y el valor de este parámetro determina qué circuito es implementado mediante un bloque "generate". Por lo tanto el banco de prueba también es parametrizado en el tamaño del UID, y una simulación es ejecutada por cada tamaño de UID.

El informe de cobertura por estas tres simulaciones dan resultados por el DUT de: 94 %, 97 % y 97 % por UIDs simples, dobles y triples respectivamente. La diferencia es debido a que algunas partes del circuito no son usadas si solo hay uno o dos niveles cascadas. En el caso del UID triple las partes que faltan cobertura son mayormente casos imposibles de ocurrir (por ejemplo la parte fija del UID falta cobertura de toggle).

## ISO/IEC 14443-3A

Este módulo instancia los módulos: **framing**, **routing** y **initialisation**, como se muestra en la Figura 3.20. Las entradas y salidas son descritas en el Cuadro 3.18.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
$uid_variable$	Entrada	Bits menos significativos del UID.
pause_n_synchronised	Entrada	Pausa, activa baja, sincronizada.
$rx\_iface\_from\_14443\_2a$	Entrada	Sumidero de bits de la rx_interface,
		conectado al módulo <b>ios14443_2a</b>
$tx\_iface\_to\_14443\_2a$	Salida	Fuente de bits de la tx_interface, conectado
		al módulo <b>ios14443_2a</b> .
$rx_iface_to_14443_4a$	Salida	Sumidero de bytes de la rx_interface,
		conectado al módulo <b>ios14443</b> _4a.
$rx\_crc\_ok$	Salida	Indica que la última trama recibida tiene
		CRC válido, conectado al módulo
		ios14443_4a.
$tx\_iface\_from\_14443\_4a$	Entrada	Fuente de bytes de la tx_interface, conectado
		al módulo <b>ios14443_4a</b> .
$tx\_append\_crc\_14443\_4a$	Entrada	La respuesta enviada del módulo
		ios14443_4a debe tener un CRC agregado.
$iso14443\_4a\_deselect$	Entrada	El módulo <b>ios14443_4a</b> recibió un
		S(DESELECT).
$iso14443_4a_rats$	Entrada	El módulo <b>ios14443_4a</b> recibió una trama
		RATS.
iso14443_4a_tag_active	Salida	La PICC está en el estado ACTIVE o
		ACTIVE*.

Cuadro 3.18: Entradas y Salidas del módulo **iso14443\_3a**.

Este módulo es parametrizado y los parámetros son descritos en el Cuadro 3.19. Los parámetros del UID son pasados sin modificaciones al módulo **initialisation** y el parámetro  $FDT_{-}TIMING_{-}ADJUST$  es pasado al módulo **framing**, también sin modificación.




Figura 3.20: Diagrama en bloques del módulo iso14443\_3a.

Nombre	Tipo	Descripción
UID_SIZE	UIDSize (enum)	La PICC tiene un UID simple,
		doble o triple.
UID_INPUT_BITS	int	El ancho de la señal <i>uid_variable</i> .
UID_FIXED	logic [] (un vector)	Bits más significativos del UID.
FDT_TIMING_ADJUST	int	Específica retardos en las rutas de
		recepción y transmisión externas a
		este módulo.

Cuadro 3.19: Parámetros del módulo iso14443\_3a.

El banco de prueba para este módulo es muy parecido a lo del módulo **initialisation**. Las diferencias son:

- No usa una deserialiser, ya que eso está incluido en el DUT.
- Usa un monitor TxBitIfaceMonitor en vez de TxByteIfaceMonitor, porque el DUT incluye el módulo serialiser que convierte las respuestas a bits.
- Tiene un monitor **RxByteIfaceMonitor** para la salida *rx\_iface\_to\_14443\_4a*.
- Tiene un controlador **TxByteIfaceSourceDriver** para la entrada *tx\_iface\_from\_14443\_4a*.
- El FDT es verificado de la misma manera que en el banco de prueba del módulo: framing.
- La clase CommsTestsSequence es extendida por ISO14443\_3aTbSequence, que incluye funcionalidades específicas por este banco de prueba. Mayormente las diferencias entre esta clase y la usada por el módulo initialisation están relacionadas con la verificación de las señales al módulo iso14443\_4a.

Como en el banco de prueba del módulo **initialisation**, este banco de prueba es ejecutado tres veces, una vez para cada tamaño de UID. El informe de cobertura por estas

simulaciones dan resultados por el DUT de: 91%, 92% y 92% por UIDs simples, dobles y triples respectivamente. Esos valores son para el DUT y sus submódulos. El DUT solo tiene 100% cobertura en cada caso. Aunque unos de los submódulos faltan cobertura acá, todos tienen un porcentaje de cobertura alta en sus propios bancos de pruebas.

## ISO/IEC 14443-4A

En este bloque de la implementación, solo hay un módulo **iso14443\_4a**, que es el responsable para recibir, actuar sobre, y responder a las tramas definidas en la parte cuatro de la norma. Esas tramas son: RATS, PPS, y bloques estándares. El protocolo de nivel aplicación es encapsulado un campo de información en bloques estándares de tipo I. Ese campo es reenviado a la aplicación, y las respuestas de la aplicación son empaquetadas y enviadas hacia el PCD. Las salidas y entradas son descritas en el Cuadro 3.20.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
power	Entrada	Señal desde el AFE para indicar si la potencia
		recibida es apta.
$rx\_iface$	Entrada	Sumidero para la rx_interface, conectado al módulo
		iso14443_3a.
$rx\_crc\_ok$	Entrada	La última trama recibida tiene CRC válido.
tx_iface	Salida	Fuente para la tx_interface, conectada al módulo
		iso14443_3a.
$tx\_append\_crc$	Salida	Indica que la respuesta debe tener CRC agregado.
tag_active	Entrada	La PICC está en el estado ACTIVE.
$rx\_rats$	Salida	Indica que la trama RATS fue recibida.
$rx_deselect$	Salida	Indica que la trama S(DESELECT) fue recibida y la
		respuesta fue enviada.
$app\_rx\_iface$	Salida	Fuente para la rx_interface, conectada a la aplicación.
$app_tx_iface$	Entrada	Sumidero para la tx_interface, conectado a la
		aplicación.
$app\_resend\_last$	Salida	La aplicación debe enviar su última respuesta de
		nuevo.

Cuadro 3.20: Entradas y Salidas del módulo iso14443\_4a.

Cuando una PICC recibe la trama SELECT con su UID, se cambia al estado ACTIVE o ACTIVE\*. En estos estados para terminar el proceso de inicialización el PCD envía una RATS. Cuando este módulo recibe esa trama mientras la entrada *tag\_active* está en '1', pulsa su salida *rx\_rats*. El módulo **initialisation** usa esa señal para cambiar al

estado PROTOCOL. La trama RATS contiene dos campos:

- CID (Card Identifier): El PCD asigna un CID a la PICC para poder direccionar tramas a esta PICC si hay más de una inicializada. Este campo tiene cuatro bits, con el valor 15 reservado para uso futuro. El CID asignado es válido hasta que la PICC sea desactivada.
- FSDI: Una codificación de 4 bits que representa el tamaño máximo de tramas que el PCD puede recibir. Este campo es ignorado porque todas las tramas usadas en este trabajo tienen tamaños menores que lo mínimo que los PCDs tienen que soportar.

La respuesta a RATS es ATS que consiste en al menos un byte, pero hay algunos campos de bytes opcionales. Estos bytes opcionales no son implementados en este trabajo, los argumentos presentes en estos bytes tienen valores por defecto adecuados para este trabajo.

Después de la RATS y ATS, el PCD opcionalmente puede enviar la trama PPS para cambiar las tasas de transmisión y recepción. El PCD solo es permitido enviar la PPS inmediatamente después de la recepción de la respuesta ATS, por lo tanto la PICC ignora tramas PPS en cualquier otro momento. Debido a que este trabajo no soporta otras tasas de bits, este módulo solo responde a la PPS si las tasas de bits especificadas son:  $f_c/128$  en cada dirección.

Un bloque estándar comienza con una cabecera de entre uno y tres bytes:

#### PCB:

Contiene: el tipo del bloque (I, R, o S), unos campos específicos del tipo de bloque, y dos indicadores que específican si los campos de CID y NAD están presentes.

#### CID:

Usado para direccionar una trama a una PICC en particular. Este campo en las tramas enviadas desde la PICC también contiene dos bits que indican si la PICC está recibiendo suficiente potencia desde el campo electromagnético. Estos bits son asignados al valor de la entrada *power*, que es controlado por el AFE.

#### NAD (Node Address):

Una PICC puede contener más de una aplicación y este campo permite al PCD direccionar tramas a una en particular. Este trabajo no soporta este campo, bloques estándares con una NAD son ignorados, como se especifica la norma.

Un objetivo de este trabajo es tomar muestras de múltiples de sensores discretos, así

que es necesario tener más de una PICC activada a la vez, por lo tanto este diseño soporta CIDs. Una PICC que soporta el campo CID debe aceptar un bloque estándar que contiene su CID, y en el caso que su CID esté 0, debe también aceptar bloques estándares que no contienen un CID. Otras tramas deben ser ignoradas [16]. Este módulo incluye lógica combinatoria que determina si una trama es direccionada a esta PICC o no.

Bloques estándares de tipo I pueden contener un campo de información después de la cabecera. Esta información es un mensaje de nivel de aplicación. Cuando este módulo recibe un bloque estándar tipo I, el campo de información es reenviado a la aplicación sobre la app\_rx\_iface. La respuesta de la aplicación es recibida sobre la app\_tx\_iface. Este módulo empaqueta la respuesta en un bloque estándar tipo I con los campos adecuados y envía la trama completa al PCD. Bloques estándares de tipo I pueden ser encadenados, esto permite el envío de tramas más grandes que las que el receptor soporta. La norma requiere que todos los PCDs y PICCs soporten tramas de al menos 16 bytes, y debido a que el protocolo de nivel aplicación de este trabajo solo usa tramas con tamaños menores que eso, bloques estándares encadenados no son soportados en esta implementación. Si este módulo recibe un bloque estándar tipo I encadenado, es ignorado.

Hay tres bloques estándar de tipo S definidos en la norma:

#### S(DESELECT):

La PICC debe cambiar al estado HALT. Este módulo pulsa la salida  $rx\_deselect$  después de haber enviado la respuesta, que causa el módulo **initialisation** cambiar al estado HALT.

### S(WTX):

La PICC puede enviar esta respuesta a un bloque estándar tipo I si necesita más tiempo para procesar la solicitud. Este mensaje no es soportado en este trabajo debido a que todas las respuestas de nivel aplicación pueden ser calculado de forma inmediata.

#### S(PARAMETERS):

El PCD puede usar este mensaje para cambiar la configuración de la PICC, por ejemplo para cambiar la tasa de bits. Este mensaje es opcional y no es soportado en esta implementación.

Bloques estándares de tipos I y R tienen un bit en el campo PCB que se llama el número de bloque. La PICC también tiene un registro de un bit que guarda un número de bloque. Cuando la PICC envía un bloque estándar de tipo I o R, el número de bloque

en la cabecera debe ser igual al valor en su registro. Las reglas de cómo manipular este registro en la PICC son:

- La PICC debe iniciar su número de bloque a '1' cuando está activada.
- Cuando la PICC recibe un bloque estándar de tipo I, debe invertir el valor en su registro antes de enviar la respuesta.
- Cuando la PICC recibe un R(ACK) con número de bloque no igual a lo actual de la PICC, debe invertir el valor en su registro, antes de enviar la respuesta.

[traducido de 16]

Hay dos mensajes que usan bloques estándares de tipo R: R(ACK), y R(NAK). Las reglas de cómo la PICC debe responder a esos mensajes son:

- Cuando un R(ACK) o un R(NAK) es recibido, si el número de bloque [en la cabecera] es igual al número de bloque actual de la PICC, la PICC debe reenviar su última respuesta.
- Cuando un R(NAK) es recibido, si el número de bloque [en la cabecera] no es igual al número de bloque actual de la PICC, la PICC debe responder con un R(ACK).
- Cuando un R(ACK) es recibido, si el número de bloque [en la cabecera] no es igual al número de bloque actual de la PICC, y la última respuesta de la PICC fue encadenada, la PICC debe seguir con el siguiente bloque en la cadena.

[traducido de 16]

Este mecanismo es diseñado para facilitar al PCD recuperarse después de la pérdida de una trama. Debido a que esta implementación no soporta bloques encadenados, solo las primeras dos reglas son implementadas, y los bloques R(ACK) son ignorados cuando su número de bloque no es igual al valor guardado en la PICC. En el caso de recibir un R(ACK) o R(NAK) con el número de bloque igual al valor guardado en la PICC, la última respuesta es reenviada, y si la última respuesta fue un bloque estándar de tipo I, la salida  $app\_resend\_last$  es pulsada para pedir a la aplicación repetir su última respuesta también.

La ruta de recepción de tramas es parecida a la del módulo **initialisation**, la trama es guardada en un buffer. Después de la recepción de la cabecera, si este módulo determina que la trama es un bloque estándar tipo I direccionada a esta PICC, los bytes del campo de información son reenviados a la aplicación. El buffer de recepción tiene cinco bytes para poder guardar la trama de tamaño máximo: PPS. Aunque bloques estándares de tipo I pueden ser más largos, este módulo solo guarda los primeros dos bytes de la cabecera: PCB y CID.

La ruta de transmisión también es parecida a la del módulo **initialisation**. Un buffer de dos bytes es usado para construir las respuestas. Cuando una respuesta está lista para ser enviada, la salida  $tx\_iface.data\_valid$  es fijada en '1', y el primer byte de la respuesta es asignado a la salida  $tx\_iface.data$ . Cuando el sumidero pide el próximo byte mediante la señal  $tx\_iface.req$ , la salida  $tx\_iface.data$  es actualizada con el próximo byte. En el caso de que la respuesta sea un bloque estándar tipo I, el buffer es llenado con la cabecera correspondiente. Después del envío de la cabecera este módulo actúa como un pass-through por la respuesta de la aplicación. Debido a que todas las tramas definidas en la parte 4 de la norma tienen un CRC, la salida  $tx\_append\_crc$  es un '1' constante.

El banco de prueba para este módulo es parecido a los bancos de pruebas de los módulos initialisation y iso14443\_3a, pero ejecuta pruebas distintas que son diseñadas para verificar la parte cuatro de la norma. El banco de prueba incluye la clase ISO14443\_4a-TbSequence que extiende CommsTestSequence para proveer funcionalidades específicas a este banco de prueba:

- Verificar que los campos de información de bloques estándar de tipo I son reenviados a la aplicación, y que otras tramas no son reenviadas a la aplicación.
- Manejar las entradas  $rx\_crc\_ok$ , power y  $tag\_active$  del DUT y verificar el comportamiento de sus salidas:  $rx\_rats$ ,  $rx\_deselect$ , y  $rx\_app\_resend\_last$ .
- Simular respuestas desde la aplicación.
- Sustituir las tareas go\_to\_state\_\*(). La secuencia usa estas tareas para poner el DUT en el estado apto para cada prueba, pero en este caso el DUT no contiene la máquina de estados de la parte tres de la norma, por lo tanto las transiciones entre estos estados tienen que ser simuladas.

La parte cuatro de la norma especifica algunas reglas sobre el comportamiento de una PICC, las pruebas en este banco de prueba verifican que esas reglas se cumplen, entre otras cuestiones. Las pruebas ejecutadas son en la tarea run\_all\_part4\_tests() de la clase CommsTestSequence. Unos ejemplos de las pruebas son:

- Verificar que cuando una PICC en el estado ACTIVE o ACTIVE\* recibe una trama RATS con CID válido, envía la respuesta ATS esperada, y si la PICC es en otro estado o el CID asignado no es válido, la PICC no envía una respuesta.
- Verificar que el DUT solo responde a la trama PPS cuando es la primera trama después del envío de la respuesta ATS.
- Verificar que cuando la PICC está en el estado PROTOCOL, los campos de información en los bloques estándares de tipo I, son enviados a la aplicación.

 Verificar que el DUT cumple con las reglas descritas arriba sobre los números de bloques.

El informe de cobertura da el DUT un resultado de 98 %. Las partes que faltan cobertura son situaciones imposibles de ocurrir, por ejemplo: la salida  $tx\_append\_crc$  es un '1' constante, por lo tanto falta cobertura de toggle.

## **ISO/IEC 14443A**

Este módulo es el módulo más alto del núcleo IP. Debería ser instanciado en la aplicación y conectado a un AFE conforme con parte dos de la norma. El módulo simplemente instancia los módulos: **iso14443\_2a**, **iso14443\_3a**, **iso14443\_4a**, y los conecta de forma adecuada. Este módulo es parametrizado y los parámetros son descritos en el Cuadro 3.21. Las salidas y entradas son descritas en el Cuadro 3.22.

Nombre	Tipo	Descripción
UID_SIZE	UIDSize (enum)	La PICC tiene un UID simple,
		doble o triple.
UID_INPUT_BITS	int	El ancho de la señal <i>uid_variable</i> .
UID_FIXED	logic [] (un vector)	Bits más significativos del UID.
FDT_TIMING_ADJUST	int	Específica retardos en la ruta de
		recepción y transmisión externa a
		este módulo.

Cuadro 3.21: Parámetros del módulo iso14443a.

Los parámetros del UID son igual a los definidos en el módulo **iso14443\_3a**, y son pasados a ese módulo sin modificaciones. El parámetro  $FDT_TIMING_ADJUST$  es usado para ajustar el comportamiento del módulo **FDT** para que cumpla con el FDT especificado en la norma. El módulo **iso14443\_2a** contiene tres ciclos de retardo en el envío de las respuestas. Por lo tanto, el módulo **iso14443\_3a** es instanciado con su parámetro  $FDT_TIMING_ADJUST$  igual al valor del parámetro en este módulo más tres.

El banco de prueba para este módulo está basado en una mezcla de los bancos de pruebas de los módulos **iso14443\_3a** y **iso14443\_4a**. Este banco de prueba usa el modelo del AFE para generar el reloj y las pausas. El FDT es verificado, midiendo el tiempo entre el último flanco ascendente de la señal pause\_n\_synchronised y el primer flanco ascendente de la señal lm\_out. Las pruebas ejecutadas son las pruebas de inicialización y las de la parte cuatro de la norma. Esas pruebas son repetidas diez veces con la parte variable del UID diferente cada vez.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset, activo bajo. El flanco ascendente debe ser sincronizado al reloj.
uid_variable	Entrada	Bits menos significativos del UID.
power	Entrada	Señal desde el AFE que indica si la potencia recibida es apta.
pause_n_synchronised	Entrada	Pausa, activa baja, sincronizada.
lm_out	Salida	Salida al modulador de carga para enviar respuestas.
app_rx_iface	Salida	Fuente para la <i>rx_interface</i> , conectada a la aplicación.
app_tx_iface	Entrada	Sumidero para la <i>tx_interface</i> , conectada a la aplicación.
app_resend_last	Salida	Un indicador para pedir la aplicación reenviar su última respuesta.
iso14443a_version	Salida	La versión de este núcleo IP, debe ser constante.

Cuadro 3.22: Entradas y Salidas del módulo **iso14443a**.

Como por el banco de prueba del módulo **initialisation**, este banco de prueba es ejecutado tres veces, una vez para cada tamaño del UID. El informe de cobertura por estas tres simulaciones dan resultados por el DUT de: 92 %, 93 % y 93 % por UIDs simples, dobles y triples respectivamente. Esos resultados son por el DUT y sus submódulos. El DUT solo, tiene 89 %, 93 % y 95 % cobertura en cada caso. Las partes que faltan cobertura son porque la salida *iso14443a\_version* y la señal interna *part4\_tx\_append\_crc* son constantes. Aunque algunos de los submódulos no poseen alta cobertura en esta prueba, todos tienen un alto porcentaje de cobertura en sus propios bancos de pruebas.

## Otros

Hay algunos módulos extras que no son usados en este núcleo IP, pero son incluidos para uso en la aplicación si son necesarios.

## synchroniser

Este módulo sincroniza una señal al dominio del reloj para prevenir metaestabilidad [24]. Este módulo es parametrizado y sus parámetros se describen en el Cuadro 3.23. Las

salidas y entradas son descritas en el Cuadro 3.24. La implementación es dos registros conectados como se muestra la Figura 3.21.

Nombre	Tipo	Descripción	
WIDTH	int	Ancho de la señal a sincronizar.	
$RESET_VAL$	logic [WIDTH-1:0]	Valor de la salida cuando el módulo está en un	
		estado de reset.	

Cuadro 3.23: Parámetros del módulo synchroniser.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
D	Entrada	Señal a sincronizar.
Q	Salida	Señal sincronizada.

Cuadro 3.24: Entradas y Salidas del módulo synchroniser.




Figura 3.21: El circuito implementado en el módulo synchroniser.

Debido a la simplicidad de este módulo no hay un banco de prueba, el comportamiento debería ser verificado en los bancos de prueba de los módulos que lo usan.

### active\_low\_reset\_synchroniser

Este módulo es un sincronizador de reset para sincronizar el flanco ascendente de resets asincrónicos, activos bajos, para prevenir metaestabilidad cuando el diseño sale del estado de reset. Las salidas y entradas se describe en el Cuadro 3.25. La implementación simplemente es dos registros como se muestra la Figura 3.22. Como en el caso del módulo synchroniser, no hay banco de prueba para este módulo.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n_i$	Entrada	Reset a sincronizar, activo bajo.
$rst_n_out$	Salida	Reset con su flanco ascendente sincronizado, activo bajo.

Cuadro 3.25: Entradas y Salidas del módulo active\_low\_reset\_synchroniser.




Figura 3.22: El circuito implementado en el módulo active\_low\_reset\_synchroniser.

### pause\_n\_latch\_and\_synchroniser

En el caso de un AFE que produce un reloj que se detiene durante las pausas, si no se puede garantizar que haría al menos un flanco ascendente del reloj mientras la pausa está activa, sería necesario usar un circuito asincrónico para retener las pausas hasta que el reloj comience de nuevo. El circuito usado es un FFD (Flip Flop D) con un reset y un set asincrónicos, conectado como se muestra en la Figura 3.23. La entrada pause\_n\_async es conectada a la reset asincrónica, así durante la pausa, la salida pause\_n\_latched es '0'. La entrada D del FFD es un '1' constante, así en el primer flanco ascendente del reloj después de la pausa, la salida pause\_n\_latched vuelve a '1'. La entrada rst\_n está conectada a la set asincrónica, así durante un reset la salida es '1'. Debido a que se usa un reset asincrónico el flanco descendente de la pause\_n\_latched es asincrónica al reloj, por lo tanto es necesario usar un sincronizador para prevenir metaestabilidad. La Figura 3.24 muestra el diseño final.




Figura 3.23: Circuito asincrónico por la retención de pausas.




Figura 3.24: El circuito implementado en el módulo pause\_n\_latch\_and\_synchroniser.

Las salidas y entradas son descritas en el Cuadro 3.26. La Figura 3.25 muestra un diagrama de timing de este diseño cuando el reloj está detenido durante la pausa entera.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset activo bajo.
pause_n_async	Entrada	Pausa, asincrónica, desde el AFE.
pause_n_sync	Salida	Pausa retenida y sincronizada.

Cuadro 3.26: Entradas y Salidas del módulo pause\_n\_synch\_and\_latch.

Para cumplir con el FDT definida en la parte tres de la norma es necesario compensar por el retardo entre los flancos ascendentes de las señales  $pause\_n\_async$  y  $pause\_n\_sync$ . Este retardo es dos ciclos del reloj más  $t_{p2c}$ . En este trabajo el mecanismo para compensar por este retardo es con el parámetro  $FDT\_TIMING\_ADJUST$  del módulo más alto del núcleo IP. Cualquier diseño que instancia este núcleo IP y usa este módulo para retener y sincronizar las pausas debe incluir estos retardos en la calculo del parámetro  $FDT\_TIMING\_ADJUST$ .




Figura 3.25: Diagrama de timing de una pausa sin reloj.

Para verificar este módulo el modelo analógico: **analogue\_sim** es usado para enviar miles de pausas con la relación entre la señal *pause\_n\_async* y el reloj elegido aleatoriamente por cada pausa. Unas aserciones son usadas para verificar los retardos entre la entrada y la salida. El informe de cobertura da un resultado de 100 % por el DUT.

# Aplicación - Interfaz con el sensor y ADC

La aplicación es el bloque principal de este trabajo, instancia el núcleo IP ISO/IEC 14443A, recibe, actúa sobre, y responde a los mensajes de nivel aplicación contenidos en bloques estándares de tipo I. El propósito de este bloque es proveer un método para manipular las salidas al sensor y al ADC, y para devolver la muestra al PCD. El Cuadro 3.27 muestra las señales conectadas al sensor y al ADC:

Nombre	Dirección	Descripción
sens_config[2:0]	Salida	Configuración del sensor.
sens_enable	Salida	Activa el sensor.
$sens\_read$	Salida	Lee el sensor.
sens_version[3:0]	Entrada	Versión del sensor.
adc_enable	Salida	Activa el ADC.
adc_read	Salida	Lee el ADC.
$adc\_conversion\_complete$	Entrada	Indica que el ADC ha tomado la muestra.
adc_value[15:0]	Entrada	Dato muestreado.
adc_version[3:0]	Entrada	Versión del ADC.

Cuadro 3.27: Señales en la interfaz con el sensor y el ADC.

La Figura 3.26 muestra el proceso para tomar una muestra del sensor. Primero se fija  $sens\_config$  con el valor deseado para elegir la configuración del sensor. Después las señales  $sens\_enable$  y  $adc\_enable$  son asignadas el valor '1' para activar los dos componentes. Después de un tiempo  $(t_1)$  la señal  $sens\_read$  debe ser asignado con el valor '1' para pedir que el sensor comience una lectura. Luego, después de un tiempo  $(t_2)$  la señal  $adc\_read$  debe ser asignado con el valor '1' para pedir que el ADC comience a tomar una muestra. Cuando el ADC termina la lectura debe pulsar la señal  $adc\_conversion\_complete$  por un ciclo del reloj para indicar que la señal  $adc\_value$  es válida y estable. La interpretación de estas señales está a cargo del diseñador del sensor y del ADC, siendo que está fuera del alcance de este trabajo. El valor de  $sens\_config$  y los valores de  $t_1$  y  $t_2$  pueden ser controlados por el PCD al tiempo de la lectura.




Figura 3.26: Diagrama de timing de una lectura del sensor.

### Sincronización del muestreo

Para cumplir con las metas del proyecto marco es requerido poder tomar muestras de múltiples TAGs de forma sincronizada. Un método para sincronizar las muestras sería usar una trama broadcast para iniciar el proceso en cada PICC a la vez. Desafortunadamente la norma ISO/IEC 14443-4 no permite al PCD envíar bloques estándares de forma broadcast. Sería posible modificar el diseño del núcleo IP para permitir esto, por ejemplo con el CID 15 que es reservado para uso futuro en la norma. La desventaja de esto es que no cumple con la norma y significaría que el núcleo IP no sería una implementación genérica.

El método usado para sincronizar las muestras en este trabajo es parecido a como el FDT funciona para sincronizar las respuestas de las tramas de ANTICOLLISION. Todas las PICCs reciben las pausas mediante el mismo circuito, por lo tanto el flanco ascendente de la pausa debe ser recibido en todas las PICCs a aproximadamente el mismo momento. Además las PICCs recuperan sus relojes de la portadora, así todas las PICCs en el campo electromagnético de un PCD tienen relojes con exactamente la misma frecuencia. Estos hechos significan que si las PICCs tienen un contador que es reseteado a cero en cada flanco ascendente de la pausa, y en los otros ciclos del reloj incrementa su valor, los contadores estarían sincronizados dentro de un margen de error de unos ciclos del reloj. El margen de error exacto depende de la implementación del AFE.

Unos de los mensajes en el protocolo propietario diseñado en este trabajo tienen un campo de sincronización. Una PICC que recibe uno de esos mensajes no realiza la acción especificada hasta que su contador de sincronización ha llegado al valor especificado en ese campo. El PCD puede enviar el mismo mensaje a cada PICC activa en turno. Con un tiempo de sincronización suficientemente grande el PCD puede enviar la siguiente trama antes de que la acción sea realizada, reseteando los contadores en todas las PICCs. De esta manera se logra que todas las PICCs realicen la misma acción de forma sincronizada.

El tiempo de sincronización tiene que ser más grande que el tiempo entre el flanco ascendente de la última pausa de una trama enviada por el PCD y el flanco ascendente de la primera pausa en la próxima trama:  $t_{synch} > t_{fdt1} + t_{respuesta} + t_{fdt2} + t_p$  como se muestra la Figura 3.27. Los valores en ciclos del reloj son:

 $t_{fdt1} = 1236$  ciclos:

El FDT máximo entre el último flanco ascendente de una trama desde el PCD y el primer flanco de modulación de la respuesta, como definida en la norma [14].

 $t_{respuesta} = 128 (B+1)$  ciclos:

El tiempo necesario para enviar la respuesta, donde B es el máximo número de bits en la respuesta incluyendo la cabecera, el CRC y los bits de paridad. En el protocolo la respuesta más grande a un comando con sincronización es diez bytes, por lo tanto B=90 bits, y  $t_{respuesta}=11\,648$  ciclos.

 $t_{fdt2} = 1272$  ciclos:

El FDT entre el último flanco de modulación en una respuesta y el primer flanco de la pausa de la próxima trama del PCD, como definida en la norma [14]. Este valor es el mínimo requerido por la norma, el valor actual depende de la implementación del PCD.

 $t_p \approx 32$  ciclos:

La duración de una pausa.

Estos valores dan un resultado de  $t_{sync} > 14\,188\,\mathrm{ciclos}\ (t_{sync} > 1,0\,\mathrm{ms}).$ 




Figura 3.27: Timings para sincronizar acciones en más de una PICC.

## Protocolo Propietario

El protocolo de nivel aplicación es un protocolo propietario diseñado para este trabajo, el Apéndice B contiene un header del lenguaje de programación C con definiciones y estructuras para este protocolo. Cada mensaje y respuesta comienzan con una cabecera de cinco bytes que consiste en un valor mágico de cuatro bytes, y un byte para indicar el tipo de comando. El valor mágico está presente porque la norma ISO/IEC 14443 no define un método para determinar qué protocolo de aplicación usa una PICC. Al comenzar cada mensaje y respuesta con un valor mágico provee un método para verificar que un PCD y una PICC son compatibles. Los comandos definidos son:

#### **IDENTIFY:**

Solicitud por las versiones de los bloques. El PCD puede usar la respuesta para determinar qué revisión de silicio usa una PICC. No lleva argumentos.

#### SET\_SIGNAL:

Solicitud para cambiar las señales al sensor y al ADC. Esta acción puede ser sincronizada con otras PICCs. Lleva tres argumentos:

- sync/15:0/: Tiempo de sincronización.
- mask/7:0]: Máscara de bits para especificar qué señales cambiar. Los bits son:
  - 7-5:  $sens\_config/2:0$ 
    - $4: \quad sens\_enable$
    - 3: sens\_read
    - $2: adc\_enable$
    - 1:  $adc\_read$
    - 0: reservado
- value: Valores nuevos de esas señales.

#### AUTO\_READ:

Solicitud para tomar una muestra del sensor automáticamente. Esta acción puede ser sincronizada con otras PICCs. Lleva tres argumentos, los argumentos timing1 y timing2 corresponden con el  $t_1$  y  $t_2$  mostrados en la Figura 3.26:

- sync/15:0/: Tiempo de sincronización.
- timing1[31:0]: Tiempo entre los flancos ascendentes de las señales sens\_enable y adc\_enable, y el flanco ascendente de la señal sens\_read. El protocolo reserva 32 bits para este argumento, pero solo los 25 bits menos significativos son usados.
- timing2[31:0]: Tiempo entre el flanco ascendente de la señal sens\_read y el flanco ascendente de la señal adc\_read. El protocolo reserva 32 bits para este argumento, pero solo los 25 bits menos significativos son usados.

#### GET\_RESULT:

Solicitud por el valor de la última muestra. No lleva argumentos.

#### **ABORT:**

Solicitud para abandonar la acción concurrente, sea una AUTO\_READ o una SET\_SIGNAL. No lleva argumentos.

Las respuestas son:

#### **IDENTIFY\_REPLY:**

Respuesta al IDENTIFY, contiene:

- Versión de este protocolo.
- Versión de esta aplicación.
- Versión del núcleo IP ISO/IEC 14443A.
- Versión del sensor MOSFET de radiación.
- Versión del ADC.

#### GET\_RESULT\_REPLY:

Respuesta al GET\_RESULT, contiene el valor de la última muestra del sensor, y unas flags de estado:

- conv\_complete: Indica que el ADC ha terminado una muestra después de la última vez que este flag fue enviado.
- already\_busy: Indica que la PICC sigue ocupada, y no puede procesar esta solicitud.
- $unexpected\_pause$ : Indica que una pausa fue recibida durante los períodos de  $t_1$ ,  $t_2$ , o  $t_{adc}$  del proceso AUTO\_READ. Durante esos períodos el PCD debe quedarse quieto para que la PICC pueda tener un reloj continuo para medir

los timings de forma precisa.

• *error*: Indica que el último mensaje contuvo un error del protocolo, por ejemplo el comando no fue conocido, o el mágico fue inválido.

#### STATUS\_REPLY:

Respuesta a SET\_SIGNAL, AUTO\_READ y ABORT, contiene los mismos flags de estado de la respuesta GET\_RESULT\_REPLY.

## **Ejemplos**

Un ejemplo de la lectura de un único sensor mediante el comando SET\_SIGNAL. En este proceso los timings entre las etapas son controlados completamente por cuando el PCD envía las tramas. El argumento *sync* en todos casos debería ser cero.

- 1. El PCD activa la PICC.
- 2. El PCD envía el comando IDENTIFY y verifica la respuesta.
- 3. El PCD envía el comando SET\_SIGNAL para fijar la señal sens\_config como desea y las otras señales en '0'.
- 4. El PCD envía el comando SET\_SIGNAL para fijar las señales sens\_enable y adc\_enable en '1'.
- 5. El PCD espera por el  $t_1$  deseado.
- 6. El PCD envía el comando SET\_SIGNAL para fijar la señal sens\_read en '1'.
- 7. El PCD espera por el  $t_2$  deseado.
- 8. El PCD envía el comando SET\_SIGNAL para fijar la señal adc\_read en '1'.
- 9. El PCD espera por el  $t_{adc}$ , que depende de la implementación del ADC.
- 10. El PCD envía el comando GET\_RESULT, verifica que la respuesta no indica un error, y guarda la muestra.

Un ejemplo de la lectura de un único sensor mediante el comando AUTO\_READ. El argumento *sync* en todos casos debería ser cero.

- 1. El PCD activa la PICC.
- 2. El PCD envía el comando IDENTIFY y verifica la respuesta.
- 3. El PCD envía el comando SET\_SIGNAL para fijar la señal sens\_config como desea y las otras señales en '0'.
- 4. El PCD envía el comando AUTO\_READ, con los tiempos  $t_1$  y  $t_2$  deseados, y verifica la respuesta.
- 5. El PCD espera por más que  $t_1 + t_2 + t_{adc}$  para que el proceso se termine.

6. El PCD envía el comando GET\_RESULT, verifica que la respuesta no indica un error, y guarda la muestra.

Un ejemplo de la lectura de dos sensores de forma sincronizada mediante el comando AUTO\_READ. La Figura 3.28 muestra el mismo flujo de forma gráfica.

- 1. El PCD activa las dos PICCs.
- 2. El PCD envía el comando IDENTIFY a PICC 1 y PICC 2 por turnos, y verifica las respuestas.
- 3. El PCD envía el comando SET\_SIGNAL a PICC 1 y PICC 2 por turnos, para fijar las señales sens\_config como desea, y las otras señales en '0'. El argumento sync debería ser cero, siendo que este comando no necesita ser sincronizado.
- 4. El PCD envía el comando AUTO\_READ a PICC 1 y PICC 2 por turnos, especificando los mismos  $t_{sync}$ ,  $t_1$  y  $t_2$ , en los dos mensajes.
- 5. El PCD espera más que  $t_{sync} + t_1 + t_2 + t_{adc}$  para que los procesos terminen.
- 6. El PCD envía el comando GET\_RESULT a PICC 1 y PICC 2 por turnos, verifica las respuestas no indicas errores, y guarda las muestras.




Figura 3.28: Ejemplo de la lectura de dos TAGs de forma sincronizada.

## Marco de Verificación Extendido

El Marco de Verificación usado en el núcleo IP ISO/IEC 14443A es extendido para permitir la verificación de esta aplicación. Tres componentes extras son agregados.

- Un paquete de SystemVerilog ProtocolGenerator que tienen funciones para generar colas de bytes por los mensajes de nivel aplicación.
- Una secuencia AppCommsTestSequence que extiende CommsTestSequence.
   Esta secuencia contiene unas pruebas adicionales para verificar el comportamiento de la aplicación. Estas pruebas son descritas donde son usadas primero.
- Un modelo del ADC. Este modelo monitorea la señal adc\_read por flancos ascendentes. Un número de ciclos después de la activación de esa señal, fija la señal adc\_value en un valor aleatorio, y pulsa la señal adc\_conversion\_complete por un ciclo. El retardo es elegido aleatoriamente entre un mínimo y un máximo que son parámetros del modelo.

## Implementación

Esta parte del diseño consiste en tres módulos:

- signal\_control: Control de la interfaz con el sensor y el ADC.
- adapter: Procesa el protocolo propietario, realiza la acción pedido mediante el módulo signal\_control, y devuelve la respuesta.
- radiation\_sensor\_digital\_top: El módulo más alto de este trabajo.

### signal\_control

Este módulo es responsable de manejar la interfaz con el sensor y el ADC. Actúa sobre los comandos SET\_SIGNAL y AUTO\_READ para realizar el muestreo del sensor. El Cuadro 3.28 muestra las entradas y salidas del módulo.

La implementación consiste en un contador y una máquina de estados con cinco estados: IDLE, SYNC, TIMING1, TIMING2 y WAIT\_FOR\_ADC. En los estados IDLE y SYNC, el contador es reseteado a cero cuando se detecta un flanco ascendente en la entrada pause\_n\_synchronised, e incrementa su valor en los otros ciclos. Si una pausa es detectada en cualquier otro estado la salida unexpected\_pause es asignada a '1', para avisarle al PCD que una pausa fue recibida durante el proceso del muestreo. Debido a que el reloj

se detiene durante las pausas, una pausa en estos estados tiene dos implicaciones no deseadas: por un lado que los timings no son precisos; y por otro que puede existir variaciones en la tensión VDD que impacten negativamente en la precisión del muestreo.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst\_n$	Entrada	Reset activo bajo.
pause_n_synchronised	Entrada	Pausa, activa baja, sincronizada.
$\operatorname{sync\_timing}$	Entrada	Número de ciclos de sincronización.
$auto\_read\_timing1$	Entrada	Número de ciclos por $t_1$ .
auto_read_timing2	Entrada	Número de ciclos por $t_2$ .
$\operatorname{cmd}$	Entrada	Comando recibido
set_signals_mask	Entrada	Máscara de bits en el comando
		SET_SIGNAL
$set\_signals\_value$	Entrada	Valor nuevo de las señales en el
		comando SET_SIGNAL
start	Entrada	Señal de habilitación.
abort	Entrada	Abandona el proceso concurrente.
$result\_read$	Entrada	Indica que la última muestra fue
		enviada al PCD.
signals	Salida	Estructura conteniendo las salidas
		que conectan al sensor y al ADC.
$adc\_conversion\_complete$	Entrada	Indica que la entrada $adc\_value$
		contiene una muestra válida, desde
		el ADC
$adc_value$	Entrada	Dato muestreado.
busy	Salida	Indica este módulo está ocupado.
$unexpected\_pause$	Salida	Indica que una pausa fue recibida
		durante $t_1$ , $t_2$ o $t_{adc}$ .
$cached\_adc\_conversion\_complete$	Salida	Indica que la salida $cached\_adc\_value$
		es válida.
cached_adc_value	Salida	Último dato muestreado.

Cuadro 3.28: Entradas y Salidas del módulo **signal\_control**.

En el estado IDLE, el módulo se cambia al estado SYNC cuando *start* está '1'. En el estado SYNC el módulo espera a que el contador tenga un valor mayor o igual que la entrada *sync\_timing*. En este momento la acción realizada depende del tipo de comando:

#### SET\_SIGNAL:

Las salidas al sensor y al ADC son asignado al resultado de:

```
(signals \& \sim set\_signals\_mask) \mid (set\_signals\_value \& set\_signals\_mask)
```

Eso es decir que las señales especificadas en la máscara de bits se cambian a los valores nuevos, y las otras señales se quedan en su estado original. Si esta operación causa un flanco ascendente en la señal *adc\_read*, se cambia al estado WAIT\_FOR\_ADC, y si no, se vuelve al estado IDLE.

#### AUTO\_READ:

Las señales sens\_enable y adc\_enable son asignados el valor '1', el contador es reseteado a cero, y se cambia al estado TIMING1.

En el estado TIMING1 el módulo espera por el contador a tener un valor igual que la entrada auto\_read\_timing1, y entonces fija la señal sens\_read a '1', el contador es reseteado a cero, y se cambia al estado TIMING2. En el estado TIMING2 el módulo espera por el contador a tener un valor igual que la entrada auto\_read\_timing2, y entonces fija la señal adc\_read a '1', y se cambia al estado WAIT\_FOR\_ADC. Finalmente, en el estado WAIT\_FOR\_ADC el módulo espera por la entrada adc\_conversion\_complete estar '1'. Cuando esto ocurre, fija la salida cached\_adc\_conversion\_complete en '1' y asigna la entrada adc\_value a la salida cached\_adc\_value. Después se vuelve al estado IDLE.

En cualquier momento si la entrada *abort* está en '1', la máquina de estados vuelve al estado IDLE y las salidas son reseteadas a '0'. Cuando la entrada *result\_read* es '1' para indicar que la última muestra fue enviada al PCD, la salida *cached\_adc\_conversion\_complete* es asignada al valor '0'.

Para verificar este módulo, el banco de prueba contiene un bloque que monitorea las señales: pause\_n\_synchronised, sens\_enable, sens\_read, adc\_enable y adc\_read. Los tiempos entre flancos de esas señales son medidos y comparados con los tiempos esperados calculados desde las entradas sync\_timing, auto\_read\_timing1 y auto\_read\_timing2. Además verifica que las señales cambian a los valores esperados. El modelo del ADC es usado para controlar las entradas al DUT adc\_value y adc\_conversion\_complete. Cada prueba es repetida mil veces con valores aleatorios. Las pruebas ejecutadas son:

- Simular el comando SET\_SIGNAL, sin tiempo de sincronización.
- Simular el comando SET\_SIGNAL, con tiempo de sincronización, sin pausas.
- Simular el comando SET\_SIGNAL, con tiempo de sincronización, con pausas.

- Las últimas tres pruebas son repetidas por el comando AUTO\_READ.
- Simular el comando AUTO\_READ, con pausas durante los períodos  $t_1$ ,  $t_2$  y  $t_{adc}$ . Esta prueba verifica la salida:  $unexpected\_pause$ .
- Simular los comandos SET\_SIGNAL y AUTO\_READ, pulsando la entrada abort en el medio del proceso para abandonar la muestra.

#### Finalmente hay algunas aserciones:

- Verificar las salidas cuando el DUT está en reset.
- Verificar que la salida busy está en '1' el ciclo después de un pulso en la entrada start, cuando la entrada cmd es SET\_SIGNAL o AUTO\_READ.
- Verificar que las salidas son correctas después de un pulso en la entrada abort.
- Verificar que un pulso en la entrada  $adc\_conversion\_complete$  produce que la salida  $cached\_adc\_conversion\_complete$  suba a '1', y que la salida  $cached\_adc\_value$  sea igual al resultado devuelto del modelo del ADC.

El informe de cobertura da un resultado de 96 % por el DUT. La mayoría de casos que faltan cobertura son situaciones imposibles de ocurrir. La única parte del DUT que falta cobertura es que las entradas *auto\_read\_timing1* y *auto\_read\_timing2* están limitados a 19 bits en el banco de prueba en vez de los 25 bits en el DUT, por lo tanto esas entradas y los bits más significativos del contador faltan cobertura de toggle. Esto es para reducir la duración de la simulación.

### adapter

Este módulo es un adaptador entre el núcleo IP y el módulo **signal\_control**. Recibe los mensajes del protocolo de nivel aplicación desde el núcleo IP, instancia el módulo **signal\_control**, manipula sus entradas, y envía las respuestas al núcleo IP por transmisión al PCD. El Cuadro 3.29 muestra las entradas y salidas del módulo.

Cuando el núcleo IP recibe un bloque estándar de tipo I direccionada a esta PICC, envía el mensaje contenido en el campo de información a la aplicación. Este módulo recibe esas tramas en un buffer de quince bytes, lo que es el tamaño del mensaje más largo (AUTO\_READ). Después de haber recibido una trama entera, el valor mágico de la cabecera es verificado. En el caso que no sea válido, este módulo no envía una respuesta. Si el mágico es correcto, se arma la respuesta y si es un comando AUTO\_READ o SET\_SIGNAL, comienza la operación mediante el módulo signal\_control.

Nombre	Dirección	Descripción
clk	Entrada	Reloj.
$rst_n$	Entrada	Reset, activo bajo.
pause_n_synchronised	Entrada	Pausa, activa baja, sincronizada.
rx_iface	Entrada	Sumidero de la rx_interface
tx_iface	Salida	Fuente de la $tx_interface$ .
app_resend_last	Entrada	Pedido para reenviar la última
		respuesta.
$sens\_config$	Salida	Configuración del sensor.
sens_enable	Salida	Activa el sensor.
sens_read	Salida	Lee el sensor.
$adc_{-}enable$	Salida	Activa el ADC.
adc_read	Salida	Lee el ADC.
$adc\_conversion\_complete$	Entrada	El ADC ha tomado la muestra.
adc_value	Entrada	Dato muestreado.
$const\_iso\_iec\_14443a\_digital\_version$	Entrada	Versión del núcleo IP.
$const\_iso\_iec\_14443a\_AFE\_version$	Entrada	Versión del AFE.
const_sensor_version	Entrada	Versión del sensor.
const_adc_version	Entrada	Versión del ADC.

Cuadro 3.29: Entradas y Salidas del módulo adapter.

La parte cuatro de la norma especifica que si la PICC recibe un bloque estándar R(ACK) o R(NAK), con número de bloque igual al de la PICC, la última respuesta debe ser reenviada [16]. En este caso el núcleo IP pulsa su salida  $app\_resend\_last$ , que está conectada a la entrada de este módulo. La respuesta es construida en un buffer de diez bytes que quedan constantes hasta que el próximo comando es recibido. Cuando la entrada  $app\_resend\_last$  es '1', la respuesta en el buffer de transmisión es reenviado.

Para verificar este módulo el banco de prueba consiste en el controlador **RxByteIface- Driver** por la  $rx\_iface$ , y el monitor **TxByteIfaceMonitor** y el controlador **TxBy- teIfaceSinkDriver** por la  $tx\_iface$ . Como en el banco de prueba del módulo: **sig- nal\\_control**, el modelo del ADC es instanciado, y hay código que verifica que las salidas al sensor y al ADC son correctas. Finalmente hay una clase **AdapterTbSequence**que extiende la secuencia **AppCommsTestsSequence**, para proveer funcionalidades específicas (customisations) a este banco de prueba. Unos ejemplos de estas funcionalidades son:

 Sustituir las tareas go\_to\_state\_\*(). La secuencia usa estas tareas para poner el DUT en el estado de inicialización apto para cada prueba, pero en este caso el DUT solo soporta el protocolo de nivel aplicación, por lo tanto estas transiciones de estados tienen que ser simuladas.

- Sustituir la función get\_identify\_reply\_args() para devolver las versiones simuladas de los bloques para verificar la respuesta al IDENTIFY.
- Sustituir las tareas send\_transaction() y verify\_trans() para quitar la cabecera de los bloques estándares. Esto es necesario porque la secuencia usa tramas enteras pero el DUT solo soporta el protocolo de nivel aplicación contenido en el campo de información de los bloques estándares tipo I.
- Sustituir la tarea **send\_std\_i\_block()** para emular una pausa cuando una transacción es enviada. Esto es necesario para verificar que el DUT detecta pausas durante los períodos  $t_{sync}$ ,  $t_1$ ,  $t_2$ , y  $t_{adc}$ .

Las pruebas ejecutadas son en la secuencia **AppCommsTestsSequence**. Unos ejemplos son:

- Enviar el comando IDENTIFY y verificar la respuesta.
- Enviar los comando SET\_SIGNAL y AUTO\_READ con pausas en los períodos  $t_{sync}$ ,  $t_1$ ,  $t_2$ , y  $t_{adc}$ .
- Enviar los comando SET\_SIGNAL y AUTO\_READ, y después abandonar el proceso con el comando ABORT.
- Realizar una lectura manualmente mediante los comandos SET\_SIGNAL y GET\_-RESULT.
- Enviar un comando con un mágico inválido, o un error de CRC.
- Enviar un comando y después un R(ACK) / R(NAK) con número de bloque igual a lo de la PICC para verificar que la PICC retransmite su última respuesta.

El informe de cobertura da un resultado de 96 % por el DUT. El módulo **adapter** solo, sin su submódulo **signal\_control**, tiene un resultado de 97 %. Los casos que faltan cobertura son imposibles de ocurrir, por ejemplo el valor mágico de las respuestas es constante, dando como resultado la falta de covertura de toggle.

### radiation\_sensor\_digital\_top

Este módulo es el módulo más alto en el trabajo. Instancia el núcleo IP ISO/IEC 14443A, el módulo **adapter**, y unos sincronizadores. Cuadro 3.30 muestra las entradas y salidas del módulo.

Debido a que las entradas rst\_n\_async y adc\_conversion\_complete\_async son asincrónicas, los módulo active\_low\_reset\_synchroniser y synchroniser son instanciados para

sincronizar el flanco ascendente del reset, y ambos flancos de la señal adc\_conversion\_complete\_async al dominio del reloj. Además debido a que la entrada pause\_n\_async también es asincrónica y que el reloj se detiene durante la pausa, el módulo pause\_latch\_and\_synchrhoniser es instanciado para retener la pausa, y sincronizarla al dominio del reloj.

Nombre	Dirección	Descripción
AFE		
clk	Entrada	Reloj.
$rst_n_async$	Entrada	Reset, activo bajo, asincrónica.
power	Entrada	Especifica si la potencia recibida del
		campo electromagnético es suficiente.
pause_n_async	Entrada	Pausa, activa baja, asincrónica.
$lm\_out$	Salida	Salida al modulador de carga.
afe_version	Entrada	Versión del AFE.
UID Control		
uid_variable	Entrada	Bits menos significativos del UID.
Sensor MOSFET de Radiación		
sens_config	Salida	Configuración del sensor.
$sens\_enable$	Salida	Activa el sensor.
sens_read	Salida	Lee el sensor.
$sens\_version$	Entrada	Versión del sensor.
ADC		
adc_enable	Salida	Activa el ADC.
adc_read	Salida	Lee el ADC.
adc_conversion_complete_async	Entrada	Indicador asincrónico que el ADC ha
		terminado la muestra.
$adc_value$	Entrada	Dato muestreado.
$adc_{\text{version}}$	Entrada	Versión del ADC.

Cuadro 3.30: Entradas y Salidas del módulo radiation\_sensor\_digital\_top.

El UID elegido por este proyecto es un NUID simple de: 0xEFFEC70x, donde los tres bits menos significativos son únicos por cada PICC. Estos bits son especificados con la entrada *uid\_variable*. El núcleo IP es instanciado con parámetros que especifican el tamaño del UID, el número de bits variables y la parte constante del UID. Se asigna el valor dos al parámetro: *FDT\_TIMING\_ADJUST* del DUT, para compensar los dos ciclos de retardo de la pausa en el módulo **pause\_n\_latch\_and\_synchroniser**.

Para verificar este módulo el banco de prueba es una mezcla de los bancos de pruebas

por los módulos **iso14443a** y **adapter**. Los modelos del AFE y del ADC son instanciados para generar el reloj, simular las pausas desde el PCD, y simular el comportamiento del ADC. Las salidas al sensor y al ADC son verificadas en la misma manera que en el banco de prueba del módulo **adapter**. El FDT es verificado en la misma manera que en el banco de prueba del módulo **iso14443a**. Finalmente la clase **Rad-SensDigTop\_TbSequence** extiende la secuencia **AppCommsTestSequence**, para proveer funcionalidades específicas (customisations) a este banco de prueba:

- Sustituir la tarea: send\_transaction() para configurar aleatoriamente los timings en el modelo del AFE antes de enviar cada trama.
- Sustituir las tareas de transmisión de los comandos SET\_SIGNAL, AUTO\_READ y ABORT para determinar el comportamiento esperado de las salidas al sensor y al ADC.

Todas las pruebas son ejecutadas cuatro veces con un UID distinto cada vez. Dentro de este lazo, cada prueba es ejecutada cien veces. Las pruebas ejecutadas son la combinación de las de los bancos de pruebas de los módulos **iso14443a** y **adapter**. Estas son las pruebas de inicialización, las de parte cuatro de la norma, y las del protocolo propietario de nivel aplicación.

El informe de cobertura da un resultado de  $92\,\%$  por el DUT. El DUT mismo, sin considerar sus submódulos también tiene  $92\,\%$  cobertura debido a que la salida  $iso14443a\_version$  del núcleo IP ISO14443A es constante.

# Síntesis y Place & Route

Síntesis y Place & Route (PnR) es el proceso de convertir el diseño digital implementado en HDL a un conjunto de máscaras (layout) que el fabricante puede usar para fabricar el ASIC. Síntesis es el proceso de convertir el HDL a una netlist de nivel compuertas, la herramienta usada para síntesis en este trabajo es Synopsys Design Compiler. PnR es el proceso de convertir esa netlist a un conjunto de máscaras, la herramienta usada para PnR es Synopsys IC Compiler 2. Estas herramientas son controladas con scripts TCL diseñados para este proyecto.

El proceso de fabricación utilizado en este trabajo es XFAB XH018, que es una tecnología CMOS de 180 nm. El fabricante (XFAB) provee un PDK (Process Design Kit) que contiene bibliotecas de celdas estándares compuestas por compuertas, registros y otros componentes necesarios para implementar un circuito integrado digital. Existen diferentes bibliotecas optimizadas para usos específicos. Las usadas en este proyecto son: D\_CELLS\_HD y D\_CELLS\_HDLL, las dos son celdas estándares de alta densidad de ruteo (HD). La biblioteca D\_CELLS\_HDLL es optimizada para baja corriente de fuga (Low Leakage). Las herramientas eligen una celda HD o HDLL dependiendo de las optimizaciones elegidas y los constraints del diseño.

Minimizar el consumo de potencia estática es muy importante en este proyecto, porque la potencia es recibida inalámbricamente mediante el campo electromagnético, y durante las pausas el campo es reducido a menos de 5 % de su valor original. Por eso es necesario tener un capacitor en el AFE para mantener la tensión en el rail VDD, y el tamaño de ese capacitor depende del consumo del ASIC durante las pausas. Debido a que el reloj es recuperado de la portadora del campo electromagnético, no hay reloj durante las pausas, lo que significa que no hay consumo de potencia dinámica tampoco. Minimizar el consumo de potencia estática implica que el capacitor en el AFE pueda ser más pequeño, reduciendo el área total del proyecto.

Estas celdas estándares HD y HDLL pueden funcionar con un rail de alimentación de 1,2 V o 1,8 V [25], este proyecto usa 1,8 V. Las celdas estándares incluyen el layout de cada celda y caracterizaciones de timing y potencia. El PDK también contiene las reglas del diseño para el proceso, por ejemplo el ancho y pitch mínimo por cada capa. El proceso XFAB XH018 se permite elegir la cantidad de capas de metal a usar, en este trabajo la

variación usada se llama "43" y tiene 6 capas de metal: MET1, MET2, MET3, MET4, METTP, METTPL.

## Síntesis

El primer paso en síntesis con Design Compiler es construir una biblioteca milkyway, esto es un base de datos que Design Compiler usa para guardar el proyecto incluyendo información física de las celdas estándares, información de la tecnología, e información del diseño [26]. Además Design Compiler toma datos de otras bibliotecas que no están guardadas en la biblioteca milkyway: información de timing y potencia para cada celda, e información de capacitancia y resistencia para la extracción RC de las rutas. Después los archivos RTL del diseño son leídos, analizados y convertidos a un formato intermedio independiente de la tecnología.

Los constraints (restricciones) de timing son una parte muy importante del diseño digital, especifican detalles del timing de los relojes, las entradas y las salidas en el diseño. Esta información es necesaria para que las herramientas puedan realizar análisis de timing sobre todas las rutas y asegurar que el diseño va a funcionar con el reloj especificado. Debido a que no hay una implementación del AFE ni del ADC todavía para este proyecto, es necesario asumir algunas características sobre sus comportamientos, cuando la implementación del proyecto entero esté finalizada estos constraints deberían ser revisados. Los constraints son:

- El reloj tiene una frecuencia de 13,5 MHz, con incertidumbre de 20 % para el análisis de Setup y 50 ps para análisis de Hold. Estos valores son basados en las recomendaciones de XFAB [27]. La norma ISO/IEC 14443-2 define la frecuencia de la portadora [13]: f<sub>c</sub> = 13,56 MHz ± 7 kHz. Una incertidumbre de 20 % es más que suficiente para cubrir los 7 kHz (0,05 %) de variación.
- Las entradas: afe\_version, adc\_version, y sens\_version son constantes, por lo tanto no es necesario realizar análisis de timing sobre estas rutas. Para especificar esto las rutas son cortadas mediante el constraint set\_false\_path.
- La entrada: *uid\_variable* también es constante, y las rutas son cortadas. El nombre indica que es la parte del UID que es única para cada PICC. Esta señal debería ser fija mientras el diseño está fuera de reset.
- La entrada:  $rst_n$ async es asincrónica, el diseño contiene un sincronizador de reset para sincronizar el flanco ascendente, por lo tanto no es necesario realizar análisis de timing sobre esta ruta.

- Las salidas al sensor y al ADC: sens\_config, sens\_enable, sens\_read, adc\_enable y adc\_read, son asincrónicas también. Si el sensor o el ADC necesita recibir esas señales de forma sincrónica estos bloques deben sincronizar esas señales al dominio del reloj internamente.
- Las entradas desde el ADC: adc\_value y adc\_conversion\_complete, son asíncronas y no es necesario realizar análisis de timing sobre estas rutas. En el RTL adc\_conversion\_complete pasa por un sincronizador para prevenir metaestabilidad. Además un requisito del ADC es que adc\_value sea estable antes del pulso en adc\_conversion\_complete. Esto significa que cuando el pulso ocurre en la versión sincronizada de adc\_conversion\_complete, es seguro usar adc\_value sin arriesgar metaestabilidad. En realidad estas señales van a ser sincrónicas, pero sin conocer cómo son ruteados y la relación de latencia entre el reloj llegando a este bloque y al ADC, es imposible escribir constraints más precisos.
- La entrada *power* desde el AFE es asincrónica. Un requisito del diseño del AFE es que esa señal debe ser constante durante la recepción de una trama y por hasta 512 ciclos después de la última pausa. Este requisito asegura que la señal estará estable cuando es muestreado, por lo tanto no es necesario sincronizar esta señal.
- La entrada pause\_n\_async y la salida lm\_out son asincrónicas también, pause\_n\_async pasa por un sincronizador en el RTL. A diferencia de las otras señales asincrónicas, estas rutas no son cortadas. Al cortar una ruta significa que las herramientas no intentan optimizar el tiempo de propagación interno de la ruta. Debido a que el requisito del FDT es estricto, es deseado minimizar el retardo de propagación en estas rutas. Para cumplir esto el constraint set\_max\_delay es usado, especificando un retardo de propagación máximo de 5 ns.
- Debe ser asumido que todas las entradas son manejadas por un inversor de tamaño mínimo, y que todas las salidas tienen carga de 0,4 pF lo que es equivalente a aproximadamente 2 mm de ruteo en la tecnología XH018. Estos valores son especificados en la documentación del PDK [27].

En un circuito digital el tiempo de propagación de una compuerta depende principalmente de tres factores conocido como el PVT [28]:

- Proceso: Cada chip CMOS fabricado posee diferencias debido a la variabilidad del proceso de fabricación.
- Voltaje: La tensión de alimentación  $V_{DD}$ .
- Temperatura: La temperatura del chip.

En análisis de timing, un corner se refiere a ciertas condiciones PVT de operación. El PDK provee bibliotecas con caracterizaciones de timing para varios corners del PVT, que pueden ser usados para verificar el timing de un diseño. En este trabajo se utiliza el análisis BCWC (best case, worst case). El worst case corner genera las condiciones que causan el retardo máximo, lo cual ocurre con el proceso más lento, la tensión más baja y la temperatura más alta. El best case corner genera las condiciones que causan el retardo mínimo, lo cual ocurre con el proceso más rápido, la tensión más alta y la temperatura más baja. Las herramientas usan el worst case corner por análisis de Setup, y el best case corner por análisis de Hold. Los corners usados son:

Best Case: Rápido, 1,98V, -40°C. Worst Case: Lento, 1,62V, 125°C.

El diseñador del AFE debe asegurarse que su diseño siempre puede proveer un  $V_{DD}$  entre esos extremos. La temperatura del chip debería mantenerse siempre dentro de los límites especificados, ya que este ASIC está diseñado para uso en contacto directo con humanos.

El consumo de potencia de un circuito digital puede ser dividido en tres categorías: estático, interno y dinámico. La potencia interna es consumida dentro de la celda cada vez que una entrada de la celda cambia, y la potencia dinámica es consumida dentro de la celda cada vez que la salida cambia. Para realizar análisis y optimización de potencia es necesario conocer a qué frecuencia cambian las señales. Esta información puede ser especificada mediante un archivo SAIF, lo que es producido mediante una simulación del diseño. El archivo SAIF contiene la duración de la simulación y tres parámetros principales por cada señal:

T0: Duración de la señal en '0'

T1: Duración de la señal en '1'

TC: Cantidad de veces que la señal cambió su estado.

Debido a que el archivo SAIF no contiene información sobre cuando ocurren los cambios, las herramientas solo pueden obtener una frecuencia promedio por cada señal, lo que implica que el análisis de potencia produce una estimación de potencia promedio, y no incluye información sobre el consumo pico. En este trabajo el archivo SAIF fue generado con una simulación de nivel RTL, lo que significa que solo contiene información sobre las señales nombradas en el RTL, y no señales intermedias ni las señales dentro de las celdas. El otro problema con archivos SAIF es que su precisión depende del banco de prueba. Si el banco de prueba no es representativo del uso real la estimación de

potencia no sería precisa. El banco de prueba que genera el SAIF para este proyecto es: generate\_top\_saif\_tb, es una copia modificada del banco de prueba del módulo radiation\_sensor\_digital\_top. Este banco de prueba simplemente realiza el proceso de inicialización definida en la norma ISO/IEC 14443 y después toma cinco muestras del sensor mediante los comandos AUTO\_READ y GET\_RESULT, lo que debería ser representativa del uso real. Este archivo SAIF es leído en Design Compiler antes de la compilación del diseño.

Compilación es el proceso que convierte el diseño a un netlist de nivel de compuertas. Design Compiler puede realizar este proceso controlado por requerimientos de área, timing y potencia, que significa que intenta producir un netlist con área mínima, potencia mínima y que cumple con timing adecuado. Una optimización que se usa para reducir el consumo de potencia es Clock Gating, una técnica donde el reloj de un registro es desactivado cuando el valor del registro no cambia de estado. Esta optimización reduce la potencia interna del registro porque evita el cambio de estado del reloj dentro de la celda. La Figura 4.1 muestra esta técnica. Esta optimización puede impactar el timing de las rutas involucradas, y el área del diseño. Sin embargo puede reducir el área del diseño, porque puede reemplazar un multiplexor en la entrada de cada registro en un banco, con un solo Clock Gate compartido entre todo el banco. La estimación de consumo de potencia reportado al final de la síntesis es reducido 63 % desde 454,0 µW a 169,5 µW, y el área total de las celdas es reducido 2 % desde 56 307 µm² a 55 348 µm² al aplicar el método de Clock Gating.



Figura 4.1: Optimización de potencia interna mediante la técnica de Clock Gating [Adaptado de 29].

Al final de la síntesis se obtiene el netlist de nivel compuertas el cual es procesado con IC Compiler 2 para realizar el PnR. A partir de los reportes de síntesis se obtienen los siguientes resultados: el área total de las celdas es  $55\,348\,\mu\text{m}^2$ , y la estimación de consumo de potencia es  $169,5\,\mu\text{W}$ .

Después del script de síntesis se usa la herramienta Formality de Synopsys para verificar

formalmente la equivalencia entre la lógica representada en el RTL y en el netlist de post síntesis. Este proceso es realizado mediante métodos formales y no requiere vectores de simulación [traducido de 30]. Design Compiler produce un archivo SVF que contiene información de orientación sobre los cambios realizados en el proceso de síntesis, por ejemplo: el renombramiento de registros, o el agregado de celdas de Clock Gating. En el proceso conocido como Matching, Formality usa este archivo para encontrar puntos de comparación comunes entre los dos diseños. Un punto de comparación puede ser una salida del diseño o un registro. Desde un punto de comparación Formality determina un cono lógico hacia atrás que incluye toda la lógica que conecta a ese punto, hasta llegar a otro punto de comparación o una entrada del diseño. La Figura 4.2 muestra un cono lógico. Después en el proceso de verificación Formality compara formalmente los conos de los dos diseños por cada punto de comparación.




Figura 4.2: Un cono lógico [Adaptado de 30].

# Preparación de librerías

IC Compiler 2 requiere las CLIBs (Cell Libraries) en el formato NDM (New Data Model). Al tiempo de realizar este trabajo XFAB no tenía disponible bibliotecas en el formato NDM por el proceso XH018. Por lo tanto es necesario convertir las bibliotecas provistas al formato NDM. Este proceso es realizado mediante la herramienta Library Manager

de Synopsys. Cada celda en un NDM contiene información de timing, potencia, lógica, el layout físico y las reglas de la tecnología. En las CLIBs provistas por XFAB, esa información es contenida en bibliotecas en varios formatos:

- TF: Las reglas de la tecnología.
- TLU: Información sobre parásitos.
- GDS: El layout de las celdas.
- LEF: Información sobre el layout de las pines y obstrucciones, e información sobre los propiedades antena de las celdas.
- DB: Información sobre timing, potencia y la lógica de las celdas.

Un script TCL fue diseñado para cargar todas esas bibliotecas y combinar la información a tres CLIBs en el formato NDM para uso con IC Compiler 2. Las tres CLIBs son:

- tech\_only.ndm: Contiene información sobre la tecnología, esta incluye: las reglas de la tecnología, los parasíticos y las direcciones del ruteo en cada capa de metal (Horizontal o Vertical).
- d\_cells\_hd.ndm: Contiene información sobre las celdas estándares de D\_CELLS\_HD.
- d\_cells\_hdll.ndm: Contiene información sobre las celdas estándares de D\_CELLS\_-HDLL.

El proceso para producir las CLIBs por las celdas estándares es: leer los archivos: TF, GDS, LEF y DB, y arreglar las discrepancias entre las descripciones de las celdas en cada formato. Por ejemplo: Los archivos GDS usan los nombres: vdd! y gnd! para los rails de alimentación, pero los archivos LEF usan los nombres: vdd y gnd.

# Design Planning

Design Planning (DP) es un paso inicial de la implementación de un IC. En este trabajo el script de DP es principalmente usado para construir un floorplan (la forma y las dimensiones físicas del bloque), elegir ubicaciones por los pines que conectan a las otros bloques (el AFE, el Sensor MOSFET de radiación, y el ADC), y armar los anillos, mallas y rails de alimentación.

El floorplan posee las dimensiones físicas del diseño, en este caso del circuito digital. Luego los diferentes bloques del proyecto serán instanciados en un top cell el cual requerirá el ruteo manual entre los mismos, los pines de entrada/salida y los pads de prueba. El área del floorplan reservada para el circuito digital debe ser al menos suficiente para

contener las celdas, y los anillos de potencia, pero frecuentemente es necesario dejar más espacio en el núcleo para evitar congestión de ruteo. El área de las celdas es calculada desde el netlist producido en síntesis, para este proyecto esto es:  $55\,347\,\mu\text{m}^2$ . El núcleo del floorplan es el área que contiene las celdas, y la tasa de utilización del núcleo es la proporción del núcleo que contiene esas celdas. Usando un proceso iterativo se determinó que la tasa de utilización del núcleo máxima para que el diseño cumple con el timing es  $75\,\%$ . Así el núcleo debería tener un área de  $73\,796\,\mu\text{m}^2$ , lo que se corresponde con una región cuadrada de lado  $272\,\mu\text{m}$ . La documentación del PDK especifica que los anillos de alimentación deben tener un ancho de  $5\,\mu\text{m}$ , con separación de  $2,5\,\mu\text{m}$  [27]. Hay un anillo de VDD y uno de GND, así se necesita  $12,5\,\mu\text{m}$  alrededor del núcleo. Esto significa que el floorplan tiene dimensiones de  $297\,\mu\text{m}$  por  $297\,\mu\text{m}$ , y un área total de  $88\,209\,\mu\text{m}^2$ . Debido a la forma de las celdas, la herramienta eligió las dimensiones:  $295,68\,\mu\text{m}$  por  $294.0\,\mu\text{m}$  dando un área de  $86\,930\,\mu\text{m}^2$ .

Este bloque está diseñado para ser conectado con los otros bloques del diseño internamente al IC, por eso es necesario agregar un pin por cada entrada y salida alrededor del núcleo. Esas pines son agregadas en las capas de metal: MET3 y MET4. Se han considerado los siguientes criterios para los pines de interfaz con los bloques circuitales periféricos:

- Señales desde / hacia el AFE están en el borde superior, en MET4.
- Señales hacia el Sensor están en la mitad inferior del borde derecho, en MET3.
- Señales desde / hacia el ADC están en la mitad superior del borde derecho, en MET3.
- Las entradas del UID están juntas pero no son constrained a un borde en particular.
   La herramienta eligió el borde izquierdo en MET3.

Las celdas estándares provistas en el PDK son diseñadas para tener la misma altura, con un rail de alimentación en el borde superior y un rail de tierra en el borde inferior, los dos en la primera capa de metal: MET1. La Figura 4.3 muestra un ejemplo de una celda XOR con los rails de alimentación nombrados. Las celdas son fijadas en filas cruzando el núcleo del diseño, cada fila adicional se instancia de forma espejada para que compartan los rails. Es necesario conectar estos rails a los anillos y mallas de VDD y GND, minimizando la caída de tensión debido a la resistencia parásita de las metalizaciones (caída IR). Los anillos rodean el núcleo, las mallas consisten en stripes (tiras) que cruzan el núcleo y los rails conectan las celdas con las mallas y anillos. La documentación del PDK [27] específica que los anillos y mallas deben colocarse en las capas de metal superiores:

METTP y METTPL, con ancho mínimo de 5 um, y separación máximo entre mallas de 350 um. METTP debe ser usado por las rutas horizontales y METTPL por las rutas verticales. Debido a que este bloque tiene dimensiones menores que 350 um por 350 um, las mallas de VDD y GND solo consisten en un stripe vertical y uno horizontal cruzando el centro del núcleo por las dos mallas. La Figura 4.4 muestra el floorplan generado con las rutas de potencia y los pines de las entradas y salidas.




Figura 4.3: Una celda XOR de la biblioteca D\_CELLS\_HD.

Para poder conectar VDD y GND a la fuente de potencia en el AFE, es necesario agregar terminales. Debido a que los otros pines que conectan al AFE están en el borde superior, los terminales son colocados en el medio del borde superior de los anillos. La documentación del PDK [27] específica que la caída de tensión máxima entre los anillos y los stripes debe ser menor que  $100\,\mathrm{mV}$ . Esto es verificado con las herramientas realizando un análisis de caída IR. Asumiendo un consumo de potencia máxima de  $400\,\mathrm{\mu W}$  lo que es casi doble la estimación de potencia final, los resultados de este análisis son: por VDD la caída IR máximo es  $34\,\mathrm{\mu V}$ , y por GND es  $38\,\mathrm{\mu V}$ . Estos resultados son aproximadamente  $0,036\,\%$  de la máxima especificada en el PDK. La Figura  $4.5\,$  muestra un mapa de calor del análisis de IR Drop para VDD.




Figura 4.4: El floorplan del diseño con las rutas de potencia y los pines IO.




Figura 4.5: Mapa de calor del análisis de caída IR sobre la ruta de alimentación VDD.

#### Place & Route

El script de PnR comienza con la importación de los resultados de los script de Design Planning y de Síntesis. Después las celdas son colocadas en el núcleo, este proceso es iterativo con múltiples pasos para optimizar la ubicación de las celdas. Primero las celdas son colocadas de forma aproximada. Después las ubicaciones son ajustadas para optimizar por timing, área, consumo de potencia, y congestión. Después de cada paso los errores de DRC son arreglados.

La próxima operación es CTS (Clock Tree Synthesis), el proceso de construir y rutear árboles de relojes balanceados mediante buffers. Es necesario usar un árbol porque el fanout del net del reloj es grande, ya que tiene que conectar a cada registro en el dominio del reloj. Tiene que ser balanceado para minimizar el skew en el reloj entre cada registro. Los reportes especifican que el skew máximo después de CTS es 1,59 ns en el análisis de Setup, y 1,77 ns en el análisis de Hold, los que son respectivamente 2,1 % y 2,4 % del periodo del reloj.

Durante el ruteo de los nets en el diseño es necesario tener cuidado sobre el largo de cada segmento de metal en la ruta, para evitar efectos de antenas. Synopsys define el problema de antenas como:

En la fabricación de circuitos integrados, el óxido de gate puede ser dañado fácilmente por descargas electrostáticas. La carga estática que es acumulada en las rutas de metal durante el proceso de metalización puede dañar el dispositivo o terminar con un fallo del chip entero. [traducido de 31]

El PDK contiene reglas de antenas que especifican los ratios máximos entre las áreas de los segmentos de metal y de los gates de los transistores de que se conectan [32]. Si un diseño cumple con esas reglas, no debería tener problemas de antena. Una forma de arreglar estos problemas es cortar segmentos de metal grandes con un segmento en una capa de metal superior cercana al gate. Otra forma es colocar diodos cercanos a los gates. Cuando las reglas de antena son agregadas, IC Compiler 2 intenta rutear el diseño evitando problemas de antenas, si siguen existiendo violaciones de antenas las celdas de diodos presentes en el PDK pueden ser agregadas.

La operación de ruteo también es un proceso iterativo, en el cual, en cada paso, se intenta arreglar las violaciones de DRC o de timing del paso anterior. Al final de este proceso el slack de Setup es 2,6 ns, y el slack de Hold es 0,0 ns. Los reportes indican que no hay

violaciones DRC, ni problemas de antena, tampoco hay rutas abiertas o cortocircuitos.

Después del ruteo vienen dos acciones conocidas juntas como Finishing. La primera acción es agregar vías redundantes donde hay espacio, para mejorar las conexiones entre las capas, esto se hace con un script del PDK. Después se agregan celdas de relleno (filler cells) en los espacios vacíos, esto es para asegurar que los rails de alimentación están conectados a lo largo de la fila. Hay dos tipos de celdas de relleno: con capacitores de desacople, y sin capacitores de desacople. Las celdas con capacitores son usadas para ayudar a mantener las rails de alimentación de forma local durante períodos de alto consumo de corriente. Esas celdas son agregadas primero, y las que generan errores DRC son quitadas. Después, los sitios que se quedan vacíos son llenados con las celdas sin capacitores. Finalmente el proceso de ruteo es ejecutado de nuevo en caso que haya que arreglar violaciones DRC. La Figura 4.6 muestra el layout después del finishing.




Figura 4.6: El layout del diseño después del finishing.

La próxima etapa es ICV In Design, esa etapa ejecuta unas acciones mediante la herramienta Synopsys IC Validator. La primera acción es verificar que no hay ninguna violación DRC en el diseño mediante un script provisto en el PDK, y si hay violaciones, intenta corregirlas. El próximo paso es el proceso de Metal Fill. Para reducir errores en el proceso de fabricación es necesario asegurar que la densidad de metal de cada capa está dentro de unos límites definidos en las reglas de diseño. Si la densidad de metal en una capa es demasiado baja, IC Validator puede agregar metal extra en los espacios libres. Después del metal fill, las pruebas DRC son ejecutadas de nuevo, pero esta vez activando una prueba opcional para verificar la densidad de metal.

El siguiente paso es escribir los resultados del PnR. El netlist final es exportado en dos formatos, uno para uso en LVS (Layout Vs Schematic) y uno para uso en el script de verificación de equivalencia con Formality. El layout final es guardado en el formato GDS II.

La estimación de consumo de potencia final es  $256.0 \,\mu\text{W}$ , compuesta de:  $163.5 \,\mu\text{W}$  ( $64.0 \,\%$ ) potencia interna,  $91.6 \,\mu\text{W}$  ( $35.8 \,\%$ ) potencia dinámica, y  $623.8 \,\text{nW}$  ( $0.2 \,\%$ ) potencia estática. El análisis de timing indica que el mínimo Setup slack es  $1.59 \,\text{ns}$  y el mínimo Hold slack es  $0.02 \,\text{ns}$ . La Figura  $4.7 \,\text{muestra}$  la distribución de slack de Setup y slack de Hold. Los dos rutas con menor Setup slack son 1) La ruta entre el registro de  $lm\_out$  en el módulo tx, y la salida  $lm\_out$  de este diseño. 2) La ruta entre la entrada  $pause\_n\_async$  de este diseño y el primer registro en el módulo  $pause\_n\_latch\_and\_synchroniser$ . Estas rutas tienen slack bajo por los constraints: "set\\_max\\_delay 5.0", los cuales están presentes para minimizar los retardos en la ruta del FDT.




Figura 4.7: Distribución de slack de Setup y de Hold en el diseño final.

Finalmente la herramienta Formality es usada de nuevo para verificar formalmente la equivalencia de la lógica entre el RTL y el netlist de post implementación. Este proceso es equivalente al proceso hecho después de síntesis, salvo por que se usa los archivos SVF de coordinación generados en Design Planning y en Place & Route, en adición a lo de síntesis.

## LVS / DRC

En el script de Place & Route el diseño fue analizado para verificar violaciones DRC, este paso es repetido en este punto pero usando el archivo GDS II e instanciando la herramienta IC Validator directamente. La ventaja de esto es que verifica que no haya errores DRC introducidos en el proceso de escribir el GDS II.

LVS (Layout Vs Schematic) es un análisis que compara la netlist final del diseño con el GDS II. La primera parte de esta operación es convertir el netlist de nivel compuertas escrito al final del script de PnR a un netlist de nivel SPICE mediante la herramienta nettran. Después IC Validator es ejecutado con un script provisto en el PDK para extraer los dispositivos y nets del layout en el archivo GDS II. Ese resultado es comparado con el netlist de nivel SPICE para confirmar que se corresponden.

## Conclusión

En este trabajo un circuito digital fue implementado, verificado mediante simulaciones y preparado para fabricación con el proceso XFAB XH018. El circuito implementado permite la lectura de un sensor de forma inalámbrica mediante un protocolo propietario implementado encima del estándar ISO/IEC 14443A. En este caso el sensor es un dosímetro MOSFET de radiación ionizante para aplicación al control en tratamientos de radioterapia. Sin embargo el circuito digital diseñado no está limitado a esta aplicación y puede trabajar con diferentes sensores para otras aplicaciones sin necesidad de modificación alguna. Los bloques externos necesarios para este uso son: un AFE (Analogue Front End) conforme con ISO/IEC 14443-2A, un ADC de 16 bits, y el sensor propiamente dicho. La implementación del estándar ISO/IEC 14443A fue diseñado como un núcleo IP genérico, cuyo código RTL y los scripts de síntesis y PnR están disponibles en GitHUB de forma abierta bajo la licencia GNU v3.0. Esto significa que puede ser usado en otros proyectos académicos o comerciales, siempre que cumplan con las condiciones de la licencia.

En este proyecto, fue clave que el núcleo IP ISO/IEC 14443A sea genérico, para que funcione con AFEs distintas. Para ello las propiedades más importantes son el comportamiento del reloj y la pausa detectada. Por lo tanto:

- El núcleo IP incluye un módulo asincrónico para la retención de pausas en el caso que el AFE no pueda garantizar que haya un flanco ascendente del reloj durante las pausas.
- El módulo **sequence\_decode** fue diseñado para decodificar las tramas correctamente aún cuando el reloj está detenido, hasta un máximo de 59 ciclos, durante las pausas, incluyendo el caso de un reloj continuo.
- El núcleo IP lleva un parámetro *FDT\_TIMING\_ADJUST* que permite el ajuste del temporizador en el módulo **FDT** para compensar por los retrasos externos en la ruta del FDT.

Uno de los objetivos de esta tesis fue la posibilidad de tomar muestras de múltiples de PICCs de forma sincronizada. Para cumplir con este objetivo se propone una solución mediante el protocolo a nivel de aplicación. Este protocolo utiliza dos características del sistema: 1) Todas las PICCs extraen el reloj de la misma portadora y por lo tanto

sus relojes son sincrónicos, 2) todas las PICC reciben las pausas en el mismo instante. Además se implementa una lectura del ADC y del sensor de manera automatizada y parametrizable. Aprovechando estas características es posible realizar la lectura sincrónica de todos los sensores que estén en el rango del PCD.

Todo el RTL implementado es verificado con una serie de bancos de pruebas exhaustivas, con 60 horas de simulaciones. Los bancos de pruebas contienen 187 aserciones que son ejecutados casi cien millones de veces en total, sin fallar siquiera una vez. Cada simulación genera un informe de cobertura y en todos los casos se observan resultados favorables. Además el modelo del AFE implementado permite la configuración de varias de sus propiedades para simular el comportamiento de diferentes AFEs. Finalmente el RTL se verifica formalmente, mediante una cadena de equivalencias: el RTL es equivalente al netlist post implementación, y a su vez este netlist es equivalente al layout del diseño.

#### Los reportes finales indican que:

- El diseño contiene 595 registros (568 de esos son gated), 2017 compuertas combinacionales y 2706 nets.
- El consumo de potencia promedio estimado es 256 μW, compuesto de: 163 μW potencia interna, 92 μW potencia dinámica, y 624 nW potencia estática. Esta estimación está basada en una simulación de la inicialización de la PICC y cinco muestras del sensor.
- El área total del diseño es  $86\,930\,\mu\text{m}^2 = 0.087\,\text{mm}^2 \,(295.68\,\mu\text{m},\,294.00\,\mu\text{m}).$
- No hay slack negativo de Setup. El menor slack de Setup es 1,59 ns y ocurre en la ruta entre el registro de  $lm_{-}out$  en el módulo tx, y la salida  $lm_{-}out$  del diseño entero. Esa ruta tiene un slack bajo por el constraint: "set\_max\_delay 5.0 -to [get\_ports lm\_out]", el cual está presente para minimizar los retardos en la ruta del FDT. El mínimo slack de setup que corresponde a una ruta sin un constraint de set\_max\_delay tiene un valor de 32,26 ns.
- No hay slack negativo de hold. El slack mínimo es 0,02 ns.
- El diseño pasa sin errores las verificaciones de DRC y LVS.
- La lógica en el netlist post-implementación es equivalente a la del RTL.

Todos estos resultados dan una excelente confianza en el diseño. Debido a las suposiciones asumidas sobre otros bloques aún no diseñados, es altamente recomendable revisar el correcto funcionamiento del sistema completo antes de su fabricación, para verificar la correcta interoperabilidad entre todos los bloques.

### Requisitos para los otros bloques

Para asegurar el funcionamiento correcto de un ASIC que incluya el diseño elaborado en esta tesis, los otros bloques presentes deben cumplir con algunos requisitos. El sensor y el ADC deben operar de forma que se puede tomar una muestra mediante la operación mostrado en la Figura 3.26. Los valores de  $t_1$  y  $t_2$  requeridos para tomar una muestra correcta deben ser menor que 33 554 431 ciclos  $\approx 2,47$  s. El AFE debe cumplir con los siguientes requisitos:

- Debe ser conforme con la norma ISO/IEC 14443-2A.
- Debe recuperar el reloj desde la portadora transmitida por el PCD. El reloj recuperado debe ser monótono y no tener glitches. Si se detiene durante las pausas debe hacerlo por un tiempo menor a 59 ciclos, aunque se recomienda que el tiempo sea menor a 56 ciclos, de esta manera el sistema tolera hasta ±3 ciclos de jitter en la detección de la pausa.
- Para minimizar el retardo en la ruta del FDT, el reloj debe comenzar de nuevo lo antes posible y el fin de la pausa también debe ser detectado lo antes posible. Además debe minimizarse el retardo de propagación entre la salida lm\_out de este diseño y el modulador de carga.
- Cuando la PICC entra en un campo electromagnético, la señal de reset rst\_n\_async debe estar '0' hasta que el rail de alimentación VDD y la entrada uid\_variable de este diseño están estables.
- La salida afe\_version[3:0] debe ser constante.
- La salida power[1:0] debe ser estable durante 512 ciclos después de una pausa. Esto es para prevenir metastabilidad en el muestreo de esta señal.

El diseñador del AFE debe considerar las restricciones impuestas en la forma de la pausa especificadas en la norma ISO/IEC 14443-2A, y asegurarse que su diseño cumple con esos requisitos para cualquiera forma de la pausa válida.

## Recomendaciones para Trabajos Futuros

A continuación se listan trabajos que quedan fuera del alcance de esta tesis pero serían necesarios para la fabricación del chip considerado en el proyecto marco:

Realizar una mejor estimación del consumo de potencia, incluyendo consumo pico.
 Esto es importante al momento de diseñar el AFE.

- Realizar simulaciones de nivel compuerta para verificar el diseño post síntesis y post PnR.
- Implementar el AFE, el ADC y el sensor en la tecnología XH018 de X-Fab.
- Agregar puntos de prueba al diseño para permitir realizar mediciones e inyectar señales de forma directa.
- Fabricar y medir el IC.

Además existen algunas características extra que podrían ser implementadas en el núcleo IP ISO/IEC 14443 para que sea adecuado para uso en un rango más amplio de proyectos:

- Agregar soporte para tags de tipo B.
- Implementar las partes opcionales de la norma: soporte para las otras tasas de bits,
   NADs, bloques estándares encadenados, los bloques estándares S(PARAMETERS)
   y S(WTX), y bloques aumentados [13][16].

## Apéndice A:

## Repositorio de Código Fuente

Todo el código RTL y los scripts usados en este trabajo están disponibles en un repositorio de GitHUB: https://github.com/andrewparlane/fiuba\_thesis. El código y los scripts están disponible de forma abierta bajo la licencia GNU v3.0. Se puede clonar este repositorio con los comandos:

```
git clone https://github.com/andrewparlane/fiuba_thesis.git git submodule update --init --recursive
```

La estructura del repositorio es:

La carpeta fiuba\_thesis/hdl/components contiene un Git Submodule del repositorio del núcleo IP ISO/IEC 14443A: https://github.com/andrewparlane/iso\_iec\_14443A. También el código y los scripts están disponible de forma abierta bajo la licencia GNU v3.0. La estructura de este repositorio es:

# Apéndice B:

## Definiciones del protocolo propietario

Este apéndice contiene un header del lenguaje de programación C con definiciones y estructuras del protocolo propietario de la aplicación.

```
1 // La mágica y la versión del protocolo
2 #define PROTOCOL_MAGIC
                                           0xF100BA00
3 #define PROTOCOL-VERSION
5 // Las mascaras de bits de las salidas al sensor / ADC
6 #define SIGNALS_MASK_SENS_CONFIG
                                           0xE0
7 #define SIGNALS_MASK_SENS_ENABLE
                                           0x10
8 #define SIGNALS_MASK_SENS_READ
                                           0x08
9 #define SIGNALS_MASK_ADC_ENABLE
                                           0x04
10 #define SIGNALS_MASK_ADC_READ
                                           0x02
12 // Las mascaras de bits de los flags de estado
13 #define FLAGS_MASK_CONV_COMPLETE
                                           0x80
14 #define FLAGS_MASK_ALREADY_BUSY
                                           0x40
15 #define FLAGS_MASK_UNEXPECTED_PAUSE 0x20
16 #define FLAGS_MASK_ERROR
                                           0x10
17
  // Los mensajes definidos
19 enum Command
20
       Command_IDENTIFY
21
       Command\_SET\_SIGNAL
      Command_AUTO_READ
      Command_GET_RESULT
      Command_ABORT
                             = 4
26
27
28 // La cabecera
  struct __attribute__((packed)) Header
30 {
                             // PROTOCOL_MAGIC
       uint32_t
                    magic;
       uint8_t
                    cmd;
                             // enum Command, respuestas deben usar el mismo que el solicitud
32
33 };
```

```
// Solicitudes
  // Comand_IDENTIFY
39 struct __attribute__((packed)) IdentifyRequest
       struct Header
                          hdr;
                                   // La cabecera
41
42 };
43
44 // Command_SET_SIGNAL
45 // Cambia las salidas al sensor / ADC:
// nuevos = (anteriores & \simmask) | (value & mask);
47 // donde nuevos, anteriores, mask, y value son mascaras de bits (SIGNALS_MASK_...)
  struct __attribute__ ((packed)) SetSignalRequest
49
                                   // La cabecera
50
       struct Header
                          hdr;
                                   // Tiempo de sincronización (t_sync)
       uint16_t
                          sync;
                                   // Mascara de bits
       uint8_t
                          mask;
52
       uint8_t
                          value; // Señales a cambiar
54 };
55
  // Command_AUTO_READ
  struct __attribute__((packed)) AutoReadRequest
       struct Header
                         hdr;
                                        // La cabecera
59
                                        // Tiempo de sincronización (t_sync)
       uint16_t
                          sync;
60
       uint32_t
                          timing1;
                                        // [24:0] Tiempo entre sens_en/adc_en y sens_read
                          timing2;
                                        // [24:0] Tiempo entre sens_read y adc_read
       uint32_t
  };
63
64
  // Comand_GET_RESULT
  struct __attribute__((packed)) GetResultRequest
68
       struct Header
                          hdr;
                                   // La cabecera
69 };
70
71 // Comand_ABORT
72 struct __attribute__((packed)) AbortRequest
       struct Header
                          hdr;
                                   // La cabecera
74
75 };
76
```

```
// Respuestas
81
   // Command_IDENTIFY
   struct __attribute__((packed)) IdentifyReply
84
        struct Header
                           hdr;
                                                        // La cabecera
85
                           protocol_version;
                                                        // La versión de este protocolo
        uint8\_t
86
                                                        // (PROTOCOL_VERSION)
                                                       // La versión del adaptador (adapter.sv)
        uint8_t
                           adapter_version;
88
        uint8_t
                           iso_iec_14443a_version; // [7:4] versión del núcleo IP digital
89
                                                        // [3:0] versión del AFE
        uint8_t
                           sensor_adc_version;
                                                       // [7:4] versión del sensor
91
                                                        // [3:0] versión del ADC
92
93 };
94
   // Command_GET_RESULT
96 struct __attribute__((packed)) GetResultReply
97 {
                          hdr;
        struct Header
                                         // La cabecera
        uint8_t
                           flags;
                                         // Flags de estado (FLAGS_MASK_...)
99
                           adc_value; // El último dato muestreado
        uint16_t
100
101
102
103
   // Respuesta a cualquier otro comando incluyendo los comandos inválidos.
   struct __attribute__((packed)) StatusReply
                                    // La cabecera
        struct Header
                           hdr;
106
        uint8_t
                           flags;
                                    // Flags de estado (FLAGS_MASK_...)
107
108 };
```

## Bibliografía

- [1] Lessons Learned from Accidental Exposures in Radiotherapy. Safety Reports Series 17. Vienna: INTERNATIONAL ATOMIC ENERGY AGENCY, 2000. ISBN: 92-0-100200-9. URL: https://www.iaea.org/publications/5818/lessons-learned-from-accidental-exposures-in-radiotherapy.
- [2] Quality Assurance in Radiotherapy. Geneva, Switzerland: World Health Organization, dic. de 1988. ISBN: 9241542241.
- [3] Gerald J. Kutcher y col. Comprehensive QA for Radiation Oncology. Inf. téc. 1994.
   DOI: 10.37206/45.
- [4] ICRP. ICRP publication 86. Prevention of Accidents to Patients Undergoing Radiation Therapy. Annals of the ICRP. London, England: Elsevier Health Sciences, 2000.
- [5] Anatoly B. Rosenfeld. «Electronic dosimetry in radiation therapy». En: Radiation Measurements 41 (2006). The 2nd Summer School on Solid State Dosimetry: Concepts and Trends in Medical Dosimetry, S134-S153. ISSN: 1350-4487. DOI: 10.1016/j.radmeas.2007.01.005.
- [6] Mariano Garcia-Inza y col. «Radiation Sensor Based on MOSFETs Mismatch Amplification for Radiotherapy Applications». En: IEEE Transactions on Nuclear Science 63.3 (2016), págs. 1784-1789. DOI: 10.1109/TNS.2016.2560172.
- [7] M. Garcia-Inza y col. «6MV LINAC characterization of a MOSFET dosimeter fabricated in a CMOS process». En: Radiation Measurements 117 (2018), págs. 63-69. ISSN: 1350-4487. DOI: 10.1016/j.radmeas.2018.07.009.
- [8] Arana Leandro Javier. «Interfaz RFID para dosimetría MOS de aplicación médica». Universidad de Buenos Aires, 2018.
- [9] Fabricio Alcalde, Octavio Alpago y José Lipovetsky. «CMOS design of an RFID interface compatible with ISO/IEC-14443 type a protocol». En: (2014). DOI: 10. 1109/EAMTA.2014.6906077.
- [10] E.G. Villani y col. «A monolithic 180 nm CMOS dosimeter for wireless In Vivo Dosimetry». En: Radiation Measurements 84 (2016), págs. 55-64. ISSN: 1350-4487. DOI: 10.1016/j.radmeas.2015.11.004.

- [11] CampusIDNews Staff. IS THE DEBATE STILL RELEVANT? An in-depth look at ISO 14443 and its competing interface types. 2003. URL: https://www.campusidnews.com/is-the-debate-still-relevant-an-in-depth-look-at-iso-14443-and-its-competing-interface-types/.
- [12] ISO Central Secretary. Identification Cards Contactless integrated circuit card(s) Proximity cards Part 1: Physical characteristics. en. Standard ISO/IEC FDIS 14443-1:1999(E). International Organization for Standardization, International Electrotechnical Commission, 1999. URL: https://www.iso.org/standard/28728.html.
- [13] ISO Central Secretary. Identification cards Contactless integrated circuit cards Proximity cards Part 2: Radio frequency power and signal interface. en. Standard ISO/IEC 14443-1:2016. International Organization for Standardization, International Electrotechnical Commission, 2016. URL: https://www.iso.org/standard/66288.html.
- [14] ISO Central Secretary. Identification cards Contactless integrated circuit cards Proximity cards Part 3: Initialization and anticollision. en. Standard ISO/IEC 14443-3:2016. International Organization for Standardization, International Electrotechnical Commission, 2016. URL: https://www.iso.org/standard/70171.html.
- [15] ISO Central Secretary. Information technology Telecommunications and information exchange between systems High-level data link control (HDLC) procedures. en. Standard ISO/IEC 13239:1997. 1997. URL: https://www.iso.org/standard/21474.html.
- [16] ISO Central Secretary. *Identification cards Contactless integrated circuit cards Proximity cards Part 4: Transmission protocol.* en. Standard ISO/IEC 14443-4:2016. International Organization for Standardization, International Electrotechnical Commission, 2016. URL: https://www.iso.org/standard/70172.html.
- [17] José Lipovetzky y col. «Field Oxide n-channel MOS Dosimeters Fabricated in CMOS Processes». En: *IEEE Transactions on Nuclear Science* 60 (2013), págs. 4683-4691. DOI: 10.1109/TNS.2013.2287256.
- [18] N. S. Saks, M. G. Ancona y J. A. Modolo. «Radiation Effects in MOS Capacitors with Very Thin Oxides at 80°K». En: *IEEE Transactions on Nuclear Science* 31.6 (1984), págs. 1249-1255. DOI: 10.1109/TNS.1984.4333491.

- [19] IEEE Standard for SystemVerilog-Unified Hardware Design, Specification, and Verification Language. en. Standard IEEE 1800-2009. 2009. URL: https://standards.ieee.org/ieee/1800/3989/.
- [20] IEEE Standard Verilog Hardware Description Language. en. Standard IEEE 1364-2001. 2001. URL: https://standards.ieee.org/ieee/1364/2052/.
- [21] Stuart Sutherland y Don Mills. «Synthesizing SystemVerilog Busting the Myth that SystemVerilog is only for Verification». En: (2013). URL: https://sutherland-hdl.com/papers/2013-SNUG-SV\_Synthesizable-SystemVerilog\_paper.pdf.
- [22] Wilson Research Group. «2020 Wilson Research Group functional verification study IC/ASIC functional verification trend report». En: (2020). URL: https://verificationacademy.com/seminars/2020-functional-verification-study/rte/trend-reports.
- [23] OutputLogic.com. CRC Generator. 2009. URL: http://outputlogic.com/?page\_id=321.
- [24] David J. Kinniment. Synchronization and Arbitration in Digital Systems. Wiley, ene. de 2008. ISBN: 9780470510827.
- [25] X-FAB. XH018 Digital Standard Cell Libraries Overview. Versión 3.7.0. Abr. de 2018.
- [26] Synopsys.  $Milkyway^{TM}$  Database Application Note. Versión J-2014.09. Sep. de 2014.
- [27] X-FAB. Digital Implementation Guidelines for 180nm Technologies. Versión V1.1.0. Nov. de 2018.
- [28] Rakesh Chadha y J. Bhasker. *Static Timing Analysis for Nanometer Designs*. Springer, 2009. ISBN: 978-0-387-93819-6. DOI: 10.1007/978-0-387-93820-2.
- [29] Synopsys.  $Power\ Compiler^{TM}\ User\ Guide$ . Versión R-2020.09. Sep. de 2020.
- [30] Synopsys. Formality® User Guide. Versión T-2022.03. Mar. de 2022.
- [31] Synopsys.  $IC Compiler^{TM} II User Guide$ . Versión R-2020.09-SP1. Oct. de 2020.
- [32] X-FAB. Design Rule Specification XH018 0,18 μm Modular Mixed Signal HV CMOS. Versión 8.0.1. Jul. de 2019.