Міністерство освіти і науки України

Національний університет «Львівська політехніка»

Кафедра ЕОМ



Звіт

до лабораторної роботи № 3

з дисципліни «Комп'ютерні системи» на тему: «Аналіз програмної моделі процесу роботи арифметичного

конвеєра, ч.1.»

Варіант №27

Виконав:

ст.гр. КІ-38

Швець А.Ю.

Прийняв:

Козак Н. Б.

Мета: навчитись здійснювати аналіз програмних моделей комп'ютерних систем, виконаних на мові System C.

ЗАВДАННЯ:

- 1. Проаналізувати склад програмної моделі арифметичного конвеєра, (програма PIPE), яка виконана на мові System C.
- 2. Визначити інформаційні потоки у моделі арифметичного конвеєра.
- 3. Визначити зв'язки керування.
- 4. Накреслити блоки, з яких складається арифметичний конвеєр згідно поданої моделі.

Хід виконання роботи:

Перелік і призначення блоків арифметичного конвеєра:

Блок stage1 має два входи і обчислює суму вхідних даних та їх різницю.

Блок stage2 приймає дані з попереднього блоку та обчислює їх добуток та частку.

Блок stage3 приймає дані з попереднього блоку та обчислює перше вхідне число підняте до степені, що рівна другому вхідному числу

Структурна схема арифметичного конвеєра, що відповідає програмній моделі:




Рис.1. Структурна схема

Перелік і призначення блоків арифметичного конвеєра:

Блок stage1 має два входи і обчислює суму вхідних даних та їх різницю.

Блок stage2 приймає дані з попереднього блоку та обчислює їх добуток та частку.

Блок stage3 приймає дані з попереднього блоку та обчислює перше вхідне число підняте до степені, що рівна другому вхідному числу

Лістинг програми

```
for (int i = 0; i < 50; i++)
       Source.cpp
                                                                    clk.write(0);
#include "systemc.h"
                                                                    sc_start(10, SC_NS);
#include "stage1.h"
#include "stage2.h"
#include "stage3.h"
#include "display.h"
#include "numgen.h"
                                                                    clk.write(1);
                                                                    sc_start(10, SC_NS);
                                                             sc_close_vcd_trace_file(wf);
                                                             //</TRACE>
#define NS * 1e-5
                                                             return 0;
int sc main(int ac, char* av[])
                                                      }
{
       //Signals
                                                                         Display.cpp
       sc_signal<double> in1;
       sc signal<double> in2;
                                                      #include "systemc.h"
                                                     #include "display.h"
       sc_signal<double> sum;
       sc signal<double> diff;
                                                     #include <stdio.h>
                                                      //Definition of print result method
       sc_signal<double> prod;
       sc signal<double> quot;
                                                      void display::print result()
       sc_signal<double> powr;
                                                             printf("Result = %f\n", in.read());
       sc_signal<bool> clk;
       //Clock
                                                      } // end of print method
       //<TRACE>
                                                                          Display.h
       //</TRACE>
                                 N("numgen");
       numgen
                                                      #include "systemc.h"
//instance of `numgen' module
                                                      #ifndef DISPLAY_H
       N(in1,
                        in2,
                                         clk);
                                                      #define DISPLAY_H
//Positional port binding
       stage1
                                S1("stage1");
                                                      //#include "stage1.h"
                                                                                  //
                                                                                        Added
                                                                                                  by
//instance of `stage1' module
                                                      ClassView
       //Named port binding
                                                      struct display : sc_module {
       S1.in1(in1);
                                                             sc_in<double> in;
                                                                                           // input
       S1.in2(in2);
                                                      port 1
       S1.sum(sum);
                                                             sc_in<bool> clk;
                                                                                        // clock
       S1.diff(diff);
                                                             sc in<double> diff;
       S1.clk(clk);
                                                             void print_result();
                                                                                                  //
                                                      method to display input port values
       sc trace file*
sc_create_vcd_trace_file("signals");
                                                             //Constructor
       wf->set_time_unit(1, SC_NS);
                                                             SC CTOR(display) {
       sc_trace(wf, clk, "CLK");
sc_trace(wf, in1, "In1");
                                                                    SC METHOD(print result);
                                                      // declare print as SC_METHOD and
       sc_trace(wf, in2, "In2");
sc_trace(wf, sum, "Sum");
                                                                    sensitive_pos << clk;</pre>
                                                      make it sensitive to positive clock edge
       sc_trace(wf, diff, "Diff");
sc_trace(wf, prod, "Prod");
       sc_trace(wf, quot, "Quot");
                                                      public:
       sc trace(wf, powr, "Pow");
                                                      };
                                                      #endif
       stage2
                                S2("stage2");
                                                                          Stage1.cpp
//instance of `stage2' module
       S2(sum, diff, prod, quot, clk);
                                                      #include "systemc.h"
//Positional port binding
                                                      #include "stage1.h"
       stage3
                                S3("stage3");
                                                      //Definition of addsub method
//instance of `stage3' module
                                                      void stage1::addsub()
       S3(prod,
                              powr,
                   quot,
                                         clk);
                                                      {
//Positional port binding
                                                             double a;
                                D("display");
       display
                                                             double b;
//instance of `display' module
                                                             a = in1.read();
       D(powr,
                                        diff);
                         clk,
                                                             b = in2.read();
//Positional port binding
                                                             sum.write(a + b);
       //<TRACE>
                                                             diff.write(a - b);
                                                      } // end of addsub method
       //</TRACE>
                                                                           Stage1.h
       //<TRACE>
       sc_start(0, SC_NS);
```

#ifndef STAGE1_H

```
#define STAGE1_H
                                                               SC METHOD(multdiv);
                                                  //Declare multdiv as SC_METHOD and
struct stage1 : sc_module {
                                                               sensitive_pos
                                                                                <<
                                                                                         clk;
                                                  //make it sensitive to positive clock
      sc_in<double> in1;
                          //input 1
                                                  edge.
      sc_in<double> in2; //input 2
      sc_out<double> sum; //output 1
      sc_out<double> diff; //output 2
                                                  };
      sc_in<bool>
                    clk; //clock
                                                         #endif
                                                                     Stage3.cpp
      void addsub();
                                   //method
implementing functionality
                                                  #include "systemc.h"
                                                  #include "stage3.h"
      //Counstructor
                                                  void stage3::power()
      SC_CTOR(stage1) {
             SC METHOD(addsub);
                                                         double a;
//Declare addsub as SC_METHOD and
                                                         double b;
             sensitive_pos << clk;</pre>
                                    //make
                                                         double c;
it sensitive to positive clock edge
                                                         a = prod.read();
                                                         b = quot.read();
public:
                                                         c = (a > 0 \&\& b > 0) ? pow(a, b) :
                                                  0.;
};
                                                         powr.write(c);
#endif
                                                  } // end of power method
                  Stage2.cpp
                                                                      Stage3.h
#include "systemc.h"
                                                         #include "systemc.h"
#include "stage2.h"
                                                  #ifndef STAGE3 H
//definition of multdiv method
                                                  #define STAGE3_H
void stage2::multdiv()
{
                                                  struct stage3 : sc_module {
      double a;
                                                         sc_in<double>
                                                                         prod;
                                                                                      //input
      double b;
                                                  port 1
      a = sum.read();
                                                         sc_in<double>
                                                                         quot;
                                                                                      //input
      b = diff.read();
                                                  port 2
      if (b == 0)
                                                         sc_out<double> powr;
                                                                                     //output
             b = 5.0;
                                                  port 1
      prod.write(a * b);
                                                         sc in<bool>
                                                                                  //clock
                                                                        clk;
      quot.write(a / b);
                                                         void power();
                                                                                     //method
} // end of multdiv
                                                  implementing functionality
                    Stage2.h
                                                         //Constructor
#include "systemc.h"
                                                         SC CTOR(stage3) {
#ifndef STAGE2_H
                                                               SC METHOD(power);
#define STAGE2 H
                                                  //declare power as SC_METHOD and
                                                               sensitive_pos << clk; //make</pre>
struct stage2 : sc module {
                                                  it sensitive to positive clock edge
                                    //input
      sc in<double>
                       sum;
port 1
      sc in<double>
                       diff;
                                    //input
                                                  };
port 2
                                                  #endif
      sc_out<double> prod;
                                   //output
                                                                    Numgen.cpp
portik 1
      sc out<double> quot;
                                   //output
                                                  #include "systemc.h"
portik 2
                                                  #include "numgen.h"
                                //clock
      sc_in<bool>
                      clk;
                                                  // definition of the `generate' method
                                                  void numgen::generate()
      void multdiv();
                                   //method
                                                  {
providing functionality
                                                         static double a = 134.56;
                                                         static double b = 98.24;
      //Constructor
                                                         a -= 1.5;
      SC_CTOR(stage2) {
                                                         b = 2.8;
                                                         out1.write(a);
```

```
out2.write(b);
                                                        // method to write values to the
                                                 output ports
} // end of `generate' method
                                                        void generate();
                  Numgen.h
                                                        //Constructor
                                                        SC CTOR(numgen) {
#include "systemc.h"
                                                               SC_METHOD(generate);
#ifndef NUMGEN H
                                                 //Declare generate as SC METHOD and
#define NUMGEN H
                                                              sensitive_pos
                                                                               <<
                                                 //make it sensitive to positive clock edge
struct numgen : sc_module {
      sc_out<double> out1;
                                //output
1
                                                 };
      sc_out<double> out2;
                                 //output
2
                                                 #endif
      sc in<bool>
                     clk;
                                //clock
```

Результат виконання програми

```
Info: (I703) tracing timescale unit set: 1 ns (signals.vcd)
Result = 0.000000
Result = 0.000000
Result = 0.000000
Result = 0.000000
Result = 788066329449454916075520.000000
Result = 50253081564618617257984.000000
Result = 3785504588212786429952.000000
Result = 331876704603786051584.000000
Result = 33420444988898119680.000000
Result = 3820952118187877888.000000
Result = 490858804069859968.000000
Result = 70202627078491096.000000
Result = 11085844451580030.000000
Result = 1918564708588393.250000
Result = 361468937900785.375000
Result = 73693454684249.921875
Result = 16168706434671.576172
Result = 3798873238107.017578
Result = 951496336681.912964
Result = 253014396064.442322
Result = 71160144395.979309
Result = 21095409040.568798
Result = 6570959918.812003
Result = 2144377535.813800
Result = 731219410.505769
Result = 259897217.280326
Result = 96068017.366532
Result = 36852754.874646
Result = 14643125.538828
Result = 6015770.001653
Result = 2551056.252337
Result = 1114936.454100
Result = 501486.558247
Result = 231829.990700
Result = 110013.001139
Result = 53528.291220
Result = 26676 202538
```

Рис.2. Виконання програми

Моделювання часової діаграми в програмі gtk wave




Рис.3. Часова діаграма роботи

Висновок: на даній лабораторній роботі навчився здійснювати аналіз програмних моделей комп'ютерних систем, виконаних на мові System C.