
Проект M50 PTP Встроенные часы PTP и генератор опорной частоты.

Сервера PTP Grand Master содержит встроенные PTP часы, которые должны быть синхронизированы со всемирным временем UTC (Universal Coordinated Time). Точность синхронизации должна быть не хуже ±25 нс (требования стандарта ±100 нс). Время PTP отличается от времени UTC. За начало шкалы берется 1 January 1970 TIA (International Atomic Time) и не учитываются добавленные секунды (leap-second). Структурная схема часов PTP приведена на рисунке.



Часы представляют собой счетчик СТо работающий от импульсов Fref 10MHz высокостабильного генератора управляемого напряжением - VCO. Для увеличения разрешающей способности часов таковая частота работы счетчика увеличена до 100МГц при помощи PLL FPGA.

Разряды счетчика соответствуют формату времени PTP (timestamp): 48+32 бита. Старшие 48 представляю собой двоичный счетчик целого числа секунд, а младшие 32 бита соответствуют целому числу наносекунд (счетчик о модулю 1 000 000 000 нс).

Синхронизация часов часов разрешается сигналом процессора SYNC EN после захвата синхронизации от GPS (определяется процессом ntpd).

Синхронизация запрещается сразу же после пропадания сигнала GPS (определяется процессором по сообщениям NMEA) .

В первой версии прошивки FPGA синхронизация разрешена всегда. При этом расхождение импульса 1PPS0 и 1PPS-GPS никогда не превышает ± 10 мкс. Проблема состоит в том, что после каждого захвата сигнала GPS взаимное положение импульса 1PPS0 и 1PPS-GPS произвольное. Процесс ntpd который определяет захват синхронизации получает эту синхронизацию от импульса 1PPS0 и от сообщений NMEA которые привязаны к другому импульсу - 1PPS-GPS. Процесс ntpd такой разной привязки не понимает и не может захватить синхронизацию без перезапуска. При расхождении импульсов в пределах 10мкс этой проблемы нет.

Установка счетчика наносекунд CTo[ns] в 0 в момент прихода импульса 1PPS-GPS (грубая подстройка) выполняется аппаратно каждый раз, если разность фаз больше или равна 10 000нс. Причем:

- 1. Разность фаз измеряется фазовым детектором PD от фронта импульса 1PPSо до фронта импульса 1PPS-GPS. Измеренное значение фиксируется по фронту следующего импульса 1PPSo. Измеренное значение разности фаз PD лежит в пределах 0...999 999 нс
 - 2. Значение offset для отображения вычисляется по PD:

```
если PD \leq 500~000~000~ns -> offset = - PD если PD > 500~000~000~ns -> offset = 1~000~000~000 - PD ns offsef = -500~000~000~000...+499 999 999ns.
```

3. Значение разности фаз X для управления VCO формируется из значения offset ограничителем:

```
если -10\ 000nc \le offsef \le +\ 10\ 000ns ->\ x:= offset если offsef < -10\ 000ns ->\ x:=-10\ 000ns если offsef > +10\ 000ns ->\ x:=+10\ 000ns
```

Ограничение устраняет выбросы сигнала разности фаз сразу после включения синхронизации, которые возможны до первой грубой подстройки.

4. Сброс счетчика CTo[ns] выполняется выполняется аппаратно по переходу из 0 в 1 импульса 1PPS-GPS, если текущее абсолютное значение разности фаз offset больше или равно 10 000ns.

Установка счетчика секунд CTo[sec] выполняется по команде процессора. Причем:

- 1. Установка счетчика секунд процессором должна выполняться не ранее чем через 2сек после разрешения подстройки, когда мпульсы 1PPS-GPS и 1PPS-PTP будут выравнены с ошибкой не более 10 000 нс аппаратно. грубой подстройкой.
- 2. Процессор, по прерыванию от 1PPSo, выдает на установочные входы время PTP+1 сек.
- 3. Запись времени в счетчик CTo[sec] происходит по фронту следующего импульса 1PPSo.
- 4. Установка может выполняться не каждую секунду, но не реже одного раза за 64 сек .

NTP Seconds = PTP Seconds + 2 208 988 800 - currentUtcOffset,

где currentUtcOffset = +35 - количество leap-second вставленных за все время существования шкалы UTC.

Компенсация задержки в кабеле антенны Delay сдвигает импульс 1PPS назад. Значение Delay в пределах -2000...0 нс устанавливает CPU.

Для точной подстройки частоты генератора используется алгоритм PLL.

CPU, каждую секунду, по прерыванию от 1PPSо считывает значение PD по которому формируется значение X (текущая разность фаз) и вычисляет значение управляющего напряжения Y для VCO.

Значение Y загружается в ЦАП AD5683R по интерфейсу SPI реализованному программно.

Разрядность ЦАП - 16 бит. Сигналы SPI формируются программно выходами GPIO CPU:

```
SCLK - GPIO_96 (AE2) - RTS1 - UART4_RTS
SDI (MOSI) - GPIO 118 (B25). DTR0 - UART2 DTR
nSYNC (nCS) - GPIO_106 (AC6). DTR1 - DTR_1PPS_OUT_1 - FPGA - UART4 DTR
```

Ограничений по махимальной длительности импульсов SPI нет. Управляющее слово имеет длину 24 бита. Первым выводится старший бит.

Инициализация ЦАП. Требуется диапазон выходного напряжения 5V. При использовании внутреннего источника опорного напряжения 2.5V надо установить DB15.Gain Bit = 1 (cm .AD5683R datasheet page 24, 23 Tab 9.).

Остальные управляющие биты по умолчанию 0.

```
Команда "Write control reg:
CCCC DDDD DDDD DDDD DDDD
3210 1111 1111 1100 0000 0000
    9876 5432 1098 7654 3210
______
```


 $0100\ 0000\ 1000\ 0000\ 0000\ 0000\ =\ 0x408000$

Вывод отсчета d15..0 выполняется сразу в DAC reg, без использования буферного регистра Input reg. Используется команда.

```
Команда "Write DAC and Input reg:
CCCC DDDD DDDD DDDD DDDD
3210 1111 1111 1100 0000 0000
    9876 5432 1098 7654 3210
_____
0011 dddd dddd dddd 0000 = 0x3----0
    1111 1100 0000 0000
```

Модель PLL.

Пропорциональный регулятор (П-регулятор).



На рисунке изображен П-регулятор.

Опорная частота fref = fo(1 + Δ fref), где fo=1 Γ ц; Δ fref - относительное отклонение частоты опорного сигнала от 1 Γ ц.

Частота генератора VCO fvco = $fo(1 + \Delta fvco)$, $\Delta fvco$ - относительное отклонение частоты генератора от значения 1Γ ц вызванное управляющим сигналом Y.

Ошибка по фазе X определяется фазовым детектором как разность времени прихода фронта импульса опорной частоты fref и фронта импульса частоты fvco от генератора VCO.

Сигнал ошибки X усиливается в а раз усилителем.

Пусть fref=fo и fvco = fo(1 + Δ fvco). Уход фазы импульсов генератора относительно фазы импульсов опрной частоты на величину x за время t, связан c относительным отклонением частоты генератора Δ fvco соотношением:

$$x[ce\kappa] = \Delta fvco * t[ce\kappa]$$
 (1)

Например, уход фазы на +1нс за 1сек соответствует отклонению частоты на -1е-9.

Модель нашей PLL работает дискретно. В конце каждой секунды измеряется разность фаз X , затем, в начале следующей секунды мгновенно (за время много меньшее 1 сек) сигналом Y изменяется частота генератора, и до начала новой секунды управляющее воздействие и, следовательно, частота генератора не меняются.

В генераторах VCO отклонение частоты Δf vco имеет линейную зависимость от управляющего воздействия Y:

 $\Delta f v co = k [1/ce\kappa] * Y[ce\kappa] (2)$

Для модели будем считать, что k=1.

Проверим, работу такой PLL.

Коэффициенте усиления $\alpha = 1$.

Исходное состояние: fref=fo; fvco = fo; X=0 - фазы совпадают

Пусть в начале 1-ой секунды произошел скачок фазы опорного колебания на + 1e-9 с (1 нс). Так как частоты равны, эта разность фаз будет оставаться все время постоянной.

В конце первой секунды будет зафиксировано значение X= + 1e-9 сек и в начале следующей секунды подано управляющее воздействие:


$$Y = \alpha * X = X = +1e-9 cek$$

Частота генератора fvco изменится на величину $\Delta fvco = Y = + 1e-9$, что к концу 2-ой секунды даст набег фазы импульсов от генератора:

$$x = \Delta f v co * t = 1e-9 * 1 cek = 1e-9 cek.$$


Фазы выравнялись.

ПИ-регулятор.



На рисунке изображен ПИ-регулятор. По теории обеспечивает нулевую ошибку по частоте и конечную по фазе.

ПИД-регулятор.



На рисунке изображен ПИД-регулятор. По теории обеспечивает нулевую ошибку по частоте, конечную по фазе и меньшее запаздывание.

Из данной структуры получается алгоритм вычислений:

$$s(n) = s(n-1) + x(n)$$
 - интегратор $d(n) = x(n)$ - $x(n-1)$ - дифференциатор $y(n) = \alpha * x(n) + \beta * s(n) + \gamma * d(n)$ (3)

или в рекуррентной форме [10]

$$y(n) = (\alpha + \beta + \gamma) * x(n) - (\alpha + 2\gamma)x(n-1) + \gamma * x(n-2) + y(n-1)$$
 (4)

Переход от модели к реальной схеме.

Основные соотношения.

1. Если фазовый детектор выдает значение X в долях секунды xs, для пересчета должен быть использован соответвующий коэффициент единиц измерения k_t

$$X[ce\kappa] = k_t * X[xs]$$
, где $k_t = 1 / xs$
Например, если время измеряется в нс, $xs = 1e-9$ сек, $k_t = 1e+9$

2. В нашей модели VCO, управляющее воздействие Y=1сек, вызывает относительное отклонение частоты Δf vco = 1. Частота реального генератора управляется напряжением, которое перерасчитывается :

```
Yv[B] = k [1/cek] * Y[cek] / kf [1/B], где
```

k=1 [1/сек] - нужен только для приведения единиц измерения

kf. [1/В] - коэффициентом преобразования напряжения в частоту генератора.

Для генератора AOCJY5 - $k_f = 2e-7$ [1/B] (относительное отклонение частоты от -0.5e-6 ...+0.5e-6 при изменении напряжения от 0 до 5B).

Кроме того, отклонение равное нулю соответствует напряжению смещения Yo равному примерно 2.5В.

3. Для получения напряжения Yv и смещения Yo на выходе ЦАП на его вход надо подать целое положительное число (двоичный код) Yvd и Yod.

Если разрядность ЦАП равна N, а опорное напряжение равно Vref, то выходное напряжение ЦАП управляющее генератором определяется:

$$Ydac [B] = Yv + Yo [B] = Vref [B] * (Yvd + Yod) / 2^N = k_d * (Yvd + Yod)$$

 $k_d = Vref[B] / 2^N$

Например, для 16-битного ЦАП с опорным напряжением 5V:

 $k_d = 5/65536 = 0,0000763$

Тогда, коды на входе ЦАП:

 $Yvd = Yv[V] / k_d$

 $Yod = Yo[V] / k_d$

Перерасчет от модели в схему.

Пусть на модели определена функция управления (алгоритм регулирования) по фазовой ошибке:

$$Y [ce\kappa] = F (X[ce\kappa])$$

Так как эта функция линейна, то для перерасчета результата в реальную схему все коэффициенты могут быть вынесены за пределы функции:

$$Yvd = k_t / (k_f^* k_d) * F (X[x_S])$$

$$Yod = 1 / k_d * Vo [B]$$

Например, в нашей реализации:

 $k_t = 1e+9$, X [Hc];

 $k_f = 2e-7 [1/B];$

 $k_d = 0.0000763$

Vo = 2.5B

 $Yvd = k_t / (k_f * k_d) * F (X[xs])$ Yvd = 65.5 * F (X[Hc])

 $Yod = 1 / k_d * Vo [B] = 32765$

Ссылки

- [1] http://ru.wikipedia.org/wiki/ΦΑΠΥ
- [2] file://Server0kb/archive/zinfo/book/schemТитце_У_Шенк_К_Полупроводниковая_схемотехника1982.djvu
- [3] \\Server0kb\archive\zinfo\pll\base\AnalysisAndPerformancePassivFilterDesignTechnique.pdf
- [4] http://videos.analog.com/video/products/rf-ics/756428873001/ADIsimPLL-Development-Software/
- [5] file://Server0kb/archive/zinfo/pll/base/DesignProcedureAll-DigitalPLL.pdf
- [6] \\Server0kb\archive\zinfo\pll\base\Fractional-Integer-N-PLLBasics.pdf
- [7] \\ServerOkb\archive\zinfo\pll\base\PLL_Performance_Simulation_Design.pdf
- [8] file://Server0kb/archive/zinfo/pll/base/DesignPLLwhenProgN.pdf
- [9] \\Server0kb\archive\zinfo\pll\base\IDT 82V3391-WANPLL PRB 20111206.pdf
- [10] Андрей.